JP2002311913A - 液晶表示装置及び制御回路 - Google Patents
液晶表示装置及び制御回路Info
- Publication number
- JP2002311913A JP2002311913A JP2001117002A JP2001117002A JP2002311913A JP 2002311913 A JP2002311913 A JP 2002311913A JP 2001117002 A JP2001117002 A JP 2001117002A JP 2001117002 A JP2001117002 A JP 2001117002A JP 2002311913 A JP2002311913 A JP 2002311913A
- Authority
- JP
- Japan
- Prior art keywords
- data
- digital data
- port
- display digital
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2352/00—Parallel handling of streams of display data
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/005—Adapting incoming signals to the display format of the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
ポート数及びフォーマットの自由度を高める。試験用の
データの合成を可能とする。 【解決手段】 液晶表示装置のドライバ群13を画面の
左右半分に分割して並列に同時動作させるタイミングコ
ントローラ回路に関し、表示ディジタルデータ出力部1
1からの複数ポートの各種フォーマットの表示データ
を、メモリ回路121において画面左半分及び右半分の
データに分割された複数ポートの表示データに変換し、
該表示データを入力選択回路により選択出力し、各種の
表示データに対応可能とする。ラインメモリを使用して
データの並べ替えを行う。試験用の表示データをライン
メモリにより合成することを可能とする。
Description
クス型液晶表示装置に関し、特に、各種の表示ディジタ
ルデータを扱うことが可能な液晶表示装置及び制御回路
に関する。
おいては、交叉した複数の信号線の交点にマトリクス状
に配置されたスイッチング素子(TFT:薄膜トランジ
スタ)を有する画素部、前記画素部の外周部の一辺に配
置された複数のソースドライバ等を備える液晶表示パネ
ル(以下、「表示パネル」という。)と、グラフィック
コントローラ等、データの送り側から送信された表示デ
ィジタルデータ(以下、「表示データ」ともいう。)を
受信し前記ソースドライバ群を動作させるタイミングコ
ントローラとから構成されている。
晶パネルの大型化、高精細化による1ライン当たりの画
素数の増大に伴い、液晶パネルを駆動するソースドライ
バ群の高速化及びEMIの抑制等が重要となっており、
ソースドライバ群を分割し表示データを並列に供給する
ことで動作速度を低減するような技術が提案されている
(特開平5−210359号公報、特開平10−207
434号公報)。
公報記載のソースドライバ群の駆動方式を示す図であ
る。液晶パネルのソースドライバ群を液晶パネルの右半
分8aと左半分8bに分割し、水平方向の1ライン分の
表示データを前半と後半との2つに分けて、2分割した
各ソースドライバ群に並列に供給する構成を採用してい
る。この駆動方式では、コントローラ9の前段にインタ
ーフェース部を設け、1ポートからの表示データ(1系
列の表示ディジタルデータ)を当該インターフェース部
において、1ライン分の表示データ毎に画面左半分と画
面右半分に分割し、2ポートの表示データ(2系列の表
示ディジタルデータ)S1、S2に変換して出力し、コ
ントローラ9では前記2ポートの表示データS1、S2
を入力して、前記ソースドライバ群の分割した各画面半
分のソースドライバ群8a、8bに、2ポートの表示デ
ータS1U、S2Uとして並列に供給するとともに、そ
れぞれの書込のスタート信号(水平同期信号)SPを並
列に同一タイミングで供給するように構成している。
ートの表示データをそのまま全てのソースドライバ群に
供給し1ライン単位で順次駆動する駆動方式と比べ、ソ
ースドライバ群へ供給する表示データのデータレート及
び供給クロックの繰り返し周波数は1/2に低減するこ
とができ、一層高速化した表示データによるソースドラ
イバ群の低速駆動及びEMIの抑制を実現することが可
能である。
号公報記載のソースドライバ群の駆動方式を示す図であ
る。この駆動方式では、画面左半分と画面右半分の2ポ
ートの表示データにより、2分割したソースドライバ群
をそれぞれ駆動するタイミングコントローラの入力部
に、1ポートの表示データをデータレートが1/2で、
2ポートの表示データに分割するラインメモリーを設け
て構成した制御回路を、前記2つのソースドライバ群の
中間部に配置して前記制御回路とソースドライバ群との
間の配線数の増加を少なくしたものである。
右方向に分割して動作させ、分割表示する表示パネルの
駆動方式は、画面の分割数が増える程、パネルにおける
表示データの低速化を可能とする利点を有するものの、
分割数が増えるほどデータ配線数等が増大することによ
り製造上及び信号特性上(クロストーク等)の困難な問
題が生じる。
半分とに2分割する駆動方式は大型、高精細パネルにお
いても実現が可能であり、高速な表示データに対して有
効な駆動方式にあたるものと云える。
に液晶パネルとタイミングコントローラとを一体化し液
晶表示モジュールとして各種の情報機器を製造するユー
ザーに提供されることが普通であり、前記ユーザーは、
前記情報機器に前記液晶表示モジュールを使用する際
に、扱う表示データのデータ形式等を前記液晶表示モジ
ュールのタイミングコントローラの仕様に適合させるよ
うに設計するか、又は信号処理を行うことが必要とされ
る。
9の前段に1ポートの表示データを2ポートの表示デー
タに分割するインターフェースを設けているから、表示
データの送り側は1ポートの表示データとして出力する
という制約を伴うものであり、また、図16に示す駆動
方式もコントローラの入力部に同様なインターフェース
を設けた特殊なコントローラICを使用するものである
から、図15に示す駆動方式と同様の制約を伴うもので
ある。つまり、何れも扱う表示データに応じて、例えば
個別の信号変換回路を更に追加することが必要となるの
みならず、入力表示データとしては基本的に1ポートの
データを扱うものであるから、高速な表示データに対し
て使用不可能となる場合がある。
装置への表示データの送り側においては、表示データの
データ形式又はデータ形式の変換等の出力処理回路等に
おいて自由度がなく、特に、超高速表示データの取り扱
い等の点で問題がある。
情報機器の種類等により、 (1)必ずしも1ポートの表示データに限られず、表示
データの高速処理等の関係から複数ポートで扱う必要が
生じ得るし、表示データのデータの並びについても、液
晶パネルにおける1ラインの画素の順番とは一致しない
場合がありうる。 (2)また、複数ポートの表示データの位相は互いに異
なる場合もありうる。 (3)更に、液晶パネルの表示検査、試験等のための特
殊な表示データを入力する必要もありうる。
トクロック程度の速度で映像データをサンプリングして
A/D変換器等を動作させることは不可能であり、また
ディジタルデータでさえ前記ドットクロックの動作速度
での転送等を実現することは不可能である場合が多く、
かかる場合、最初から複数ポートを使用して前記ドット
クロックより低いクロック周波数の表示データを生成し
て液晶パネルに供給することが必要であり、複数ポート
に発生するデータ順序のフォーマットも各種のものが考
えられる。また、複数のA/D変換器の時分割的な動作
によって高速な表示データを複数ポートで生成する場合
等は、複数ポート間の時間的に隣接するサンプリングデ
ータには必然的な位相差が生じる。更に、液晶パネルの
検査等のために画面半分のみの表示データの供給等、特
殊な表示データへの対応を可能とする必要も生じうる。
晶表示モジュールでは、液晶表示装置への送り側のデー
タ形式等に大きな制約を強いるものであり、回路設計上
等の自由度においても問題があるのみならず、画面左半
分と画面右半分に分割した表示データのデータ形式にす
るための信号変換回路等に関連して、液晶表示装置が複
雑かつ高価になる点でも問題がある。
ールに供給する表示データの信号形式における自由度が
高い液晶表示装置及び制御回路を提供することにある。
表示データを扱うことが可能な液晶表示装置及び制御回
路を提供することにある。
の高速動作時の試験表示用データへの対応を可能とした
液晶表示装置及び制御回路を提供することにある。
は、液晶パネルと、入力する表示ディジタルデータを、
前記液晶パネルを駆動するタイミングで出力する制御回
路(例えば図1の12)と、前記液晶パネルのソースラ
インに接続され、前記制御回路の出力である表示データ
およびソースドライバ制御信号を入力するソースドライ
バ(例えば図1の13)と、前記液晶パネルのゲートラ
インに接続され、前記制御回路の出力であるゲートドラ
イバ制御信号を入力するゲートドライバ(例えば図1の
15)と、複数の階調電圧を生成し前記ソースドライバ
に供給する階調電圧回路(例えば図1の16)を有する
液晶表示装置において、前記タイミングコントローラ
は、2Nポート(Nは自然数)の表示ディジタルデータ
により、画面左半分と画面右半分に分割した液晶パネル
の2つのドライバ群(例えば図1の131、132)を
並列に動作させる液晶表示装置であって、入力する表示
ディジタルデータは、異なるNポートのそれぞれ画面左
半分及び画面右半分のデータとして分割された2Nポー
トの第1の表示ディジタルデータ(例えば図2
(a))、あるいは、各ポートに時系列なデータとして
分割された2Nポートの第2の表示ディジタルデータ
(例えば図2(b))であり、入力する前記第2の表示
ディジタルデータを書き込み、前記第1の表示ディジタ
ルデータとして読み出すメモリを有するメモリ回路(例
えば図1の121)と、前記第1または第2の表示ディ
ジタルデータの入力に対して、2Nポートの前記第1の
表示ディジタルデータを前記2つのドライバ群に出力す
るように設定可能な入力選択回路(例えば図1の12
2)を備えることを特徴とする。
る表示ディジタルデータとして、各ポートに時系列なデ
ータとして分割された2Nポートの表示ディジタルデー
タであって、異なるNポートの表示ディジタルデータが
互いにデータ又はクロックが半周期位相がずれた第3の
表示ディジタルデータ(例えば図2(c))を含み、前
記メモリ回路は、前記第3の表示ディジタルデータに関
する半周期の位相ずれを調整する位相調整回路(例えば
図3の31)を備え、前記入力選択回路は、2Nポート
の前記第3の表示ディジタルデータを前記2つのドライ
バ群に出力するように設定可能であることを特徴とし、
又は、入力する表示ディジタルデータとして、画面左半
分又は画面右半分のデータのみからなるNポートの第4
の表示ディジタルデータ(例えば図13(a)、
(b))を含み、前記メモリ回路は、前記メモリに前記
第4の表示ディジタルデータを書き込み、画面左半分及
び画面右半分のそれぞれNポートの前記第4の表示ディ
ジタルデータでなる前記第1の表示ディジタルデータ
(例えば図13(c))として読み出し、前記入力選択
回路は、当該2Nポートの第1の表示ディジタルデータ
を前記2つのドライバ群に出力するように設定可能であ
ることを特徴とし、又は、入力する表示ディジタルデー
タとして、画面左半分又は画面右半分のデータのみから
なるNポートの第4の表示ディジタルデータを含み、前
記メモリ回路は、前記メモリに前記第4の表示ディジタ
ルデータを書き込み、画面左半分及び画面右半分の連続
する偶数データと奇数データが同一である2Nポートの
前記第1の表示ディジタルデータ(例えば図14
(c))として読み出し、前記入力選択回路は、当該2
Nポートの第1の表示ディジタルデータを前記2つのド
ライバ群に出力するように設定可能であることを特徴と
する。
然数)の表示ディジタルデータにより、画面左半分と画
面右半分に分割した液晶パネルの2つのドライバ群(例
えば図1の131、132)を並列に動作させる制御回
路であって、入力する表示ディジタルデータは、異なる
Nポートのそれぞれ画面左半分及び画面右半分のデータ
として分割された2Nポートの第1の表示ディジタルデ
ータ(例えば図2(a))、あるいは、各ポートに時系
列なデータ単位で所定順序で分割された2Nポートの第
2の表示ディジタルデータ(例えば図2(b))であ
り、入力する前記第2の表示ディジタルデータを書き込
み、前記第1の表示ディジタルデータとして読み出すメ
モリ(ラインメモリ)を有するメモリ回路(例えば図1
の121)と、前記第1又は第2の表示ディジタルデー
タの入力に対して、2Nポートの前記第1の表示ディジ
タルデータを前記2つのドライバ群に出力するように設
定可能な入力選択回路(例えば図1の122)を備える
ことを特徴とする。
ポートに時系列にデータ毎に所定順序で分割された2N
ポートの表示ディジタルデータであって、異なるNポー
トの表示ディジタルデータが互いにデータ又はクロック
が半周期位相がずれた第3の表示ディジタルデータ(例
えば図2(c))を含み、前記メモリ回路は、前記第3
の表示ディジタルデータに関する半周期の位相ずれを調
整する位相調整回路(例えば図3の31)を備え、前記
入力選択回路は、2Nポートの前記第3の表示ディジタ
ルデータを前記2つのドライバ群に出力するように設定
可能であることを特徴とし、又は、入力する表示ディジ
タルデータとして、画面左半分又は画面右半分のデータ
のみからなるNポートの第4の表示ディジタルデータ
(例えば図13(a)、(b))を含み、前記メモリ回
路は、前記ラインメモリに前記第4の表示ディジタルデ
ータを書き込み、画面左半分及び画面右半分のそれぞれ
Nポートの前記第4の表示ディジタルデータでなる前記
第1の表示ディジタルデータ(例えば図13(c))と
して読み出し、前記入力選択回路は、当該2Nポートの
第1の表示ディジタルデータを前記2つのドライバ群に
出力するように設定可能であることを特徴とし、又は、
入力する表示ディジタルデータとして、画面左半分又は
画面右半分のデータのみからなるNポートの第4の表示
ディジタルデータ(例えば図14(a)、(b))を含
み、前記メモリ回路は、前記ラインメモリに前記第4の
表示ディジタルデータを書き込み、画面左半分及び画面
右半分の連続する偶数データと奇数データが同一である
2Nポートの前記第1の表示ディジタルデータ(例えば
図14(c))として読み出し、前記入力選択回路は、
当該2Nポートの第1の表示ディジタルデータを前記2
つのドライバ群に出力するように設定可能であることを
特徴とする。
の左右半分に分割して並列に同時動作させるタイミング
コントローラ回路に関し、複数ポート(2Nポート、N
は自然数)の各種フォーマットの表示データを、画面左
半分及び画面右半分のデータとして分割された複数ポー
トの表示ディジタルデータとして、常に出力するように
構成して、ポート数及び各種フォーマットの表示データ
に対応可能とする。データのラインメモリを使用して並
べ替えて出力フォーマットを選択可能とする。試験用の
表示データをラインメモリにより合成することを可能と
する。
制御回路の実施の形態について説明する。 (第1の実施の形態)図1は、本発明の液晶表示装置及
び制御回路の第1の実施の形態の構成を示す図である。
アクティブマトリクス型の液晶パネル14と、ソースド
ライバ群13と、ゲートドライバ15と、ソースドライ
バ群13及びゲートドライバ15を制御する制御回路
(以下、「タイミングコントローラ」という。)12
と、ソースドライバ群13に階調電圧を供給する階調電
圧回路16と、前記タイミングコントローラ12に、表
示ディジタルデータ(表示データ)を出力する画像ディ
ジタルデータ出力部11と、から構成される。
方向(水平方向)に配置されたゲートライン(走査信号
線)と、該走査信号線に対し直交方向(垂直方向)に配
置されたソースライン(ソース信号線)と、その交叉す
る位置に配置され、当該箇所の画素電極に階調電圧を供
給して駆動するスイッチ素子(薄膜トランジスタ:TF
T)等とからなるアクティブマトリクス基板で構成され
る。
階調電圧回路16から入力する階調電圧を入力して前記
ソース信号線を駆動する2分割された2つのドライバ群
131、132から構成されており、ソースドライバ群
131は、画面左半分の画素電極に表示ディジタルデー
タを、当該データ値に対応する表示用の階調電圧に変換
して前記ソース信号線に供給、駆動し、ソースドライバ
群132は、同様に画面右半分の画素電極に表示ディジ
タルデータを、当該データ値に対応する表示用の階調電
圧に変換して前記ソース信号線に供給、駆動するように
構成される。
晶パネルの画面左半分と画面右半分の各ソースドライバ
群を駆動するディジタルの表示データとして、各種のポ
ート数(1ポートは表示データのビット数×3の信号)
及びデータ形式(フォーマット)の表示データが扱われ
る。
路121及びディップスイッチ等の外部から入力される
設定データまたは表示ディジタルデータ出力部11から
入力される設定データにより制御可能な入力選択回路1
22を備える。タイミングコントローラ12は、映像デ
ータ出力部11から出力される異なるポート数及びフォ
ーマットの表示データに対して、前記入力選択回路12
2により何れの表示データの入力にも拘わらず、2つの
ソースドライバ群131、132が正しく液晶パネルの
画面左半分と画面右半分のソースドライバ群を並列に駆
動し表示動作を実行できるように、後述する入力した表
示データの処理を行い、ソースドライバ群131、13
2に対して、処理後の表示データを液晶パネルを駆動す
るタイミングで、それぞれのスタート信号(水平同期信
号)等のソースドライバ制御信号とともに並列に出力
し、また、前記走査信号線を1ライン単位で走査するよ
うにゲートドライバ15にゲートドライバ制御信号を出
力する。
ータ出力部11から出力される2ポート出力の表示デー
タのフォーマット(タイミングコントローラ入力)及び
前記タイミングコントローラ12による処理結果の表示
データのフォーマット(タイミングコントローラ出力)
を示す図である。何れも表示データとして、表示パネル
上の1ライン(水平方向)の画素数に対応する2M個の
データ(1番目の画素から2M番目の画素までの対応す
る0番目〜2M−1番目のディジタルデータ)からなる
ものを示しており、図2(a)〜(c)に、フォーマッ
ト1〜3の3種類のデータ形式の表示データを、図2
(d)に、何れのデータ形式の表示データに対してもタ
イミングコントローラ12は、2ポートの同一フォーマ
ットの表示データを出力することを、それぞれ示してい
る。つまり、フォーマット1(図2(a))は、2つの
ポート1、2の表示データとして、ポート1は画面左半
面の表示データを、ポート2は画面右半分の表示データ
をそれぞれ出力する場合を示している。
ポート1、2の表示データとして、1ラインの時系列な
データのうち、ポート1は偶数の表示データを、ポート
2は奇数の表示データをそれぞれ出力する場合を示して
いる。
ポート1、2の表示データとして、同様にポート1は偶
数の表示データであり、ポート2は前記偶数の表示デー
タに対して位相がデータの半周期(1/2クロック)遅
れた奇数の表示データを出力する場合を示している。
回路122による設定により、前記各フォーマット1〜
3の何れの表示データを入力しても、データ変換を行い
図2(d)に示すフォーマット1のデータ形式の表示デ
ータをソースドライバ群131、132に出力する。
ントローラ12の構成例を示す図である。
力ポート1、2とを備え、ポート1側には、入力ポート
1に接続された位相調整回路31、入力ポート1又は位
相調整回路31の出力を切り換え出力するスイッチ3
2、スイッチ32の出力に接続されたメモリ33、入力
ポート1又はメモリ33の出力を切り換えて出力するス
イッチ34を備え、ポート2側には、入力ポート2に接
続されたメモリ35、入力ポート2又はメモリ35の出
力を切り換えて出力するスイッチ36を備え、スイッチ
34、36の出力をデータ単位で出力ポート1、2に切
り換え出力するメモリの読み出しのマルチプレクサ機能
を有するスイッチ37を備え、更に、外部等から入力さ
れる設定データに基づき各スイッチ32、34、36、
37の切り換えを制御する入力選択回路38を備える。
前記位相調整回路31、メモリ33、35及びデータの
書込、読出スイッチ等によりメモリ回路を構成する。 (動作の説明)第1の実施の形態におけるタイミングコ
ントローラ12の動作を図2、3を参照して以下説明す
る。
2に入力するデータがフォーマット1(図2(a))の
表示データの並びの場合は、設定データによる入力選択
回路38の選択信号2、3により、スイッチ34、3
6、37は入力ポート1、2がそれぞれ出力ポート1、
2に接続されるように固定的に切り換え、表示データを
出力ポート1、2にスルーにして出力する。
2に入力するデータがフォーマット2(図2(b))の
表示データの並びの場合は、入力選択回路38の選択信
号1によりスイッチ32は入力ポート1を選択し、選択
信号2によりスイッチ34、36は何れもメモリ33、
35側を選択し、スイッチ38のデータ単位のスイッチ
ングによりメモリ33及びメモリ35に記憶したデータ
から画面左半分のデータのみを出力ポート1に、画面右
半分のデータのみを出力ポート2にそれぞれ出力するよ
うに記憶データを読み出し切り換えて出力する。
2に入力するデータがフォーマット3(図2(c))の
表示データの並びの場合は、入力選択回路38の選択信
号1によりスイッチ32は位相調整回路31の出力を選
択して位相が進んでいるポート1のデータをポート2の
データの位相と一致させ、スイッチ34、36は何れも
メモリ33、35側を選択し、スイッチ38のデータ単
位のスイッチングによりメモリ33及びメモリ35に記
憶したデータから画面左半分のデータのみを出力ポート
1に、画面右半分のデータのみを出力ポート2にそれぞ
れ出力されるように記憶データを読み出し切り換えて出
力する。
例を示す図である。図4(a)に示すように、クロック
信号によりデータを記憶(シフト)するフリップフロッ
プ(例えば、D型フリップフロップ:F/F)回路4
1、42により構成される。
データの位相差はデータの半周期(半クロック)であ
り、同図のように表示データポート1のデータがポート
2に対して半クロック位相が進んでいる場合、ポート1
のデータをそのクロックAの変化点(立ち下がり)でフ
リップフロップ回路41に取り込む。フリップフロップ
回路41の出力は表示データポートA1に示すように表
示データ2と同一位相となる。後続の回路としては、フ
リップフロップ回路41の出力をクロックAを反転させ
表示データ2のクロックBと同相のクロックとしてフリ
ップフロップ回路42に取り込み、ポート2のデータ及
びクロックと同一位相の動作を可能とする。
成例を示しており、フリップフロップ回路43、44、
45を追加し、ポート2のデータに対する半クロック位
相遅れを与えるフリップフロップ回路44を設け、その
出力とフリップフロップ回路42の出力をクロックBに
よりそれぞれのフリップフロップ回路43、45に取り
込むようにして位相を一致させるように構成している。
において表示データがフォーマット2、3の場合のより
詳細なメモリ回路の動作タイミングチャートを示す図で
ある。それぞれ1ライン目〜3ライン目までのタイミン
グチャートを示す図である。
と右半分のデータが2つのポートから別々に入力されな
いので、図3に示すメモリ33、35により、データの
並べ替えを行う。
ン単位の画素データを記憶可能なラインメモリ(1ライ
ンメモリのメモリ記憶容量はデータのビット数×3×1
ラインのデータ数(画素数))を8個使用し、メモリ
1、3、5、7をメモリ33に、メモリ2、4、6、8
をメモリ35に設け、選択信号3による個々のデータ単
位の出力ポートへのデータの切り換えにより表示データ
の並べ替えを行う動作例を以下説明する。
のラインメモリ(1〜8)の制御のタイミングチャート
を示す図である。ポート1及びポート2の表示データを
入力し、ポート1からの画面左半分(1/2ライン)の
奇数データはラインメモリ1に記憶し、ポート2からの
画面左半分(1/2ライン)の偶数データはラインメモ
リ2に記憶する。続くポート1からの画面右半分(1/
2ライン)の奇数データはラインメモリ3に記憶し、ポ
ート2からの画面右半分(1/2ライン)の偶数データ
はラインメモリ4に記憶する。
書き込み及び読み出し動作は行っておらず、最初の前記
1ラインのデータ入力期間は、出力ポート1、2にはデ
ータが出力されない。
8)の制御のタイミングチャートを示す図である。2ラ
イン目はラインメモリ1〜4の読み出し制御と、ライン
メモリ5〜8の書き込み制御を行う。ポート1からの画
面左半分(1/2ライン)の奇数データはラインメモリ
5に記憶し、ポート2からの画面左半分(1/2ライ
ン)の偶数データはラインメモリ6に記憶する。続くポ
ート1からの画面右半分(1/2ライン)の奇数データ
はラインメモリ7に記憶し、ポート2からの画面右半分
(1/2ライン)の偶数データがラインメモリ8に記憶
する。
インメモリ1の奇数データとラインメモリ2の偶数デー
タを交互に読み出すとともに、ラインメモリ3の奇数デ
ータとラインメモリ4の偶数データを交互に読み出し、
スイッチ37を同期して制御すことにより、画面左半分
(1/2ライン)及び画面右半分(1/2ライン)の時
系列な完全なデータを同時に出力ポート1及び出力ポー
ト2に出力する。
8)の制御のタイミングチャートを示す図である。3ラ
イン目は、ラインメモリ1〜4に図5に示す書き込み制
御を行い、ラインメモリ5〜8に図6に示すようなライ
ンメモリ5、6及びラインメモリ7、8の読み出し制御
を行い、スイッチ37の同期した制御により画面左半分
(1/2ライン)及び画面右半分(1/2ライン)の時
系列な完全なデータを出力ポート1及び出力ポート2に
同時に出力する。
読み出し動作は4ライン目以降も繰り返され、タイミン
グコントローラは、画面左半分及び画面右半分の2ポー
トの並列データとして、それぞれ図1に示す分割された
2つのソースドライバ群131、132に出力する。
示す図である。2つに分割されたソースドライバ13
1、132内のシフトレジスタ群とラッチ回路とからな
る構成部分のみを示している。タイミングコントローラ
12は、同一のスタート信号(水平同期信号)と共に前
記2ポートの並列な表示データを、分割した2つのソー
スドライバ群131、132にそれぞれ出力する。
を初段のシフトレジスタa1、b1から入力し並列の表
示データのクロックでスタート信号をシフトし、各シフ
トレジスタa1、a2、…、b1、b2…の各段から互
いに同期した前記クロック周期のタイミング信号を順次
出力する。前記タイミング信号と前記表示データとによ
り、表示データをシフトレジスタの段数と同じ回路数の
ラッチ回路に順次書き込む。1ラインの全ての表示デー
タがラッチ回路に書き込まれた後、ラッチデータは階調
電圧回路16の出力が供給された図示しないD/A変換
回路により、各ラッチデータ値に対応する階調電圧に変
換されソース信号線に供給される。
発明の第2の実施の形態の表示データの例を示す図であ
る。入力4ポート、出力4ポートの表示データを扱う場
合を示している。
(e)は、各ポートに時系列なデータ単位で所定順序で
分割された4ポートの表示データであり、フォーマット
1〜5として5種類のデータ形式の表示データの例を示
している。図10(f)は、何れのデータ形式の表示デ
ータの入力に対してもタイミングコントローラ2が出力
する4ポートの同一データ形式の表示データの例を示す
図である。つまり、フォーマット1(図9(a))は、
4つのポートの内、ポート1、2の表示データとして、
画面左半面の偶数及び奇数のデータ、ポート3、4の表
示データとして、画面右半分の偶数及び奇数のデータと
して、それぞれが並列に出力される場合を示している。
ポートに同時に出力されるデータが1ラインの順次連続
するデータ、つまり、各ポート1〜2の表示データは、
それぞれ2M−4、2M−3、2M−2及び2M−1番
目のデータ列である場合を示している。
トのデータ列がフォーマット2と同一であるが、ポート
1、2とクロック3、4のクロックが互いに逆相の2相
クロックA、Bを使用する点で異なるデータ列である場
合を示している。
ーマット2と類似し、各ポート1〜4の表示データは、
それぞれ2M−4、2M−2、2M−3及び2M−1番
目のデータ列である点で異なる場合を示している。
ートのデータ列がフォーマット4と同一であるが、ポー
ト1、2とクロック3、4のクロックが互いに逆相の2
相クロックA、Bを使用する点で異なるデータ列の場合
を示している。
ーマット1〜5の何れの表示データを入力した場合に
も、図10(f)に示すフォーマット1のデータ形式と
してソースドライバ群31、32に出力する。
コントローラの構成を示す図である。本実施の形態は、
ポート1〜ポート4の4入力及び4出力ポートであり、
入出力ポート間に各ポートのデータを入力するデータ、
クロックの位相調整回路111と、前記位相調整回路1
11の出力を入力するメモリ112と、各ポートのデー
タ及びメモリ112の出力を入力するマルチプレクサ1
13と、外部等から入力される設定データにより、前記
位相調整回路111、メモリ112及びマルチプレクサ
113を制御する信号を出力する入力選択回路114と
から構成される。
タイミングコントローラの動作を説明する。本実施の形
態のタイミングコントローラ(図11)は、フォーマッ
ト1〜5に応じて入力される設定データに基づく入力選
択回路114の出力により、4ポートの入力データをマ
ルチプレクサ113を介しデータ配列を変換せずにその
まま4ポートの出力とするか、位相調整回路111、メ
モリ112及びマルチプレクサ113を介してデータ配
列を変換して4ポートの出力とするか、その際、位相調
整回路111においてデータに対する位相調整を行うか
否かについて制御する。
4から入力するデータがフォーマット1(図9(a))
の場合は、ポート1、2とポート3、4とが画面の左右
のデータとして分割された状態で入力されているので、
設定データにより入力選択回路114は、位相調整回路
111及びメモリ112の動作を停止させ、マルチプレ
クサ113が4入力ポートのデータ配列を変更すること
なく入力された表示データをそのまま4出力ポートに出
力するように制御する。
4から入力するデータがフォーマット2(図9(b))
の場合は、各データの位相は同一であるので、設定デー
タにより入力選択回路114は、位相調整回路111、
メモリ112及びマルチプレクサを制御し、位相調整回
路111での位相調整は行わずに各データをスルーとし
て入力ポート1〜4順にデータ0〜3の順番で各データ
をメモリ111に書き込み、マルチプレクサ113はメ
モリ111の出力をデータ単位で選択して図10(f)
に示す画面左右の分割したデータの並びに変換して出力
する。
4から入力するデータがフォーマット3(図9(c))
のデータの場合は、入力選択回路114は、ポート1、
2の各データのクロックのみを半クロックだけ位相(遅
延)するように位相調整回路111の位相調整を行い、
全データのクロックの位相及びトリガエッジを同一と
し、メモリ111にデータを書き込み、マルチプレクサ
113はフォーマット2と同様の制御により図10
(f)の示す画面左右の分割したデータの並びに変換し
て出力する。
4から入力するデータがフォーマット4(図10
(d))のデータの場合は、各データの位相は同一で入
力されるので、入力選択回路114は、位相調整回路1
11での位相調整は行わずに各データをスルーとしてポ
ート1〜4順にデータ0〜3の順番で各データをメモリ
111に書き込み、マルチプレクサ113はメモリ11
1の出力を選択して図10(f)に示す画面左右に対応
する分割したデータの並びに変換して出力する。
4から入力するデータがフォーマット5(図10
(e))のデータの場合は、ポート1、2とポート3、
4とのクロックの位相が半クロックずれているので、入
力選択回路114は、ポート1、2の各データのクロッ
クのみを半クロックだけ位相(遅延)するように位相調
整回路111の位相調整の制御を行って全データのクロ
ックの位相及びトリガエッジを同一としてデータをメモ
リ111に書き込み、マルチプレクサ113はフォーマ
ット4と同様の制御により図10(f)に示す画面左右
に対応する分割したデータの並びに変換して出力する。
るソースドライバ群の一部構成例を示す図である。第1
の実施の形態と同様に2つに分割されたソースドライバ
131、132のシフトレジスタ群とラッチ回路部分の
みを示している。
タート信号(水平同期信号)と共に前記4ポートの並列
表示データを、分割した2つのソースドライバ群13
1、132にそれぞれ出力する。
比べ1/2の段数により構成し、ラッチ回路a1、a
2、…は、第1の実施の形態と同一数のラッチ回路数で
構成している。シフトレジスタ群に対し同一のスタート
信号を初段のシフトレジスタa1、b1から入力し、並
列の表示データのクロックでスタート信号をシフトし、
各シフトレジスタa1、a2、…、b1、b2…の各段
から前記クロック周期でタイミング信号を順次出力す
る。
タは2ポートのデータで入力するので、シフトレジスタ
の各段のタイミング信号により、2ポートの各表示デー
タを同時に隣接するラッチ回路に書き込むように制御す
る。1ラインの全ての表示データがラッチ回路a1、a
2、…、b1、b2…に書き込まれた後、ラッチデータ
は階調電圧回路16の出力が供給された図示しないD/
A変換回路により、ラッチデータ値に対応する階調電圧
に変換されソース信号線に供給される。
面右半分の両方の表示データを入力する場合を説明した
が、高速度の表示データ等を入力とし、液晶パネル等、
液晶表示装置の各部の診断、検査を行う等のため、画面
左半分又は画面右半分の片方の表示データを入力し表示
する実施の形態について以下説明する。 (第3の実施の形態)図13は、本発明の液晶表示装置
及び制御回路の第3の実施の形態のタイミングチャート
を示す図である。画面左半分又は画面右半分の表示デー
タのみを入力し、当該表示データに基づき画面左半分及
び画面右半分に同一画面として同時に表示させるように
表示データを出力する実施の形態である。
左半分のみの表示データを入力して、当該表示データを
出力ポート1、2に同時に並列に出力する例を、図13
(b)、(c)は、ポート2の画面右半分のみの表示デ
ータを入力して、同様に出力ポート1、2に並列に表示
データを出力する例をそれぞれ示している。
タとして、画面左半分又は画面右半分のデータのみから
なる1ポートの表示データ(図13(a)又は図13
(b))を入力し、ラインメモリにおいて前記1ポート
の表示データを記憶し、読み出し時に画面左半分及び画
面右半分の両方に対する同じ表示データを2ポートの出
力に送出する。
ラの構成の場合、2個のラインメモリを使用し、表示デ
ータが入力される1ポートの各データを1/2ライン単
位で交互に2個のラインメモリにそれぞれ順次書き込む
とともに、直前に書き込んだ2個のラインメモリのデー
タを画面左半分及び画面右半分のデータとして2ポート
に同時に読み出すことにより実現する。図11に示すタ
イミングコントローラの構成(入出力2ポート)の場合
も、同様なメモリの使用による画面左半分及び画面右半
分の両方に対する同じ表示データの出力が可能である。
また、入力する前記1ポートの表示データを2つのメモ
リへ同時に1/2ライン単位で書き込むとともに、同様
にして前回書き込んだ2つのメモリから画面左半分及び
画面右半分の表示データを同時に読み出すように制御す
ることにより実現する。
成により、2Nポートの表示データに対しても同様の画
面左半分及び画面右半分の両方に対する同じ表示データ
の出力が可能である。
液晶表示装置及び制御回路の第4の実施の形態のタイミ
ングチャートを示す図である。画面左半分又は画面右半
分の表示データのみを入力し、当該表示データに基づき
画面半分の表示をライン方向に引き延ばした全画面表示
とする例を示している。
左半分のみのデータを入力して、出力ポート1、2に、
入力した表示データを1/2ライン単位で画面左半分及
び画面右半分のデータとして1データを2回ずつ2ポー
トの出力に連続して並列に出力する例を、図14
(b)、(c)は、ポート2の画面右半分のみのデータ
を入力して、同様に2ポートの出力に1データを2回ず
つ並列に出力する例を示している。
タとして、画面左半分又は画面右半分の表示データのみ
からなる1ポートの表示データを入力し、ラインメモリ
において前記1ポートの表示データを記憶し、読み出し
時に1データ毎に2ポートに続けて2回ずつデータを出
力することにより、画面左半分及び画面右半分が連続す
る偶数データと奇数データが同一である表示データを出
力する。
ラの構成において、前記1ポートの表示データを読み込
んだメモリ33(又は35)からの読み出しをスイッチ
37により2ポートに対して行うように制御することに
より実現する。図11に示すタイミングコントローラの
構成(入出力2ポート)の場合も、同様なメモリの使用
による画面左半分及び画面右半分の両方に対する同じ表
示データの出力が可能である。また、入力する前記1ポ
ートの表示データを2つのメモリへの書き込みにおいて
1ライン単位で2データずつ書き込むとともに、同様に
前回書き込んだ2つのメモリから画面左半分及び画面右
半分の表示データを同時に読み出すように制御すること
により実現する。
成により、2Nポートの表示データに対しても同様の画
面左半分及び画面右半分の両方に対する同じ表示データ
の出力が可能である。 (他の実施の形態)以上説明した実施の形態では、2ポ
ートに入力する表示データとして、フォーマット1、
2、3の場合を説明し、4ポートに入力する表示データ
としてフォーマット1〜5の場合を説明してきたが、本
発明は、2Nポート(Nは自然数)の表示データを対象
とすることができることは明らかである。また、前記2
Nポートの表示データとしては、異なるNポートのそれ
ぞれ画面左半分及び画面右半分のデータとして分割され
た2Nポートの表示データ(第1の表示データ)、ある
いは、各ポートに時系列なデータ単位で所定順序で分割
された2Nポートの表示データ(第2の表示データ)と
することができ、必ずしも、前記第2の表示データが、
異なるNポートの表示データとして互いにデータの半周
期(クロックの半周期)の位相ずれを有する表示データ
をも含むことを必須とするものではないことは、本発明
の趣旨から明らかである。
に設けられる位相調整回路は、2Nポートの出力として
送出されるデータが同一位相であればよいので、メモリ
の出力側に設けて適宜位相を調整するように構成するこ
とができること云うまでもない。
に設けられるラインメモリとして、表示データのビット
数×3×1ラインのデータ数のメモリ記憶容量のものを
使用する例を説明したが、2Nポートのデータに対し、
1/2Nラインのデータ数を記憶可能なラインメモリと
して構成することにより、メモリ数を節約することが可
能である。
左半分と右半分に分割したソースドライバ群の駆動を制
御する制御回路(タイミングコントローラ)に入力する
各種フォーマットの表示データを一定の単一フォーマッ
トに変換して出力する切替変換機能を備えているので、
液晶表示装置に供給する表示データの信号形式に対する
自由度が高い液晶表示モジュールを構成することが可能
である。
送り側において表示データのフォーマットに応じた信号
変換処理を行う信号処理回路等を設ける必要がなくなる
から、液晶表示装置が高価格化するのを回避することが
可能である。
を内蔵することにより、入力した表示データと異なる表
示データを発生することが可能であり、高速動作時の試
験表示用データ等の発生が可能である。
実施の形態を示す図である。
タ形式を示す図である。
の構成例を示す図である。
構成例を示す図である。
チャートを示す図である。
ミングチャートを示す図である。
ミングチャートを示す図である。
成例を示す図である。
実施の形態で扱う表示データのデータ形式を示す図であ
る。
示す図である。
ラの構成を示す図である。
構成例を示す図である。
の実施の形態のタイミングチャートを示す図である。
の実施の形態のタイミングチャートを示す図である。
ある。
図である。
Claims (12)
- 【請求項1】 液晶パネルと、入力する表示ディジタル
データを、前記液晶パネルを駆動するタイミングで出力
する制御回路と、前記液晶パネルのソースラインに接続
され、前記制御回路の出力である表示データおよびソー
スドライバ制御信号を入力するソースドライバと、前記
液晶パネルのゲートラインに接続され、前記制御回路の
出力であるゲートドライバ制御信号を入力するゲートド
ライバと、複数の階調電圧を生成し前記ソースドライバ
に供給する階調電圧回路を有する液晶表示装置におい
て、 前記タイミングコントローラは、2Nポート(Nは自然
数)の表示ディジタルデータにより、画面左半分と画面
右半分に分割した液晶パネルの2つのドライバ群を並列
に動作させる液晶表示装置であって、 入力する表示ディジタルデータは、異なるNポートのそ
れぞれ画面左半分及び画面右半分のデータとして分割さ
れた2Nポートの第1の表示ディジタルデータ、あるい
は、各ポートに時系列なデータとして分割された2Nポ
ートの第2の表示ディジタルデータであり、 入力する前記第2の表示ディジタルデータを書き込み、
前記第1の表示ディジタルデータとして読み出すメモリ
を有するメモリ回路と、前記第1または第2の表示ディ
ジタルデータの入力に対して、2Nポートの前記第1の
表示ディジタルデータを前記2つのドライバ群に出力す
るように設定可能な入力選択回路とを備えることを特徴
とする液晶表示装置。 - 【請求項2】 入力する表示ディジタルデータとして、
各ポートに時系列なデータとして分割された2Nポート
の表示ディジタルデータであって、異なるNポートの表
示ディジタルデータが互いにデータの半周期の位相がず
れた第3の表示ディジタルデータを含み、前記メモリ回
路は、前記第3の表示ディジタルデータに関する半周期
の位相ずれを調整する位相調整回路を備え、前記入力選
択回路は、2Nポートの前記第3の表示ディジタルデー
タを前記2つのドライバ群に出力するように設定可能で
あることを特徴とする請求項1記載の液晶表示装置。 - 【請求項3】 入力する表示ディジタルデータとして、
画面左半分又は画面右半分のデータのみからなるNポー
トの第4の表示ディジタルデータを含み、前記メモリ回
路は、前記メモリに前記第4の表示ディジタルデータを
書き込み、画面左半分及び画面右半分のそれぞれNポー
トの前記第4の表示ディジタルデータでなる前記第1の
表示ディジタルデータとして読み出し、前記入力選択回
路は、当該2Nポートの第1の表示ディジタルデータを
前記2つのドライバ群に出力するように設定可能である
ことを特徴とする請求項1記載の液晶表示装置。 - 【請求項4】 入力する表示ディジタルデータとして、
画面左半分又は画面右半分のデータのみからなるNポー
トの第4の表示ディジタルデータを含み、前記メモリ回
路は、前記メモリに前記第4の表示ディジタルデータを
書き込み、画面左半分及び画面右半分の連続する偶数デ
ータと奇数データが同一である2Nポートの前記第1の
表示ディジタルデータとして読み出し、前記入力選択回
路は、当該2Nポートの第1の表示ディジタルデータを
前記2つのドライバ群に出力するように設定可能である
ことを特徴とする請求項1記載の液晶表示装置。 - 【請求項5】 前記メモリ回路は、前記メモリとして8
N個のラインメモリを備え、2Nポートの各データを1
ライン単位で2N個のラインメモリにそれぞれ順次書き
込むとともに、直前に書き込んだ2N個のラインメモリ
のデータから画面左半分及び画面右半分のデータを時系
列に読み出すことを特徴とする請求項1又は2記載の液
晶表示装置。 - 【請求項6】 前記メモリ回路は、ラインメモリの出力
部に読み出しデータを並べ替えるデータ単位のマルチプ
レクサを備えることを特徴とする請求項1ないし5の何
れか1つの請求項記載の液晶表示装置。 - 【請求項7】 2Nポート(Nは自然数)の表示ディジ
タルデータにより、画面左半分と画面右半分に分割した
液晶パネルの2つのドライバ群を並列に動作させる制御
回路であって、 入力する表示ディジタルデータは、異なるNポートのそ
れぞれ画面左半分及び画面右半分のデータとして分割さ
れた2Nポートの第1の表示ディジタルデータ、あるい
は、各ポートに時系列にデータ毎に所定順序で分割され
た2Nポートの第2の表示ディジタルデータであり、 入力する前記第2の表示ディジタルデータを書き込み、
前記第1の表示ディジタルデータとして読み出すメモリ
を有するメモリ回路と、前記第1または第2の表示ディ
ジタルデータの入力に対して、2Nポートの前記第1の
表示ディジタルデータを前記2つのドライバ群に出力す
るように設定可能な入力選択回路とを備えることを特徴
とする制御回路。 - 【請求項8】 入力する表示ディジタルデータとして、
各ポートに時系列にデータ毎に所定順序で分割された2
Nポートの表示ディジタルデータであって、異なるNポ
ートの表示ディジタルデータが互いにデータ又はクロッ
クが半周期位相がずれた第3の表示ディジタルデータを
含み、前記メモリ回路は、前記第3の表示ディジタルデ
ータに関する半周期の位相ずれを調整する位相調整回路
を備え、前記入力選択回路は、2Nポートの前記第3の
表示ディジタルデータを前記2つのドライバ群に出力す
るように設定可能であることを特徴とする請求項7記載
の制御回路。 - 【請求項9】 入力する表示ディジタルデータとして、
画面左半分又は画面右半分のデータのみからなるNポー
トの第4の表示ディジタルデータを含み、前記メモリ回
路は、前記メモリに前記第4の表示ディジタルデータを
書き込み、画面左半分及び画面右半分のそれぞれNポー
トの前記第4の表示ディジタルデータでなる前記第1の
表示ディジタルデータとして読み出し、前記入力選択回
路は、当該2Nポートの第1の表示ディジタルデータを
前記2つのドライバ群に出力するように設定可能である
ことを特徴とする請求項7記載の制御回路。 - 【請求項10】 入力する表示ディジタルデータとし
て、画面左半分又は画面右半分のデータのみからなるN
ポートの第4の表示ディジタルデータを含み、前記メモ
リ回路は、前記ラインメモリに前記第4の表示ディジタ
ルデータを書き込み、画面左半分及び画面右半分の連続
する偶数データと奇数データが同一である2Nポートの
前記第1の表示ディジタルデータとして読み出し、前記
入力選択回路は、当該2Nポートの第1の表示ディジタ
ルデータを前記2つのドライバ群に出力するように設定
可能であることを特徴とする請求項7記載の制御回路。 - 【請求項11】 前記メモリ回路は、前記メモリとして
8N個のラインメモリを備え、2Nポートの各データを
1ライン単位で2N個のラインメモリにそれぞれ順次書
き込むとともに、直前に書き込んだ2N個のラインメモ
リのデータから画面左半分及び画面右半分のデータを時
系列に読み出すことを特徴とする請求項7または8記載
の制御回路。 - 【請求項12】 前記メモリ回路は、ラインメモリの出
力部に読み出しデータを並べ替えるデータ単位のマルチ
プレクサを備えることを特徴とする請求項7ないし11
の何れか1つの請求項記載の制御回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001117002A JP4875248B2 (ja) | 2001-04-16 | 2001-04-16 | 液晶表示装置 |
KR10-2002-0020572A KR100470758B1 (ko) | 2001-04-16 | 2002-04-16 | 입력 화소 데이터 재배열 회로를 구비한 액정 표시 유닛 |
US10/122,240 US7030852B2 (en) | 2001-04-16 | 2002-04-16 | Liquid crystal display unit having incoming pixel data rearrangement circuit |
TW091107800A TW582001B (en) | 2001-04-16 | 2002-04-16 | Liquid crystal display unit having incoming pixel data rearrangement circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001117002A JP4875248B2 (ja) | 2001-04-16 | 2001-04-16 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002311913A true JP2002311913A (ja) | 2002-10-25 |
JP4875248B2 JP4875248B2 (ja) | 2012-02-15 |
Family
ID=18967643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001117002A Expired - Fee Related JP4875248B2 (ja) | 2001-04-16 | 2001-04-16 | 液晶表示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7030852B2 (ja) |
JP (1) | JP4875248B2 (ja) |
KR (1) | KR100470758B1 (ja) |
TW (1) | TW582001B (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004341251A (ja) * | 2003-05-15 | 2004-12-02 | Renesas Technology Corp | 表示制御回路及び表示駆動回路 |
KR100668099B1 (ko) * | 2004-05-31 | 2007-01-15 | 미쓰비시덴키 가부시키가이샤 | 화상표시장치, 드라이버 아이씨용 타이밍 콘트롤러 및 소스드라이버 아이씨 |
JP2007323043A (ja) * | 2006-06-05 | 2007-12-13 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその駆動方法 |
JP2009063953A (ja) * | 2007-09-10 | 2009-03-26 | Seiko Epson Corp | データ線駆動回路、電気光学装置及び電子機器 |
JP2009168947A (ja) * | 2008-01-11 | 2009-07-30 | Oki Semiconductor Co Ltd | 表示駆動回路および方法 |
JP2009232014A (ja) * | 2008-03-21 | 2009-10-08 | Oki Semiconductor Co Ltd | 位相調整回路 |
KR100933444B1 (ko) * | 2002-12-31 | 2009-12-23 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그의 구동 방법 |
KR100947774B1 (ko) * | 2003-06-27 | 2010-03-15 | 엘지디스플레이 주식회사 | 액정표시장치의 구동장치 |
KR100947779B1 (ko) * | 2003-06-27 | 2010-03-15 | 엘지디스플레이 주식회사 | 액정표시장치 |
KR100965580B1 (ko) * | 2003-08-21 | 2010-06-23 | 엘지디스플레이 주식회사 | 액정표시장치와 그의 구동방법 |
US8264442B2 (en) | 2005-03-04 | 2012-09-11 | Nlt Technologies, Ltd. | Driving method and driving device for displaying panel utilizing parallel driven drive controllers |
US8269706B2 (en) | 2004-03-11 | 2012-09-18 | Lg Display Co., Ltd. | Operating unit of liquid crystal display panel and method for operating the same |
US9443481B2 (en) | 2013-07-11 | 2016-09-13 | Synaptics Display Devices Gk | LCD driver IC |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002189456A (ja) * | 2000-12-20 | 2002-07-05 | Fujitsu Ltd | 液晶表示装置 |
TWI224300B (en) * | 2003-03-07 | 2004-11-21 | Au Optronics Corp | Data driver and related method used in a display device for saving space |
US7432991B1 (en) * | 2003-10-01 | 2008-10-07 | Darwin Chang | Random access display monitor |
KR101067042B1 (ko) * | 2004-12-13 | 2011-09-22 | 엘지디스플레이 주식회사 | 표시장치의 구동장치 |
KR100782303B1 (ko) * | 2005-08-30 | 2007-12-06 | 삼성전자주식회사 | 블록 딤을 감소시키기 위한 장치와 방법, 및 상기 장치를 구비하는 디스플레이 장치 |
US20070262944A1 (en) * | 2006-05-09 | 2007-11-15 | Himax Technologies Limited | Apparatus and method for driving a display panel |
US7839397B2 (en) * | 2007-02-08 | 2010-11-23 | Panasonic Corporation | Display driver and display panel module |
CN101359107B (zh) * | 2007-08-03 | 2010-05-26 | 群康科技(深圳)有限公司 | 液晶显示装置及其驱动方法 |
TWI345693B (en) * | 2007-11-06 | 2011-07-21 | Novatek Microelectronics Corp | Circuit device and related method for mitigating emi |
TWI396912B (zh) * | 2008-01-31 | 2013-05-21 | Novatek Microelectronics Corp | 子畫素重新排列之液晶顯示器 |
US8780093B2 (en) * | 2009-03-25 | 2014-07-15 | Himax Technologies Limited | Method for transmitting image data through RSDS transmission interfaces |
US20110025697A1 (en) * | 2009-07-28 | 2011-02-03 | Ying-Lieh Chen | Method for transmitting image data through rsds transmission interfaces |
KR101329506B1 (ko) * | 2010-08-12 | 2013-11-13 | 엘지디스플레이 주식회사 | 영상표시장치 |
TWI466084B (zh) * | 2011-10-24 | 2014-12-21 | Mediatek Inc | 顯示控制器與傳輸控制方法 |
JP5681657B2 (ja) * | 2012-02-27 | 2015-03-11 | 双葉電子工業株式会社 | 表示装置、表示装置の駆動回路、および表示装置の駆動方法 |
TWI622033B (zh) * | 2017-07-05 | 2018-04-21 | 友達光電股份有限公司 | 具有雙閘薄膜電晶體之無線顯示器 |
TWI670701B (zh) * | 2018-08-02 | 2019-09-01 | 友達光電股份有限公司 | 顯示面板 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001042840A (ja) * | 1999-08-04 | 2001-02-16 | Advanced Display Inc | 液晶表示装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05210359A (ja) * | 1992-01-31 | 1993-08-20 | Sharp Corp | 表示装置の駆動回路 |
JP3338735B2 (ja) * | 1994-09-14 | 2002-10-28 | シャープ株式会社 | 液晶表示装置の駆動回路 |
JP3454971B2 (ja) * | 1995-04-27 | 2003-10-06 | 株式会社半導体エネルギー研究所 | 画像表示装置 |
JPH09266556A (ja) * | 1996-01-26 | 1997-10-07 | Sharp Corp | マトリクス型表示装置 |
JPH10149140A (ja) | 1996-11-20 | 1998-06-02 | Hitachi Ltd | 大規模集積回路を用いた液晶駆動装置 |
JPH10207434A (ja) * | 1997-01-28 | 1998-08-07 | Advanced Display:Kk | 液晶表示装置 |
KR100430091B1 (ko) * | 1997-07-10 | 2004-07-15 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
JPH1145076A (ja) * | 1997-07-24 | 1999-02-16 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型表示装置 |
KR100430092B1 (ko) * | 1997-08-16 | 2004-07-23 | 엘지.필립스 엘시디 주식회사 | 싱글뱅크형액정표시장치 |
JP3879951B2 (ja) * | 1997-09-02 | 2007-02-14 | ソニー株式会社 | 位相調整装置、位相調整方法及び表示装置 |
JP2000258748A (ja) * | 1999-03-10 | 2000-09-22 | Nec Corp | 液晶表示装置 |
JP2001034237A (ja) * | 1999-07-21 | 2001-02-09 | Fujitsu Ltd | 液晶表示装置 |
-
2001
- 2001-04-16 JP JP2001117002A patent/JP4875248B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-16 US US10/122,240 patent/US7030852B2/en not_active Expired - Lifetime
- 2002-04-16 KR KR10-2002-0020572A patent/KR100470758B1/ko not_active IP Right Cessation
- 2002-04-16 TW TW091107800A patent/TW582001B/zh not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001042840A (ja) * | 1999-08-04 | 2001-02-16 | Advanced Display Inc | 液晶表示装置 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100933444B1 (ko) * | 2002-12-31 | 2009-12-23 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그의 구동 방법 |
JP2004341251A (ja) * | 2003-05-15 | 2004-12-02 | Renesas Technology Corp | 表示制御回路及び表示駆動回路 |
KR100947779B1 (ko) * | 2003-06-27 | 2010-03-15 | 엘지디스플레이 주식회사 | 액정표시장치 |
KR100947774B1 (ko) * | 2003-06-27 | 2010-03-15 | 엘지디스플레이 주식회사 | 액정표시장치의 구동장치 |
KR100965580B1 (ko) * | 2003-08-21 | 2010-06-23 | 엘지디스플레이 주식회사 | 액정표시장치와 그의 구동방법 |
US8269706B2 (en) | 2004-03-11 | 2012-09-18 | Lg Display Co., Ltd. | Operating unit of liquid crystal display panel and method for operating the same |
KR100668099B1 (ko) * | 2004-05-31 | 2007-01-15 | 미쓰비시덴키 가부시키가이샤 | 화상표시장치, 드라이버 아이씨용 타이밍 콘트롤러 및 소스드라이버 아이씨 |
US8264442B2 (en) | 2005-03-04 | 2012-09-11 | Nlt Technologies, Ltd. | Driving method and driving device for displaying panel utilizing parallel driven drive controllers |
JP2007323043A (ja) * | 2006-06-05 | 2007-12-13 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその駆動方法 |
JP4680874B2 (ja) * | 2006-06-05 | 2011-05-11 | エルジー ディスプレイ カンパニー リミテッド | 液晶表示装置及びその駆動方法 |
JP2009063953A (ja) * | 2007-09-10 | 2009-03-26 | Seiko Epson Corp | データ線駆動回路、電気光学装置及び電子機器 |
JP2009168947A (ja) * | 2008-01-11 | 2009-07-30 | Oki Semiconductor Co Ltd | 表示駆動回路および方法 |
JP2009232014A (ja) * | 2008-03-21 | 2009-10-08 | Oki Semiconductor Co Ltd | 位相調整回路 |
US9443481B2 (en) | 2013-07-11 | 2016-09-13 | Synaptics Display Devices Gk | LCD driver IC |
Also Published As
Publication number | Publication date |
---|---|
JP4875248B2 (ja) | 2012-02-15 |
US7030852B2 (en) | 2006-04-18 |
TW582001B (en) | 2004-04-01 |
KR100470758B1 (ko) | 2005-03-08 |
US20020149550A1 (en) | 2002-10-17 |
KR20020081094A (ko) | 2002-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002311913A (ja) | 液晶表示装置及び制御回路 | |
EP0457329B1 (en) | Liquid crystal display device and driving method therefor | |
JP3091300B2 (ja) | アクティブマトリクス型液晶表示装置及びその駆動回路 | |
JP3129271B2 (ja) | ゲートドライバ回路及びその駆動方法、並びにアクティブマトリクス型液晶表示装置 | |
JP2003022057A (ja) | 画像信号駆動回路および画像信号駆動回路を備えた表示装置 | |
JPH0950265A (ja) | カラー表示装置の駆動回路 | |
JP2003015611A (ja) | 液晶駆動装置 | |
CN101494038B (zh) | 显示装置、显示面板驱动器及显示面板驱动方法 | |
US6307531B1 (en) | Liquid crystal display having driving integrated circuits in a single bank | |
KR100386732B1 (ko) | 효율적으로 데이타를 표시할 수 있는 액티브 매트릭스 디스플레이 장치 | |
US7158128B2 (en) | Drive unit and display module including same | |
JP3238758B2 (ja) | 液晶表示装置の駆動回路 | |
JP3156327B2 (ja) | 液晶表示装置 | |
JP2000250495A (ja) | 液晶表示パネルのデータ線駆動装置 | |
JP2002072972A (ja) | Lcdドライバ | |
JP2862332B2 (ja) | 液晶表示駆動方式 | |
US6912000B1 (en) | Picture processing apparatus | |
JPH0895529A (ja) | 液晶表示装置のデータ制御方法 | |
JPH11296133A (ja) | 画像表示装置の駆動回路 | |
JP2003084719A (ja) | 表示パネル駆動装置 | |
US5767831A (en) | Dot-matrix display for screen having multiple portions | |
JPH10268825A (ja) | データドライバを有する表示装置 | |
JP3232835B2 (ja) | 直列並列変換回路 | |
JP3775188B2 (ja) | 液晶表示装置及びその液晶表示装置を備えた情報機器 | |
JP2001255841A (ja) | 表示装置及びその駆動回路と信号伝送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080213 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090618 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100312 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110531 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110715 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111013 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111125 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141202 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4875248 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |