KR100698241B1 - 액정표시장치의 구동방법 - Google Patents
액정표시장치의 구동방법 Download PDFInfo
- Publication number
- KR100698241B1 KR100698241B1 KR1020000085392A KR20000085392A KR100698241B1 KR 100698241 B1 KR100698241 B1 KR 100698241B1 KR 1020000085392 A KR1020000085392 A KR 1020000085392A KR 20000085392 A KR20000085392 A KR 20000085392A KR 100698241 B1 KR100698241 B1 KR 100698241B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- memory
- line
- liquid crystal
- crystal display
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 액정표시장치에 있어서 사용하는 메모리의 양을 감소시키는 데이터 구동방법에 관한 것으로, 특히 Mux 구동방식 사용한 액정표시장치의 재배열 메모리 용량을 절감할 수 있는 액정표시장치의 데이터 구동방법에 관한 것이다.
본 발명에 따른 액정표시장치의 데이터 구동방법은 메모리로부터 데이터를 소정 분기수 N으로 나누어 N개의 데이터라인들에 공급하기 위한 멀티플렉서를 구비하는 액정표시장치에 있어서, 상기 멀티플렉서 분기수 N에 대하여 (N+M)/N {단, N과 M은 "0"이상의 정수이며, N M}에 대응하는 저장용량을 가지는 메모리를 마련하는 단계와 현재 라인 데이터를 저장하는 단계와, 상기 현재라인 데이터중 일부 데이터가 데이터라인에 공급되도록 멀티플렉서를 제어하는 단계와, 상기 데이터라인에 공급된 현재 라인데이터에 의해 비어있는 잔류영역에 다음 라인 데이터의 일부를 저장하는 단계와, 상기 라인 메모리에 잔류한 현재라인 데이터 모두가 상기 데이터라인들에 공급되도록 멀티플렉서를 제어함과 동시에 상기 라인메모리에 저장된 상기 다음라인데이터 일부 이외의 다음라인 데이터 모두를 상기 라인메모리에 저장하는 단계를 포함한다.
본 발명에 의하면, 사용하는 메모리의 양을 감소시킴으로써 메모리칩에 해당하는 면적을 감소시킬수 있어서 단가절감 및 소비전력을 절감할 수 있게 된다.
Description
도 1은 MUX 구동방식 타이밍 발생기를 개략적으로 도시하는 도면.
도 2는 도 1에 도시된 MUX 구동방식 타이밍 발생기의 신호특성도.
도 3은 종래 방식에 따른 초기단계의 메모리 저장상태의 블럭도.
도 4는 종래 방식에 따른 중간단계의 메모리 저장상태의 블럭도.
도 5는 종래 방식에 따른 최종단계의 메모리 저장상태의 블럭도.
도 6은 본 발명에 따른 초기 메모리 저장상태의 블럭도.
도 7은 본 발명에 따른 중간단계의 메모리 저장상태의 블럭도.
도 8은 본 발명에 따른 최종단계의 메모리 저장상태의 블럭도.
도 9 내지 도 12는 본 발명에 따른 MUX 구동방식에 의한 메모리의 저장상태의 실례도.
< 도면의 주요부분에 대한 부호의 간단한 설명>
1,11,21,31 : (N-1) 라인 데이터 2,12,22,32 : N 라인 데이터
본 발명은 타이밍 컨트롤러에서 사용하는 메모리의 양을 감소시키는 데이터 처리 방법에 관한 것으로, 특히 Mux 회로를 사용한 액정표시장치의 재배열 메모리 용량을 절감할 수 있는 액정표시장치의 데이터 구동방법에 관한 것이다.
통상의 액정표시장치는 화소들이 게이트라인들과 데이터라인들간의 교차부들에 배열되어진 화소 매트릭스를 이용하여 텔레비전 신호와 같은 비디호 신호를 표시한다. 여기서, 각 화소들은 데이터신호에 따라 광투과량을 조절하는 액정셀과 데이터라인으로부터 액정셀에 공급될 데이터 신호를 절환하기 위한 박막트랜지스터로 구성된다. 화소 매트릭스는 두 개의 유리기판들 사이에 위치한다. 액정표시장치에는 게이트라인들과 데이터라인들을 구동하기 위한 구동집적회로(Driving Integrated Circuit)가 포함되어 있다.
도 1을 참조하면, MUX 구동방식에 대한 회로도가 도시되어 있다. MUX 구동방식에서는 각 구동회로 출력에 N 개의 데이터 라인이 MUX 스위치를 통해 연결되어 있고, 차례로 MUX 스위치를 동작시키면서 각각의 데이터 라인에 신호가 인가되게 된다. 도 1에서는 5 개의 MUX 스위치를 사용한 경우이다.
도 2에 도 1에 도시된 회로도의 신호도가 도시되어 있다. 1번 MUX 스위치가 동작하면 데이터 라인에 신호가 인가되고, 다음 스위치가 동작되는 등 MUX 스위치가 차례로 동작하면서 데이터 라인에 신호가 인가되게 된다.
도 3 내지 도 5를 참조하면, 종래 방식에 대한 메모리 저장상태가 도시되어 있다. 도 3에는 이전 라인의 데이터(1)가 메모리에 저장된 상태를 나타낸 것이다. 2 라인의 메모리를 사용하였음을 알 수 있다. 다음 라인의 1번 MUX스위치가 켜지면, 첫번째 라인메모리에서 1번 스위치에 해당하는 데이터는 구동회로로 보내어지고, 이에 해당하는 데이터(2)는 두번째 메모리에 저장되게 된다. 이로써 도 4와 같이 메모리 상태가 변화되게 된다. 이를 반복하여 다음 라인의 스위치를 모두 동작시키면, 도 5와 같은 블럭도와 같이 된다. 이전 라인의 데이터는 구동회로로 이동되고, 다음 라인의 데이터(12)는 두번째 라인 메모리에 저장되게 된다. 이로써 해당 라인의 앞에서부터 순차적으로 신호가 인가되지 않게 됨을 알 수 있게 된다. 이와 같은 데이터 인가 순서는 시스템에서 공급되는 신호의 순서와는 다른 것이기 때문에 MUX 방식에 맞게 데이터 신호를 재배열하여 구동회로에 공급해야 한다. 데이터 재배열은 타이밍 발생기(Timing Generator)에서 수행되는데, 이를 위해서는 1 라인 전체의 데이터가 필요하고, 또한 데이터의 재배열을 수행하는 동안 다음 라인의 데이터가 계속 입력되므로 이를 저장할 추가적인 라인 메모리가 필요하게 되는 문제점이 있게 된다.
따라서, 본 발명의 목적은 두개의 라인 메모리가 MUX 방식의 데이터 재배열을 수행하도록 하는 액정표시장치의 데이터 처리방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은, 메모리로부터 데이터를 소정 분기수 N으로 나누어 N개의 데이터라인들에 공급하기 위한 멀티플렉서를 구비하는 액정표시장치에 있어서, 상기 멀티플렉서의 분기수 N에 대하여 (N+M)/N {단, N과 M은 "0"이상의 정수이며, N M}단, N 에 대응하는 저장용량을 가지는 메모리를 마련하는 단계와 현재 라인 데이터를 저장하는 단계와, 상기 현재라인 데이터중 일부 데이터가 데이터라인에 공급되도록 멀티플렉서를 제어하는 단계와, 상기 데이터라인에 공급된 현재 라인데이터에 의해 비어있는 잔류영역에 다음 라인 데이터의 일부를 저장하는 단계와, 상기 라인 메모리에 잔류한 현재라인 데이터 모두가 상기 데이터라인들에 공급되도록 멀티플렉서를 제어함과 동시에 상기 라인메모리에 저장된 상기 다음라인데이터 일부 이외의 다음라인 데이터 모두를 상기 라인메모리에 저장하는 단계를 포함한다. 특히, 상기 메모리는 (멀티플렉서의 분기수 +2)에 대응하는 저장용량을 가지는 단계을 포함한다.
상기 목적외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
도 6은 본 발명에 따른 초기 메모리 저장상태를 나타낸 것이다.
도 7은 본 발명에 따른 중간단계의 메모리 저장상태를 나타낸 것이다.
도 8은 본 발명에 따른 최종단계의 메모리 저장상태를 나타낸 것이다.
도 6 내지 도 8을 참조하면, 메모리(100)는 한 라인분의 용량에 MUX 분기수의 두배를 추가로 구비하고, 메모리(100)의 저장 영역을 다음 [수학식 1]을 통해 구해지는 영역으로 나눈다.
메모리 영역 = MUX분기수+2
도 6을 보면 이전데이터(21)가 메모리(100)에 저장되어 있고, +2에 해당하는 여분의 저장 영역이 존재함을 알 수 있게 된다. 다음 라인의 첫번째 스위치가 켜지면 이전라인의 첫 데이터(31)는 구동회로로 보내어지고, 새로운 데이터(22)는 여분의 저장 영역에 저장되게 된다. 이로써 도 7에 해당하는 것과 같이 나타낼 수 있게 된다. 이에 따라 동작을 반복하면, 여분의 저장 영역에 다음 스위치에 해당하는 데이터가 저장되게 되고, 도 8에 해당하는 것과 같이 다음 라인의 메모리가 필요없이도 다음 라인에 해당하는 데이터(32)가 저장되게 된다.
도 6은 본 발명에 따른 초기 메모리 저장상태를 나타낸 것이다.
도 7은 본 발명에 따른 중간단계의 메모리 저장상태를 나타낸 것이다.
도 8은 본 발명에 따른 최종단계의 메모리 저장상태를 나타낸 것이다.
도 6 내지 도 8을 참조하면, 메모리(100)는 한 라인분의 용량에 MUX 분기수의 두배를 추가로 구비하고, 메모리(100)의 저장 영역을 다음 [수학식 1]을 통해 구해지는 영역으로 나눈다.
도 6을 보면 이전데이터(21)가 메모리(100)에 저장되어 있고, +2에 해당하는 여분의 저장 영역이 존재함을 알 수 있게 된다. 다음 라인의 첫번째 스위치가 켜지면 이전라인의 첫 데이터(31)는 구동회로로 보내어지고, 새로운 데이터(22)는 여분의 저장 영역에 저장되게 된다. 이로써 도 7에 해당하는 것과 같이 나타낼 수 있게 된다. 이에 따라 동작을 반복하면, 여분의 저장 영역에 다음 스위치에 해당하는 데이터가 저장되게 되고, 도 8에 해당하는 것과 같이 다음 라인의 메모리가 필요없이도 다음 라인에 해당하는 데이터(32)가 저장되게 된다.
삭제
도 9 내지 도 12을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다. 이들은 800*RGB*600(SVGA)해상도에서 5MUX를 사용한 경우의 메모리 저장 상태를 나타낸 것이다. 하나의 칸에는 6개의 데이터가 저장될 수 있고 이것이 하나씩 드라이버 IC에 공급되게 된다.
도 9을 참조하면, 1 라인의 데이터가 전부 저장된 상태를 나타낸 것이다. 각각의 MUX 스위치를 A, B, C, D, E라 하고, 1 80은 데이터가 들어오는 순서를 나타내게 된다. 하나의 칸에는 6개의 데이터가 저장되므로, 1 라인의 데이터가 전부 저장시 총 2400개의 데이터가 메모리에 저장되게 된다.
도 10을 참조하면, 다음 라인의 데이터가 입력되었을 경우의 메모리 저장 상태도이다. 다음 라인의 데이터가 입력될 때(1A 16E)에 1/5라인 만큼은 여분의 메모리에 저장된다. 이 때 이전 라인의 저장된 데이터 중 첫번째 MUX에 해당되는 데이터(A)는 구동회로에 공급되기 때문에, 이에 해당하는 메모리장소에는 새로운 데이터를 저장할 수 있게 된다.
도 11를 참조하면, 2번째 MUX 스위치를 동작시켰을 때의 메모리 저장상태를 도시하였다. 2번째 MUX에 해당하는 데이터(B)는 구동회로에 공급되기 때문에 다음 라인의 데이터가 입력될 때(17A 내지 32E), 도 10와 같은 방법으로 1/5라인 만큼은 여분의 메모리 장소에 저장된다. 즉, 2 번째 MUX에 해당하는 데이터(B)는 구동회로에 공급되었기 때문에, 다음 라인에 해당하는 데이터(17A 내지 32E)는 2번째 MUX에 해당하는 데이터(B)가 있었던 메모리장소에 저장하게 된다.
도 12를 참조하면, 이전 라인의 데이터가 모두 구동회로에 공급되고 나서, 다음 라인 전체의 데이터가 메모리에 저장된 상태를 나타낸다. 각 MUX에 해당하는 데이터는 구동회로에 공급되고, 해당되는 데이터 장소에 다음라인의 MUX에 해당하는 데이터가 각각 저장되어 있다.
도 12에서 부터 앞에서 설명한 방법대로 그 다음라인의 데이터를 저장하게 되면 다시 도 9과 같은 상태로 다시 바뀌게 된다. 따라서 도 9과 도 12의 두 가지 상태만이 교대로 발생하게 되어 이를 구현하는 메모리 어드레싱회로가 매우 간단하게 된다. 하지만, 이와 같이 구동되지 않을 경우는 매우 다양한 형태의 결과들이 나오게 되어, 메모리의 양은 줄 수 있어도 그 구현회로가 매우 복잡하게 되어 역효과가 발생하게 된다. 이에 따라, (N+2)/N 라인의 메모리를 사용하는 구동방식을 사용함으로써, 메모리의 양 감소 및 간단한 어드레싱회로를 구현할 수 있게 된다. 예를 들어, 5 MUX의 경우 7/5 라인 메모리를 사용하여 30 %의 메로리를 절감할 수 있게 된다.
상술한 바와 같이, 본 발명에 따른 액정표시소자의 데이터 처리방법은 MUX 스위치를 동작시키면서 각각의 데이터라인에 신호가 인가되는데 있어서 여분의 메모리 장소에 데이터가 저장되게 된다. 이에 따라, MUX 구동방식의 타이밍 제네레이터의 메모리의 번지를 지정하는 방법에 있어서 메모리의 사용의 양을 절감함으로써 칩면적 및 소비전력을 절감할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
Claims (4)
- 메모리로부터의 데이터를 소정 분기수 N으로 나누어 N 개의 데이터라인들에 공급하기 위한 멀티플렉서를 구비하는 액정표시장치에 있어서,상기 멀티플렉서의 분기수 N에 대하여 다음 수학식1에 의해 구해지는 저장용량을 가지는 메모리를 마련하는 단계와,저장용량 = (N+M)/N --- 수학식1현재 라인 데이터를 상기 메모리에 저장하는 단계와,상기 현재 라인 데이터중 일부 데이터를 데이터라인에 공급하도록 상기 멀티플렉서를 제어하는 단계와,상기 데이터라인에 공급된 현재 라인데이터에 의해 비어있는 잔존 영역에 다음 라인 데이터의 일부를 저장하는 단계와,상기 메모리에 잔류한 현재라인 데이터 모두를 상기 데이터라인들에 공급하도록 상기 멀티플렉서를 제어함과 동시에 상기 메모리에 저장된 상기 다음 라인데이터 일부 이외의 다음 라인 데이터 모두를 상기 메모리에 저장하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 데이터 구동방법.
- 제 1 항에 있어서,상기 메모리의 한 라인분의 용량에 다음 수학식2에 해당하는 용량을 상기 메모리에 추가하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 데이터 구동방법.추가 용량 = M/N --- 수학식2
- 제 1 항에 있어서,상기 메모리는 다음 수학식3에 의해 구해지는 저장용량을 갖는 것을 특징으로 하는 액정표시장치의 데이터 구동 방법.저장용량 = 멀티플렉서의 분기수+2 --- 수학식3
- 제 1 항 또는 제 3 항에 있어서,상기 메모리에 주기적으로 데이터를 저장함과 아울러 상기 메모리로부터 주기적으로 데이터를 출력시키는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 데이터 구동방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000085392A KR100698241B1 (ko) | 2000-12-29 | 2000-12-29 | 액정표시장치의 구동방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000085392A KR100698241B1 (ko) | 2000-12-29 | 2000-12-29 | 액정표시장치의 구동방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020056094A KR20020056094A (ko) | 2002-07-10 |
KR100698241B1 true KR100698241B1 (ko) | 2007-03-21 |
Family
ID=27688605
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000085392A KR100698241B1 (ko) | 2000-12-29 | 2000-12-29 | 액정표시장치의 구동방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100698241B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109859712A (zh) * | 2019-03-18 | 2019-06-07 | 武汉华星光电技术有限公司 | 显示面板的驱动方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09292857A (ja) * | 1996-04-26 | 1997-11-11 | Matsushita Electric Ind Co Ltd | 表示位置制御回路 |
KR100206580B1 (ko) * | 1996-12-31 | 1999-07-01 | 윤종용 | 액정 표시 장치의 4분주 데이타를 위한 메모리 장치 |
KR100430091B1 (ko) * | 1997-07-10 | 2004-07-15 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
KR100492951B1 (ko) * | 1997-11-04 | 2005-10-12 | 엘지전자 주식회사 | 에이씨 피디피 구동장치의 데이터 정렬회로 |
-
2000
- 2000-12-29 KR KR1020000085392A patent/KR100698241B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09292857A (ja) * | 1996-04-26 | 1997-11-11 | Matsushita Electric Ind Co Ltd | 表示位置制御回路 |
KR100206580B1 (ko) * | 1996-12-31 | 1999-07-01 | 윤종용 | 액정 표시 장치의 4분주 데이타를 위한 메모리 장치 |
KR100430091B1 (ko) * | 1997-07-10 | 2004-07-15 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
KR100492951B1 (ko) * | 1997-11-04 | 2005-10-12 | 엘지전자 주식회사 | 에이씨 피디피 구동장치의 데이터 정렬회로 |
Also Published As
Publication number | Publication date |
---|---|
KR20020056094A (ko) | 2002-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5363118A (en) | Driver integrated circuits for active matrix type liquid crystal displays and driving method thereof | |
US7079103B2 (en) | Scan-driving circuit, display device, electro-optical device, and scan-driving method | |
US5748175A (en) | LCD driving apparatus allowing for multiple aspect resolution | |
US5907313A (en) | Matrix-type display device | |
US8477126B2 (en) | Display driver and display driving method | |
US6181312B1 (en) | Drive circuit for an active matrix liquid crystal display device | |
US7319453B2 (en) | Image display apparatus having plurality of pixels arranged in rows and columns | |
US7138973B2 (en) | Cholesteric liquid crystal display device and display driver | |
US6784868B2 (en) | Liquid crystal driving devices | |
TW201619940A (zh) | 掃描驅動電路及應用其之顯示面板 | |
US8223138B2 (en) | Partial frame memory FPR display device and writing and reading method thereof | |
JPS6337394A (ja) | マトリクス表示装置 | |
US6266041B1 (en) | Active matrix drive circuit | |
US20090021519A1 (en) | Data distribution device and data distribution method | |
US8350832B2 (en) | Semiconductor integrated circuit device for display controller | |
US6795051B2 (en) | Driving circuit of liquid crystal display and liquid crystal display driven by the same circuit | |
CN100373424C (zh) | 显示装置的驱动电路、显示装置和显示装置的驱动方法 | |
US6407727B1 (en) | Display device | |
KR100468173B1 (ko) | 액티브 매트릭스형 표시 장치 | |
KR19990016489A (ko) | 싱글 뱅크형 액정표시장치 | |
KR100698241B1 (ko) | 액정표시장치의 구동방법 | |
KR100875826B1 (ko) | 디스플레이 디바이스 및 이에 포함되는 구동기 회로 | |
KR20040071194A (ko) | 액정 디스플레이 장치 | |
JP2003150132A (ja) | 表示装置 | |
US20050122827A1 (en) | Active matrix display and driving method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150227 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160226 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180213 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |