JP2822276B2 - 半導体装置の電極形成法 - Google Patents

半導体装置の電極形成法

Info

Publication number
JP2822276B2
JP2822276B2 JP2416020A JP41602090A JP2822276B2 JP 2822276 B2 JP2822276 B2 JP 2822276B2 JP 2416020 A JP2416020 A JP 2416020A JP 41602090 A JP41602090 A JP 41602090A JP 2822276 B2 JP2822276 B2 JP 2822276B2
Authority
JP
Japan
Prior art keywords
layer
forming
electrode
silicide
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2416020A
Other languages
English (en)
Other versions
JPH04233726A (ja
Inventor
治 花ケ崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2416020A priority Critical patent/JP2822276B2/ja
Publication of JPH04233726A publication Critical patent/JPH04233726A/ja
Application granted granted Critical
Publication of JP2822276B2 publication Critical patent/JP2822276B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、LSI等の半導体装
置の電極形成法に関し、不純物ドープ領域の表面に形成
したシリサイド層の上にコンタクト孔を有する絶縁膜を
形成した後コンタクト孔内に不純物含有ポリSi(シリ
コン)層を介して金属層を堆積形成することにより接触
抵抗の低い微細電極を歩留りよく形成するようにしたも
のである。
【0002】
【従来の技術】従来、LSI等の微細電極を形成する技
術としては、W(タングステン)等の金属のCVD(ケ
ミカル・ベーパー・デポジション)技術が注目されてい
る。図8は、一例としてWの選択CVDによる電極形成
法を示すもので、この例では、Si基板10の表面にコ
ンタクト孔を有するSiO2膜12を形成した後Wの選
択CVD法によりコンタクト孔内のSi表面にのみWを
堆積してW層からなる電極14を形成する。
【0003】図9及び図10は、WのCVD法を用いた
電極形成法の他の例を示すもので、この例では、Si基
板10の表面にコンタクト孔を有するSiO2膜12を
形成した後WのブランケットCVD法によりコンタクト
孔の内部を埋めるようにSiO2膜12上にWを堆積し
てW層16を形成し、この後W層16をエッチバックす
ることにより残存するW層からなる電極16Aを形成
し、さらに基板上面にAl又はAl合金をスパッタ法等
により被着してパターニングすることにより電極16A
につながる配線18を形成する。
【0004】
【発明が解決しようとする課題】上記した図8の方法に
よると、エンクローチメントと呼ばれる横方向への異常
成長層14aが生じ易い。また、図9及び図10の方法
によると、シームと呼ばれる継ぎ目Sのでき具合によっ
てはエッチバック時にコンタクト孔の中心部に孔SHが
生ずると共に、エッチバック工程の不安定性、パーティ
クル発生等の問題もある。従って、いずれの方法でも、
微細電極を歩留りよく形成するのが容易でないという問
題点がある。
【0005】ところで、集積回路の微細化に伴い不純物
ドープ領域に対する低抵抗コンタクトが強く要望される
ようになり、この要望に応える1つの手段としてサリサ
イドプロセスが知られている。サリサイドプロセスは、
例えばN+型の不純物ドープ領域の表面にTi(チタ
ン)を反応させてTiSi2のようなチタンシリサイド
層を形成し、このシリサイド層からの電極取出しを可能
とするものである。このプロセスと前述の図8又は図9
〜10の方法を組合せると、接触抵抗の低い微細電極の
形成が可能となるが、シリサイド上に金属を安定して堆
積するのが容易でないこと、エンクローチメントが発生
すること、エッチバック工程に問題があること等により
高歩留りが得られないという問題点がある。
【0006】この発明の目的は、接触抵抗の低い微細電
極を歩留りよく形成することができる新規な電極形成法
を提供することにある。
【0007】
【課題を解決するための手段】請求項1に係る発明によ
電極形成法は、 (a)シリコン基板に形成された不純物ドープ領域の表
面にシリサイド形成金属を反応させてシリサイド層を形
成する工程と、 (b)前記シリサイド層を覆って絶縁膜を形成する工程
と、 (c)前記シリサイド層の一部を露呈するコンタクト孔
を前記絶縁膜に形成する工程と、 (d)前記コンタクト孔の内部を含めて前記絶縁膜を覆
うようにポリシリコンを堆積すると共にその堆積層に堆
積中又は堆積後に低抵抗化用不純物をドープすることに
より前記シリサイド層にオーミック接触する低抵抗化ポ
リシリコン層を形成する工程と、 (e)前記低抵抗化ポリシリコン層の一部が前記コンタ
クト孔の内部を覆って残存するように前記低抵抗化ポリ
シリコン層をパターニングすることにより前記低抵抗化
ポリシリコン層の残存部からなる電極用ポリシリコン層
を形成する工程と、 (f)前記電極用ポリシリコン層を覆い且つ前記コンタ
クト孔を埋めるように電極用金属を選択的に堆積して電
極用金属層を形成することにより前記電極用ポリシリコ
ン層及び該電極用金属層 からなる電極を形成する工程と
を含むものである。
【0008】請求項2に係る発明による電極形成法は、 (a)シリコン基板に形成された不純物ドープ領域の表
面にシリサイド形成金属を反応させてシリサイド層を形
成する工程と、 (b)前記シリサイド層を覆って絶縁膜を形成する工程
と、 (c)前記シリサイド層の一部を露呈するコンタクト孔
を前記絶縁膜に形成する工程と、 (d)前記コンタクト孔の内部を含めて前記絶縁膜を覆
うようにポリシリコンを堆積すると共にその堆積層に堆
積中又は堆積後に低抵抗化用不純物をドープすることに
より前記シリサイド層にオーミック接触する低抵抗化ポ
リシリコン層を形成する工程と、 (e)前記低抵抗化ポリシリコン層を覆い且つ前記コン
タクト孔を埋めるように電極用金属を堆積して電極用金
属層を形成することにより前記低抵抗化ポリシリコン層
及び該電極用金属層の積層を形成する工程と、 (f)前記積層の一部が前記コンタクト孔の内部を覆っ
て残存するように前記積層をパターニングすることによ
り前記積層の残存部からなる電極を形成する工程と を含
むものである。
【0009】
【作用】この発明の方法によれば、コンタクト孔内でシ
リサイド層上に不純物含有ポリSi層を介して金属層を
堆積形成するようにしたので、シリコン又はシリサイド
上に直接金属を堆積するのに比べて金属層を安定して堆
積するのが容易であり、エンクローチメントの発生も防
止可能である。また、不純物ドープ領域の表面にシリサ
イド層を形成したことと相俟って、コンタクト孔を不純
物含有ポリSi層を介して金属層で埋めるようにしたの
で、接触抵抗の低い微細電極が得られる。
【0010】
【実施例】図1〜図4は、請求項1に係る発明の一実施
を示すもので、各々の図に対応する工程(1)〜
(4)を順次に説明する。
【0011】(1)Si基板20の表面を選択酸化する
などしてSiO2等からなるフィールド絶縁膜22を形
成する。そして、絶縁膜22をマスクとする選択的イオ
ン注入処理等によりN型(又はP型)決定不純物を基板
表面にドープすることによりN+型(又はP+型)不純物
ドープ領域24を形成する。この後、一例としてTiを
基板上面に被着してシリサイド化のための熱処理を行な
うことにより不純物ドープ領域24の表面にTiSi2
からなるシリサイド層26を形成する。なお、絶縁膜2
2上のTiはシリサイド化しないから、エッチング等に
より除去する。
【0012】(2)CVD法等によりSiO2等からな
る層間絶縁膜28を絶縁膜22及びシリサイド層26に
重ねて形成する。そして、周知のホトリソグラフィ技術
を用いて、シリサイド層26の一部を露呈させるコンタ
クト孔28Aを絶縁膜28に形成する。
【0013】(3)コンタクト孔28Aの内部を含めて
絶縁膜28を覆うようにCVD法によりポリSiを堆積
する。そして、ポリSi堆積層に対して例えばイオン注
入処理により低抵抗化用不純物としてN型(又はP型)
決定不純物をドープする。ポリSi堆積層の厚さは、薄
いほど不純物のドーピングも容易であり、この後の金属
埋込みの間口も増えるので、熱工程による不純物の再分
布を考慮した上で薄い側で最適化するのが好ましい。ポ
リSi堆積層への不純物ドーピングは、ポリSi堆積層
を後述するようにパターニングして得られるポリSi層
30が下のシリサイド層26及び上の金属層32と良好
にオーミック接触するのを可能にする目的で行なわれる
もので、コンタクト孔の底部だけでも十分であり、側壁
にはドープされなくてもよい。なお、不純物ドーピング
は、ポリSiの堆積中に行なってもよい。
【0014】不純物ドーピングの後、所望の電極パター
ンに従ってポリSi堆積層をパターニングすることによ
り電極パターンに対応し且つシリサイド層26にオーミ
ック接触するポリSi層30を得る。ポリSi堆積層の
パターニングは、ホトレジスト層をマスクとするドライ
エッチング等により行なうことができる。
【0015】(4)一例としてWの選択CVD法により
ポリSi層30を覆い且つコンタクト孔を埋めるように
Wを堆積してWからなる金属層32を形成する。この結
果、ポリSi層30及び金属層(W層)32からなる微
細な(高アスペクト比の)電極が得られる。この電極で
は、CVDポリSi層30上にWのような金属層を安定
成長させたのでエンクローチメントの発生は認められな
かった。また、コンタクト孔を不純物含有の薄いポリS
i層30を介して金属層32で埋めたので、単なるポリ
Si電極に比べて電極抵抗が低減された。さらに、シリ
サイド層26を設けたので、不純物ドープ領域24に対
する接触抵抗も低減された。
【0016】図5は、請求項1に係る発明を相互接続に
適用した一例を示すもので、図1〜4と同様の部分には
同様の符号を付してある。
【0017】フィールド絶縁膜22に設けられた第1及
び第2の開口部内のSi表面には、それぞれ別個のイオ
ン注入処理によりN+型及びP+型の不純物ドープ領域3
4及び36を形成する。そして、不純物ドープ領域34
及び36の表面には、TiSi2のようなシリサイド層
38及び40をそれぞれ形成する。シリサイド層38及
び40は、図1で述べたと同様の方法で同時的に形成す
ることができる。
【0018】次に、図2で述べたと同様にして基板上面
に層間絶縁膜42を形成した後、シリサイド層38及び
40にそれぞれ対応した第1及び第2のコンタクト孔を
絶縁膜42に形成する。そして、図3及び図4で述べた
と同様の方法により第1及び第2のコンタクト孔を介し
てシリサイド層38,40にそれぞれオーミック接触す
るポリSi層44とこのポリSi層上に第1及び第2の
コンタクト孔を埋めるように堆積されたWからなる金属
層46とを順次に形成する。この場合、ポリSi層44
には、N型又はP型のいずれか一方の導電型を決定する
不純物をドープすればよく、N+型領域34の上方とP+
型領域36の上方とで別々に異なる不純物をドープする
必要はない。これは、シリサイド層38,40が存在す
ることにより不純物ドープ領域34,36への不純物ド
ーピングが阻止されるため、これらの領域34,36に
悪影響が及ぶおそれがないからである。
【0019】ポリSi層44及び金属層46からなる電
極乃至配線を形成した後は、CVD法等により基板上面
にSiO2等の層間絶縁膜48を形成する。そして、絶
縁膜48に金属層46の一部を露呈するコンタクト孔を
形成した後、基板上面にAl又はAl合金をスパッタ法
等により被着し、その被着層を所望の配線パターンに従
ってパターニングすることにより上層配線50を形成す
る。
【0020】図6は、請求項1に係る発明を個別電極
(コンタクトパッド)に適用した一例を示すもので、図
1〜5と同様の部分には同様の符号を付してある。
【0021】図6の実施例が図5のものと異なる点は、
第1にシリサイド層38及び40に対して別々の不純物
含有ポリSi層44A及び44Bを形成すると共にこれ
らのポリSi層44A及び44Bに対しても別々のWの
ような金属層46A及び46Bを選択CVD法により堆
積形成したことであり、第2にポリSi層44A及び金
属層46Aからなる電極とポリSi層44B及び金属層
46Bからなる電極とに別々のAl又はAl合金製の配
線50A及び50Bを接続したことである。
【0022】図6の電極取出方式によると、配線50A
及び50Bの間隔を広げてそれらの間に別の配線50C
を配置することができ、配線の自由度並びに集積度が向
上する。
【0023】図7は、請求項2に係る発明の一実施例を
示すもので、図1〜4と同様の部分には同様の符号を付
してある。
【0024】図7の実施例が図1〜4のものと異なる点
は、絶縁膜28にコンタクト孔を形成した後図3で述べ
たと同様にして不純物含有ポリSi堆積層30Aを形成
してからその上にWのような金属を例えば非選択性のC
VD法(選択性のものでも可)によりコンタクト孔を埋
めるように堆積して金属堆積層32Aを形成し、これら
の堆積層30A及び32Aの積層を所望の電極パターン
に従ってパターニングすることにより残存するポリSi
層30P及び金属層32Pからなる電極を形成するよう
にしたことである。
【0025】
【発明の効果】以上のように、この発明によれば、コン
タクト孔内でシリサイド層上に不純物含有ポリSi層を
介して金属層を安定して堆積させてコンタクト孔を埋め
るようにしたので、接触抵抗の低い微細電極を歩留りよ
く形成できる効果が得られるものである。その上、基板
の不純物ドープ領域とポリSi層との間にはシリサイド
層が介在しているため、ポリSi層へドープすべき不純
物としては、図5の例で述べたように不純物ドープ領域
の導電型に左右されず、N型又はP型のいずれを決定す
る不純物でもよく、CMOSLSI等の製造に際して好
都合である。
【図面の簡単な説明】
【図1】 請求項1に係る発明の一実施例におけるシリ
サイド層形成工程を示す基板断面図である。
【図2】 コンタクト孔形成工程を示す基板断面図であ
る。
【図3】 ポリSi層形成工程を示す基板断面図であ
る。
【図4】 金属層の選択CVD工程を示す基板断面図で
ある。
【図5】 請求項1に係る発明を相互接続に適用した一
例を示す基板断面図である。
【図6】 請求項1に係る発明を個別電極に適用した一
例を示す基板断面図である。
【図7】 請求項2に係る発明の一実施例を示す基板断
面図である。
【図8】 従来のW層の選択CVD工程を示す基板断面
図である。
【図9】 従来のW層のCVD工程を示す基板断面図で
ある。
【図10】 従来の配線形成工程を示す基板断面図であ
る。
【符号の説明】
20:Si基板、22,28,42,48:絶縁膜、2
4,34,36:不純物ドープ領域、30,30P,4
4,44A,44B:ポリSi層、32,32P,4
6,46A,46B:金属層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 21/88 R 21/90 D

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 (a)シリコン基板に形成された不純物ドープ領域の表
    面にシリサイド形成金属を反応させてシリサイド層を形
    成する工程と、 (b)前記シリサイド層を覆って絶縁膜を形成する工程
    と、 (c)前記シリサイド層の一部を露呈するコンタクト孔
    を前記絶縁膜に形成する工程と、 (d)前記コンタクト孔の内部を含めて前記絶縁膜を覆
    うようにポリシリコンを堆積すると共にその堆積層に堆
    積中又は堆積後に低抵抗化用不純物をドープすることに
    より前記シリサイド層にオーミック接触する低抵抗化ポ
    リシリコン層を形成する工程と、 (e)前記低抵抗化ポリシリコン層の一部が前記コンタ
    クト孔の内部を覆って残存するように前記低抵抗化ポリ
    シリコン層をパターニングすることにより前記低抵抗化
    ポリシリコン層の残存部からなる電極用ポリシリコン層
    を形成する工程と、 (f)前記電極用ポリシリコン層を覆い且つ前記コンタ
    クト孔を埋めるように電極用金属を選択的に堆積して電
    極用金属層を形成することにより前記電極用ポリシリコ
    ン層及び該電極用金属層 からなる電極を形成する工程と
    を含む半導体装置の電極形成法。
  2. 【請求項2】 (a)シリコン基板に形成された不純物ドープ領域の表
    面にシリサイド形成金属を反応させてシリサイド層を形
    成する工程と、 (b)前記シリサイド層を覆って絶縁膜を形成する工程
    と、 (c)前記シリサイド層の一部を露呈するコンタクト孔
    を前記絶縁膜に形成する工程と、 (d)前記コンタクト孔の内部を含めて前記絶縁膜を覆
    うようにポリシリコンを堆積すると共にその堆積層に堆
    積中又は堆積後に低抵抗化用不純物をドープすることに
    より前記シリサイド層にオーミック接触する低抵抗化ポ
    リシリコン層を形成する工程と、 (e)前記低抵抗化ポリシリコン層を覆い且つ前記コン
    タクト孔を埋めるように電極用金属を堆積して電極用金
    属層を形成することにより前記低抵抗化ポリシリコン層
    及び該電極用金属層の積層を形成する工程と、 (f)前記積層の一部が前記コンタクト孔の内部を覆っ
    て残存するように前記積層をパターニングすることによ
    り前記積層の残存部からなる電極を形成する工程と を含む半導体装置の電極形成法。
JP2416020A 1990-12-28 1990-12-28 半導体装置の電極形成法 Expired - Fee Related JP2822276B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2416020A JP2822276B2 (ja) 1990-12-28 1990-12-28 半導体装置の電極形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2416020A JP2822276B2 (ja) 1990-12-28 1990-12-28 半導体装置の電極形成法

Publications (2)

Publication Number Publication Date
JPH04233726A JPH04233726A (ja) 1992-08-21
JP2822276B2 true JP2822276B2 (ja) 1998-11-11

Family

ID=18524275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2416020A Expired - Fee Related JP2822276B2 (ja) 1990-12-28 1990-12-28 半導体装置の電極形成法

Country Status (1)

Country Link
JP (1) JP2822276B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198813A (ja) * 1984-03-23 1985-10-08 Nec Corp 半導体への不純物拡散法
JPS62113422A (ja) * 1985-11-13 1987-05-25 Mitsubishi Electric Corp コンタクト電極の形成方法
JPH01105532A (ja) * 1987-10-19 1989-04-24 Seiko Epson Corp 半導体装置の製造方法
JPH0756866B2 (ja) * 1988-10-17 1995-06-14 日本電気株式会社 半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
JPH04233726A (ja) 1992-08-21

Similar Documents

Publication Publication Date Title
EP0587399B1 (en) Semiconductor device incorporating a contact and manufacture thereof
US5763321A (en) Method of manufacturing semiconductor device utilizing selective CVD method
JPS58175846A (ja) 半導体装置の製造方法
US20070222000A1 (en) Method of forming silicided gate structure
EP0507446B1 (en) Structure and method for self-aligned contact formation
JP3102405B2 (ja) 半導体装置の製造方法
JP3321864B2 (ja) 半導体装置とその製法
JPH0845878A (ja) 半導体装置の製造方法
JP3420104B2 (ja) 抵抗素子の製造方法
JP2828438B2 (ja) 半導体素子のポリサイド層形成方法
JP2822276B2 (ja) 半導体装置の電極形成法
US5329161A (en) Molybdenum boride barrier layers between aluminum and silicon at contact points in semiconductor devices
JP3794915B2 (ja) 半導体装置の製造方法
JP3019453B2 (ja) 半導体装置の製造方法
JPH09162392A (ja) 半導体装置
JP2654175B2 (ja) 半導体装置の製造方法
JPH10106973A (ja) 半導体装置およびその製造方法
JP3107632B2 (ja) 半導体装置の製造方法
KR100230734B1 (ko) 반도체 소자 및 그의 제조방법
JP2003060044A (ja) 半導体抵抗素子及びその製造方法
JP2720567B2 (ja) 半導体装置の製造方法
JPH0590199A (ja) 半導体装置の製造方法
JPH0513750A (ja) 半導体装置
JPH03187226A (ja) 半導体装置の製造方法
JPH0341727A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070904

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080904

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090904

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100904

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees