JPH04233726A - 半導体装置の電極形成法 - Google Patents
半導体装置の電極形成法Info
- Publication number
- JPH04233726A JPH04233726A JP41602090A JP41602090A JPH04233726A JP H04233726 A JPH04233726 A JP H04233726A JP 41602090 A JP41602090 A JP 41602090A JP 41602090 A JP41602090 A JP 41602090A JP H04233726 A JPH04233726 A JP H04233726A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- silicide
- contact hole
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 34
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 230000015572 biosynthetic process Effects 0.000 title claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 47
- 239000002184 metal Substances 0.000 claims abstract description 43
- 229910052751 metal Inorganic materials 0.000 claims abstract description 43
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 38
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 38
- 239000012535 impurity Substances 0.000 claims abstract description 31
- 229920005591 polysilicon Polymers 0.000 claims abstract description 19
- 230000008021 deposition Effects 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 24
- 238000000151 deposition Methods 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052681 coesite Inorganic materials 0.000 abstract description 7
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 7
- 239000000377 silicon dioxide Substances 0.000 abstract description 7
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 7
- 229910052682 stishovite Inorganic materials 0.000 abstract description 7
- 229910052905 tridymite Inorganic materials 0.000 abstract description 7
- 229910008479 TiSi2 Inorganic materials 0.000 abstract description 3
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 99
- 238000005229 chemical vapour deposition Methods 0.000 description 14
- 239000010936 titanium Substances 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910008484 TiSi Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
め要約のデータは記録されません。
Description
置の電極形成法に関し、不純物ドープ領域の表面に形成
したシリサイド層の上にコンタクト孔を有する絶縁膜を
形成した後コンタクト孔内に不純物含有ポリSi(シリ
コン)層を介して金属層を堆積形成することにより接触
抵抗の低い微細電極を歩留りよく形成するようにしたも
のである。
術としては、W(タングステン)等の金属のCVD(ケ
ミカル・ベーパー・デポジション)技術が注目されてい
る。図8は、一例としてWの選択CVDによる電極形成
法を示すもので、この例では、Si基板10の表面にコ
ンタクト孔を有するSiO2膜12を形成した後Wの選
択CVD法によりコンタクト孔内のSi表面にのみWを
堆積してW層からなる電極14を形成する。
電極形成法の他の例を示すもので、この例では、Si基
板10の表面にコンタクト孔を有するSiO2膜12を
形成した後WのブランケットCVD法によりコンタクト
孔の内部を埋めるようにSiO2膜12上にWを堆積し
てW層16を形成し、この後W層16をエッチバックす
ることにより残存するW層からなる電極16Aを形成し
、さらに基板上面にAl又はAl合金をスパッタ法等に
より被着してパターニングすることにより電極16Aに
つながる配線18を形成する。
よると、エンクローチメントと呼ばれる横方向への異常
成長層14aが生じ易い。また、図9及び図10の方法
によると、シームと呼ばれる継ぎ目Sのでき具合によっ
てはエッチバック時にコンタクト孔の中心部に孔SHが
生ずると共に、エッチバック工程の不安定性、パーティ
クル発生等の問題もある。従って、いずれの方法でも、
微細電極を歩留りよく形成するのが容易でないという問
題点がある。
ドープ領域に対する低抵抗コンタクトが強く要望される
ようになり、この要望に応える1つの手段としてサリサ
イドプロセスが知られている。サリサイドプロセスは、
例えばN+型の不純物ドープ領域の表面にTi(チタン
)を反応させてTiSi2のようなチタンシリサイド層
を形成し、このシリサイド層からの電極取出しを可能と
するものである。このプロセスと前述の図8又は図9〜
10の方法を組合せると、接触抵抗の低い微細電極の形
成が可能となるが、シリサイド上に金属を安定して堆積
するのが容易でないこと、エンクローチメントが発生す
ること、エッチバック工程に問題があること等により高
歩留りが得られないという問題点がある。
極を歩留りよく形成することができる新規な電極形成法
を提供することにある。
極形成法は、 (a)シリコン基板に形成された不純物ドープ領域の表
面にシリサイド形成金属を反応させてシリサイド層を形
成する工程と、 (b)前記シリサイド層を覆って絶縁膜を形成する工程
と、 (c)前記シリサイド層の一部を露呈するコンタクト孔
を前記絶縁膜に形成する工程と、 (d)前記コンタクト孔の内部を含めて前記絶縁膜を覆
うようにポリシリコンを堆積すると共にその堆積層に堆
積中又は堆積後に低抵抗化用不純物をドープした後該堆
積層を所望の電極パターンに従ってパターニングするこ
とにより該電極パターンに対応し且つ前記シリサイド層
にオーミック接触するポリシリコン層を形成する工程と
、 (e)前記ポリシリコン層を覆い且つ前記コンタクト孔
を埋めるように金属を選択的に堆積して金属層を形成す
ることにより該金属層及び前記ポリシリコン層からなる
電極を形成する工程と を含むものである。
)シリコン基板に形成された不純物ドープ領域の表面に
シリサイド形成金属を反応させてシリサイド層を形成す
る工程と、 (b)前記シリサイド層を覆って絶縁膜を形成する工程
と、 (c)前記シリサイド層の一部を露呈するコンタクト孔
を前記絶縁膜に形成する工程と、 (d)前記コンタクト孔の内部を含めて前記絶縁膜を覆
うようにポリシリコンを堆積すると共にその堆積層に堆
積中又は堆積後に低抵抗化用不純物をドープした後該堆
積層を覆い且つ前記コンタクト孔を埋めるように金属を
堆積してポリシリコン及び金属の積層を形成する工程と
、 (e)前記積層を所望の電極パターンに従ってパターニ
ングすることにより前記コンタクト孔内で前記シリサイ
ド層にオーミック接触するポリシリコン層とその上に残
存する金属層とからなる電極を形成する工程とを含むも
のである。
リサイド層上に不純物含有ポリSi層を介して金属層を
堆積形成するようにしたので、シリコン又はシリサイド
上に直接金属を堆積するのに比べて金属層を安定して堆
積するのが容易であり、エンクローチメントの発生も防
止可能である。また、不純物ドープ領域の表面にシリサ
イド層を形成したことと相俟って、コンタクト孔を不純
物含有ポリSi層を介して金属層で埋めるようにしたの
で、接触抵抗の低い微細電極が得られる。
極形成法を示すもので、各々の図に対応する工程(1)
〜(4)を順次に説明する。
などしてSiO2等からなるフィールド絶縁膜22を形
成する。そして、絶縁膜22をマスクとする選択的イオ
ン注入処理等によりN型(又はP型)決定不純物を基板
表面にドープすることによりN+型(又はP+型)不純
物ドープ領域24を形成する。この後、一例としてTi
を基板上面に被着してシリサイド化のための熱処理を行
なうことにより不純物ドープ領域24の表面にTiSi
2からなるシリサイド層26を形成する。なお、絶縁膜
22上のTiはシリサイド化しないから、エッチング等
により除去する。
る層間絶縁膜28を絶縁膜22及びシリサイド層26に
重ねて形成する。そして、周知のホトリソグラフィ技術
を用いて、シリサイド層26の一部を露呈させるコンタ
クト孔28Aを絶縁膜28に形成する。
絶縁膜28を覆うようにCVD法によりポリSiを堆積
する。そして、ポリSi堆積層に対して例えばイオン注
入処理により低抵抗化用不純物としてN型(又はP型)
決定不純物をドープする。ポリSi堆積層の厚さは、薄
いほど不純物のドーピングも容易であり、この後の金属
埋込みの間口も増えるので、熱工程による不純物の再分
布を考慮した上で薄い側で最適化するのが好ましい。ポ
リSi堆積層への不純物ドーピングは、底部だけでも十
分であり、側壁にはドープされなくてもよい。なお、不
純物ドーピングは、ポリSiの堆積中に行なってもよい
。
ンに従ってポリSi堆積層をパターニングすることによ
り電極パターンに対応し且つシリサイド層26にオーミ
ック接触するポリSi層30を得る。ポリSi堆積層の
パターニングは、ホトレジスト層をマスクとするドライ
エッチング等により行なうことができる。
ポリSi層30を覆い且つコンタクト孔を埋めるように
Wを堆積してWからなる金属層32を形成する。この結
果、ポリSi層30及び金属層(W層)32からなる微
細な(高アスペクト比の)電極が得られる。この電極で
は、CVDポリSi層30上にWのような金属層を安定
成長させたのでエンクローチメントの発生は認められな
かった。また、コンタクト孔を不純物含有の薄いポリS
i層30を介して金属層32で埋めたので、単なるポリ
Si電極に比べて電極抵抗が低減された。さらに、シリ
サイド層26を設けたので、不純物ドープ領域24に対
する接触抵抗も低減された。
例を示すもので、図1〜4と同様の部分には同様の符号
を付してある。
び第2の開口部内のSi表面には、それぞれ別個のイオ
ン注入処理によりN+型及びP+型の不純物ドープ領域
34及び36を形成する。そして、不純物ドープ領域3
4及び36の表面には、TiSi2のようなシリサイド
層38及び40をそれぞれ形成する。シリサイド層38
及び40は、図1で述べたと同様の方法で同時的に形成
することができる。
に層間絶縁膜42を形成した後、シリサイド層38及び
40にそれぞれ対応した第1及び第2のコンタクト孔を
絶縁膜42に形成する。そして、図3及び図4で述べた
と同様の方法により第1及び第2のコンタクト孔を介し
てシリサイド層38,40にそれぞれオーミック接触す
るポリSi層44とこのポリSi層上に第1及び第2の
コンタクト孔を埋めるように堆積されたWからなる金属
層46とを順次に形成する。この場合、ポリSi層44
には、N型又はP型のいずれか一方の導電型を決定する
不純物をドープすればよく、N+型領域34の上方とP
+型領域36の上方とで別々に異なる不純物をドープす
る必要はない。これは、シリサイド層38,40が存在
することにより不純物ドープ領域34,36への不純物
ドーピングが阻止されるため、これらの領域34,36
に悪影響が及ぶおそれがないからである。
極乃至配線を形成した後は、CVD法等により基板上面
にSiO2等の層間絶縁膜48を形成する。そして、絶
縁膜48に金属層46の一部を露呈するコンタクト孔を
形成した後、基板上面にAl又はAl合金をスパッタ法
等により被着し、その被着層を所望の配線パターンに従
ってパターニングすることにより上層配線50を形成す
る。
パッド)に適用した一例を示すもので、図1〜5と同様
の部分には同様の符号を付してある。
第1にシリサイド層38及び40に対して別々の不純物
含有ポリSi層44A及び44Bを形成すると共にこれ
らのポリSi層44A及び44Bに対しても別々のWの
ような金属層46A及び46Bを選択CVD法により堆
積形成したことであり、第2にポリSi層44A及び金
属層46Aからなる電極とポリSi層44B及び金属層
46Bからなる電極とに別々のAl又はAl合金製の配
線50A及び50Bを接続したことである。
及び50Bの間隔を広げてそれらの間に別の配線50C
を配置することができ、配線の自由度並びに集積度が向
上する。
で、図1〜4と同様の部分には同様の符号を付してある
。
は、絶縁膜28にコンタクト孔を形成した後図3で述べ
たと同様にして不純物含有ポリSi堆積層30Aを形成
してからその上にWのような金属を例えば非選択性のC
VD法(選択性のものでも可)によりコンタクト孔を埋
めるように堆積して金属堆積層32Aを形成し、これら
の堆積層30A及び32Aの積層を所望の電極パターン
に従ってパターニングすることにより残存するポリSi
層30P及び金属層32Pからなる電極を形成するよう
にしたことである。
タクト孔内でシリサイド層上に不純物含有ポリSi層を
介して金属層を安定して堆積させてコンタクト孔を埋め
るようにしたので、接触抵抗の低い微細電極を歩留りよ
く形成できる効果が得られるものである。
ある。
ある。
る。
である。
基板断面図である。
基板断面図である。
ある。
面図である。
である。
ある。
4,34,36:不純物ドープ領域、30,30P,4
4,44A,44B:ポリSi層、32,32P,46
,46A,46B:金属層。
Claims (2)
- 【請求項1】(a)シリコン基板に形成された不純物ド
ープ領域の表面にシリサイド形成金属を反応させてシリ
サイド層を形成する工程と、 (b)前記シリサイド層を覆って絶縁膜を形成する工程
と、 (c)前記シリサイド層の一部を露呈するコンタクト孔
を前記絶縁膜に形成する工程と、 (d)前記コンタクト孔の内部を含めて前記絶縁膜を覆
うようにポリシリコンを堆積すると共にその堆積層に堆
積中又は堆積後に低抵抗化用不純物をドープした後該堆
積層を所望の電極パターンに従ってパターニングするこ
とにより該電極パターンに対応し且つ前記シリサイド層
にオーミック接触するポリシリコン層を形成する工程と
、 (e)前記ポリシリコン層を覆い且つ前記コンタクト孔
を埋めるように金属を選択的に堆積して金属層を形成す
ることにより該金属層及び前記ポリシリコン層からなる
電極を形成する工程と を含む半導体装置の電極形成法。 - 【請求項2】(a)シリコン基板に形成された不純物ド
ープ領域の表面にシリサイド形成金属を反応させてシリ
サイド層を形成する工程と、 (b)前記シリサイド層を覆って絶縁膜を形成する工程
と、 (c)前記シリサイド層の一部を露呈するコンタクト孔
を前記絶縁膜に形成する工程と、 (d)前記コンタクト孔の内部を含めて前記絶縁膜を覆
うようにポリシリコンを堆積すると共にその堆積層に堆
積中又は堆積後に低抵抗化用不純物をドープした後該堆
積層を覆い且つ前記コンタクト孔を埋めるように金属を
堆積してポリシリコン及び金属の積層を形成する工程と
、 (e)前記積層を所望の電極パターンに従ってパターニ
ングすることにより前記コンタクト孔内で前記シリサイ
ド層にオーミック接触するポリシリコン層とその上に残
存する金属層とからなる電極を形成する工程とを含む半
導体装置の電極形成法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2416020A JP2822276B2 (ja) | 1990-12-28 | 1990-12-28 | 半導体装置の電極形成法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2416020A JP2822276B2 (ja) | 1990-12-28 | 1990-12-28 | 半導体装置の電極形成法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04233726A true JPH04233726A (ja) | 1992-08-21 |
JP2822276B2 JP2822276B2 (ja) | 1998-11-11 |
Family
ID=18524275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2416020A Expired - Fee Related JP2822276B2 (ja) | 1990-12-28 | 1990-12-28 | 半導体装置の電極形成法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2822276B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60198813A (ja) * | 1984-03-23 | 1985-10-08 | Nec Corp | 半導体への不純物拡散法 |
JPS62113422A (ja) * | 1985-11-13 | 1987-05-25 | Mitsubishi Electric Corp | コンタクト電極の形成方法 |
JPH01105532A (ja) * | 1987-10-19 | 1989-04-24 | Seiko Epson Corp | 半導体装置の製造方法 |
JPH02106971A (ja) * | 1988-10-17 | 1990-04-19 | Nec Corp | 半導体集積回路装置の製造方法 |
-
1990
- 1990-12-28 JP JP2416020A patent/JP2822276B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60198813A (ja) * | 1984-03-23 | 1985-10-08 | Nec Corp | 半導体への不純物拡散法 |
JPS62113422A (ja) * | 1985-11-13 | 1987-05-25 | Mitsubishi Electric Corp | コンタクト電極の形成方法 |
JPH01105532A (ja) * | 1987-10-19 | 1989-04-24 | Seiko Epson Corp | 半導体装置の製造方法 |
JPH02106971A (ja) * | 1988-10-17 | 1990-04-19 | Nec Corp | 半導体集積回路装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2822276B2 (ja) | 1998-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1282188C (en) | Multilayer metallization method for integrated circuits | |
EP0587399B1 (en) | Semiconductor device incorporating a contact and manufacture thereof | |
US5466638A (en) | Method of manufacturing a metal interconnect with high resistance to electromigration | |
JPS58175846A (ja) | 半導体装置の製造方法 | |
JP3321864B2 (ja) | 半導体装置とその製法 | |
JPH0845878A (ja) | 半導体装置の製造方法 | |
JP3420104B2 (ja) | 抵抗素子の製造方法 | |
JP2822276B2 (ja) | 半導体装置の電極形成法 | |
JPH09260647A (ja) | 半導体装置およびその製造方法 | |
JPH03268324A (ja) | 半導体装置の製造方法 | |
JP3019453B2 (ja) | 半導体装置の製造方法 | |
JPH01150338A (ja) | 配線形成方法 | |
JPH0661227A (ja) | 半導体装置の製造方法 | |
JP2654175B2 (ja) | 半導体装置の製造方法 | |
KR100230734B1 (ko) | 반도체 소자 및 그의 제조방법 | |
JPH02222139A (ja) | 半導体装置 | |
JP2705092B2 (ja) | 半導体装置の製造方法 | |
JP2000021980A (ja) | 半導体装置およびその製造方法 | |
JPH03187226A (ja) | 半導体装置の製造方法 | |
JPH0235773A (ja) | 半導体装置 | |
JPH0513750A (ja) | 半導体装置 | |
JPH0590199A (ja) | 半導体装置の製造方法 | |
JPH01230269A (ja) | 半導体集積回路装置 | |
JPH07240461A (ja) | 半導体装置の製造方法 | |
JPH05315559A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070904 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080904 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090904 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100904 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |