JPH0756866B2 - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH0756866B2 JPH0756866B2 JP26181788A JP26181788A JPH0756866B2 JP H0756866 B2 JPH0756866 B2 JP H0756866B2 JP 26181788 A JP26181788 A JP 26181788A JP 26181788 A JP26181788 A JP 26181788A JP H0756866 B2 JPH0756866 B2 JP H0756866B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicide film
- tungsten
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置の製造方法に関し、特に、
高い性能を有する半導体集積回路装置の製造方法に関す
る。
高い性能を有する半導体集積回路装置の製造方法に関す
る。
従来、この種の半導体集積回路装置は、不純物拡散層表
面又は多結晶シリコンから成る電極配線表面には層抵抗
値を下げて、素子の高速化をはかるために、各種のシリ
サイド膜の中で最も低い比抵抗値を有するチタンシリサ
イド膜が用いられていた。
面又は多結晶シリコンから成る電極配線表面には層抵抗
値を下げて、素子の高速化をはかるために、各種のシリ
サイド膜の中で最も低い比抵抗値を有するチタンシリサ
イド膜が用いられていた。
上述した従来の半導体集積回路装置においては、第５図
に示す様な、コンタクト穴204を形成し、チタンシリサ
イド膜202と配線金属とのコンタクトをとる際、チタン
シリサイド膜202上に残るシリコン酸化膜を除去するた
めに、フッ酸による処理を行なっていた。しかし、この
時コンタクト穴部分に露出しているチタンシリサイド膜
202も本エッチング液で除去されてしまうため、配線金
属とチタンシリサイド膜202とのコンタクトが充分にと
れず、コンタクト抵抗値が高くなるという問題がある。
に示す様な、コンタクト穴204を形成し、チタンシリサ
イド膜202と配線金属とのコンタクトをとる際、チタン
シリサイド膜202上に残るシリコン酸化膜を除去するた
めに、フッ酸による処理を行なっていた。しかし、この
時コンタクト穴部分に露出しているチタンシリサイド膜
202も本エッチング液で除去されてしまうため、配線金
属とチタンシリサイド膜202とのコンタクトが充分にと
れず、コンタクト抵抗値が高くなるという問題がある。
本発明による方法は、タングステン膜又はモリブデン膜
又はコバルト膜がチタンシリサイド膜表面に形成された
後、Ti原子よりも重いイオン、たとえばAsイオン,BF2イ
オンがタングステン膜又はモリブデン膜又はコバルト膜
とチタンシリサイド膜との界面に飛程がくる様に打ち込
まれ、その後、窒素ガス又は窒素と水素との混合ガス又
は水素ガス雰囲気で熱処理が行なわれ、前記タングステ
ン膜又はモリブデン膜又はコバルト膜がタングステンシ
リサイド膜又はモリブデンシリサイド膜又はコバルトシ
リサイド膜として形成される工程とを有している。
又はコバルト膜がチタンシリサイド膜表面に形成された
後、Ti原子よりも重いイオン、たとえばAsイオン,BF2イ
オンがタングステン膜又はモリブデン膜又はコバルト膜
とチタンシリサイド膜との界面に飛程がくる様に打ち込
まれ、その後、窒素ガス又は窒素と水素との混合ガス又
は水素ガス雰囲気で熱処理が行なわれ、前記タングステ
ン膜又はモリブデン膜又はコバルト膜がタングステンシ
リサイド膜又はモリブデンシリサイド膜又はコバルトシ
リサイド膜として形成される工程とを有している。
上記した金属膜が金属シリサイド膜に変質する原因は、
タングステン膜又はモリブデン膜又はコバルト膜がチタ
ンシリサイド膜表面に形成された後、Ti原子よりも重い
イオンがタングステン膜又はモリブデン膜又はコバルト
膜とチタンシリサイド膜との界面に飛程がくる様に打ち
込まれるため、これらの金属膜とチタンシリサイド膜と
のミキシングが界面で起こり、その後の熱処理によりチ
タンシリサイド膜から上部金属膜へのSi原子の拡散が起
こりやすくなり、チタンシリサイド膜上にタングステン
シリサイド膜又はモリブデンシリサイド膜又はコバルト
シリサイド膜が自己整合的に形成されることによる。
タングステン膜又はモリブデン膜又はコバルト膜がチタ
ンシリサイド膜表面に形成された後、Ti原子よりも重い
イオンがタングステン膜又はモリブデン膜又はコバルト
膜とチタンシリサイド膜との界面に飛程がくる様に打ち
込まれるため、これらの金属膜とチタンシリサイド膜と
のミキシングが界面で起こり、その後の熱処理によりチ
タンシリサイド膜から上部金属膜へのSi原子の拡散が起
こりやすくなり、チタンシリサイド膜上にタングステン
シリサイド膜又はモリブデンシリサイド膜又はコバルト
シリサイド膜が自己整合的に形成されることによる。
ところで、タングステンシリサイド膜又はモリブデンシ
リサイド膜又はコバルトシリサイド膜は耐フッ酸性が有
るため、これらのシリサイド膜と配線金属との接続をと
る際、シリサイド膜上のシリコン酸化膜を除去する目的
で、フッ酸処理をしてもシリサイド膜は除去されず、シ
リサイド膜と配線金属との良好なコンタクトが形成でき
素子特性の良好な半導体集積回路装置が得られるという
効果がある。
リサイド膜又はコバルトシリサイド膜は耐フッ酸性が有
るため、これらのシリサイド膜と配線金属との接続をと
る際、シリサイド膜上のシリコン酸化膜を除去する目的
で、フッ酸処理をしてもシリサイド膜は除去されず、シ
リサイド膜と配線金属との良好なコンタクトが形成でき
素子特性の良好な半導体集積回路装置が得られるという
効果がある。
また、本発明の発明者が見出したところによると、チタ
ンシリサイド膜はタングステンシリサイド膜又はモリブ
デンシリサイド膜又はコバルトシリサイド膜で被覆され
ることにより、900℃以上の熱処理が加わった時に見ら
れていたチタンシリサイド膜の比抵抗値の不均一化（参
考文献、Ｖ−MIC Conf.Proceeding 1987 pp470〜47
9）は見られず、熱的に安定なかつ低抵抗のシリサイド
膜が得られる。
ンシリサイド膜はタングステンシリサイド膜又はモリブ
デンシリサイド膜又はコバルトシリサイド膜で被覆され
ることにより、900℃以上の熱処理が加わった時に見ら
れていたチタンシリサイド膜の比抵抗値の不均一化（参
考文献、Ｖ−MIC Conf.Proceeding 1987 pp470〜47
9）は見られず、熱的に安定なかつ低抵抗のシリサイド
膜が得られる。
したがって半導体集積回路装置を製造する際に加わる90
0℃以上の熱処理によってもチタンシリサイド膜の比抵
抗は低くかつ安定であるため素子特性のばらつきの少な
い高速の半導体集積回路装置が得られるという効果もあ
る。
0℃以上の熱処理によってもチタンシリサイド膜の比抵
抗は低くかつ安定であるため素子特性のばらつきの少な
い高速の半導体集積回路装置が得られるという効果もあ
る。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例である半導体集積回路装
置の拡散層部分の縦断面図である。10はＰ型Si基板、11
は素子分離用のシリコン酸化膜、12はN+拡散層、13はチ
タンシリサイド膜、14はタングステンシリサイド膜、15
はシリコン酸化膜からなる層間絶縁膜、16はチタンタン
グステン膜、17はシリコン含有アルミ膜である。
置の拡散層部分の縦断面図である。10はＰ型Si基板、11
は素子分離用のシリコン酸化膜、12はN+拡散層、13はチ
タンシリサイド膜、14はタングステンシリサイド膜、15
はシリコン酸化膜からなる層間絶縁膜、16はチタンタン
グステン膜、17はシリコン含有アルミ膜である。
このように構成された半導体集積回路装置においては、
層間絶縁膜15の一部にコンタクト穴を形成後、タングス
テンシリサイド膜14上に残るシリコン酸化膜を除去する
ために、フッ酸処理を行なってもタングステンシリサイ
ド膜14は除去されないため、チタンタングステン16とタ
ングステンシリサイド14とは良好なコンタクトがとれ、
素子特性の良好な半導体集積回路装置が得られる。
層間絶縁膜15の一部にコンタクト穴を形成後、タングス
テンシリサイド膜14上に残るシリコン酸化膜を除去する
ために、フッ酸処理を行なってもタングステンシリサイ
ド膜14は除去されないため、チタンタングステン16とタ
ングステンシリサイド14とは良好なコンタクトがとれ、
素子特性の良好な半導体集積回路装置が得られる。
また、この半導体集積回路装置の製造の際に加わる900
℃の熱処理によってもチタンシリサイド膜13の比抵抗値
のばらつきはなく、素子特性のばらつきの少ない半導体
集積回路装置が得られる。
℃の熱処理によってもチタンシリサイド膜13の比抵抗値
のばらつきはなく、素子特性のばらつきの少ない半導体
集積回路装置が得られる。
次に、本発明の第１の実施例を実現する製造方法につい
て説明する。第２図（ａ）〜（ｈ）は本発明の第１の実
施例による半導体集積回路装置の製造方法を説明するた
めの工程図である。
て説明する。第２図（ａ）〜（ｈ）は本発明の第１の実
施例による半導体集積回路装置の製造方法を説明するた
めの工程図である。
まず第２図（ａ）に示すように、選択酸化法等により、
素子分離用シリコン酸化膜11がＰ型Si基板10上に形成さ
れる。次に拡散層形成領域の自然酸化膜がフッ酸液によ
り除去された後、チタン膜が半導体基板全面にスパッタ
法により600〜800Åの膜厚に形成され、続いて窒素雰囲
気中での熱処理（ランプアニール）により600℃〜700℃
の温度で熱処理されて、拡散層形成領域にはチタンシリ
サイド膜13,素子分離用シリコン酸化膜11上には未反応
チタンが形成される。次に、この未反応チタンを除去す
るためにアンモニア水と過酸化水素水と水との混合液に
より処理が行なわれ、第２図（ｂ）に示すように、拡散
層を形成する領域にのみチタンシリサイド膜13が形成さ
れる。この段階で、チタンシリサイド膜13の層抵抗は６
〜10Ω／□の値を有し、更に層抵抗を下げるために750
〜800℃の熱処理をランプアニール装置により行ない、
２〜３Ω／□の層抵抗値が最終的に得られる。
素子分離用シリコン酸化膜11がＰ型Si基板10上に形成さ
れる。次に拡散層形成領域の自然酸化膜がフッ酸液によ
り除去された後、チタン膜が半導体基板全面にスパッタ
法により600〜800Åの膜厚に形成され、続いて窒素雰囲
気中での熱処理（ランプアニール）により600℃〜700℃
の温度で熱処理されて、拡散層形成領域にはチタンシリ
サイド膜13,素子分離用シリコン酸化膜11上には未反応
チタンが形成される。次に、この未反応チタンを除去す
るためにアンモニア水と過酸化水素水と水との混合液に
より処理が行なわれ、第２図（ｂ）に示すように、拡散
層を形成する領域にのみチタンシリサイド膜13が形成さ
れる。この段階で、チタンシリサイド膜13の層抵抗は６
〜10Ω／□の値を有し、更に層抵抗を下げるために750
〜800℃の熱処理をランプアニール装置により行ない、
２〜３Ω／□の層抵抗値が最終的に得られる。
次に、第２図（ｃ）に示すように、スパッタ法によりタ
ングステン膜20が300〜400Åの膜厚に形成される。
ングステン膜20が300〜400Åの膜厚に形成される。
次に、タングステン膜20とチタンシリサイド膜13との界
面に飛程がくるようにAsイオンを70〜100KeVの加速電
圧、５×1015〜１×1016cm-2のドーズ量でタングステン
膜20に打ち込む。その後、水素雰囲気中での熱処理（ラ
ンプアニール）により600℃〜800℃の温度で熱処理さ
れ、チタンシリサイド膜13上にのみタングステンシリサ
イド膜14が形成され、その後、アンモニア水と過酸化水
素と水との混合液により未反応タングステンが除去さ
れ、第２図（ｄ）に示すようにチタンシリサイド膜13を
被覆するタングステンシリサイド膜14が形成される。
面に飛程がくるようにAsイオンを70〜100KeVの加速電
圧、５×1015〜１×1016cm-2のドーズ量でタングステン
膜20に打ち込む。その後、水素雰囲気中での熱処理（ラ
ンプアニール）により600℃〜800℃の温度で熱処理さ
れ、チタンシリサイド膜13上にのみタングステンシリサ
イド膜14が形成され、その後、アンモニア水と過酸化水
素と水との混合液により未反応タングステンが除去さ
れ、第２図（ｄ）に示すようにチタンシリサイド膜13を
被覆するタングステンシリサイド膜14が形成される。
次に、第２図（ｅ）に示す様に、N+拡散層を形成するた
めのAsイオンが加速電圧70〜150KeV,ドーズ量1016cm-2
の条件で半導体基板に打ち込まれる。
めのAsイオンが加速電圧70〜150KeV,ドーズ量1016cm-2
の条件で半導体基板に打ち込まれる。
次に、シリコン酸化膜からなる層間絶縁膜15がCVD法に
より7000Åの膜厚に形成され、その後、先に打ち込まれ
たAs原子を活性化するために900〜950℃の温度で熱処理
が加えられ、拡散層12が形成されて、第２図（ｆ）に示
すようになる。
より7000Åの膜厚に形成され、その後、先に打ち込まれ
たAs原子を活性化するために900〜950℃の温度で熱処理
が加えられ、拡散層12が形成されて、第２図（ｆ）に示
すようになる。
次に、第２図（ｇ）に示す様に、タングステンシリサイ
ド膜14と金属配線との接続をとるために、コンタクト穴
22がフォトエッチング法により形成される。
ド膜14と金属配線との接続をとるために、コンタクト穴
22がフォトエッチング法により形成される。
次に、金属配線とタングステンシリサイド膜14との良好
な接続をとるために、コンタクト穴22の部分に露出した
タングステンシリサイド膜14上に残るシリコン酸化膜が
フッ酸液により除去された後、チタンタングステン膜16
及びシリコン含有アルミニウム膜17がそれぞれスパッタ
法により1000Åの膜厚及び5000Åの膜厚に形成され、そ
の後フォトレジストによりパターニングされRLE法によ
り加工されて、第２図（ｈ）に示すような、金属配線が
形成される。このようにして、第１図に示すような半導
体集積回路装置が得られる。
な接続をとるために、コンタクト穴22の部分に露出した
タングステンシリサイド膜14上に残るシリコン酸化膜が
フッ酸液により除去された後、チタンタングステン膜16
及びシリコン含有アルミニウム膜17がそれぞれスパッタ
法により1000Åの膜厚及び5000Åの膜厚に形成され、そ
の後フォトレジストによりパターニングされRLE法によ
り加工されて、第２図（ｈ）に示すような、金属配線が
形成される。このようにして、第１図に示すような半導
体集積回路装置が得られる。
第３図は本発明の第２の実施例による方法で製造された
半導体集積回路装置の拡散層部分の縦断面図である。10
0はＰ型Si基板、101は素子分離用シリコン酸化膜、102
はN+拡散層、103はチタンシリサイド膜、104はタングス
テンシリサイド膜、105はシリコン酸化膜からなる層間
絶縁膜、106はシラン還元法のCVDを用いて選択成長され
たタングステン膜、107はシリコン含有アルミニウム膜
である。
半導体集積回路装置の拡散層部分の縦断面図である。10
0はＰ型Si基板、101は素子分離用シリコン酸化膜、102
はN+拡散層、103はチタンシリサイド膜、104はタングス
テンシリサイド膜、105はシリコン酸化膜からなる層間
絶縁膜、106はシラン還元法のCVDを用いて選択成長され
たタングステン膜、107はシリコン含有アルミニウム膜
である。
この実施例では、コンタクト穴をシラン還元法のCVDを
用いて、タングステンシリサイド膜104上に選択成長さ
れたタングステン膜106により埋め込んでいるため、ス
パッタ法で金属を埋め込むことのできないアスペクト比
の大きい微細コンタクトを有する半導体集積回路装置が
実現できるという利点がある。
用いて、タングステンシリサイド膜104上に選択成長さ
れたタングステン膜106により埋め込んでいるため、ス
パッタ法で金属を埋め込むことのできないアスペクト比
の大きい微細コンタクトを有する半導体集積回路装置が
実現できるという利点がある。
次に本発明の半導体集積回路装置の第２の実施例による
製造方法について説明する。第４図（ａ）〜（ｂ）は本
発明の第２の実施例による半導体集積回路装置の製造方
法を説明するための工程図である。
製造方法について説明する。第４図（ａ）〜（ｂ）は本
発明の第２の実施例による半導体集積回路装置の製造方
法を説明するための工程図である。
第４図（ａ）は第１の実施例の製造方法を説明するため
の工程図の第２図（ｆ）に示す構造が得られた後、第１
の実施例で用いたコンタクトよりも微細なコンタクト穴
（110）がフォトレジスタによるパターニングおよびRIE
（Reactive Ion Etching）によるエッチングにより形成
された後の構造を示している。
の工程図の第２図（ｆ）に示す構造が得られた後、第１
の実施例で用いたコンタクトよりも微細なコンタクト穴
（110）がフォトレジスタによるパターニングおよびRIE
（Reactive Ion Etching）によるエッチングにより形成
された後の構造を示している。
次に第４図（ｂ）に示す様に、コンタクト穴110が形成
された後、タングステンシリサイド膜104上に残るシリ
コン酸化膜がフッ酸液により除去された後、SiH4ガスと
WF6ガスとを用いたシラン還元CVD法によりタングステン
シリサイド膜104上に、選択的にタングステン膜106が形
成され、コンタクト穴110を埋め込む。
された後、タングステンシリサイド膜104上に残るシリ
コン酸化膜がフッ酸液により除去された後、SiH4ガスと
WF6ガスとを用いたシラン還元CVD法によりタングステン
シリサイド膜104上に、選択的にタングステン膜106が形
成され、コンタクト穴110を埋め込む。
次に第４図（ｃ）に示す様に、シリコン含有アルミニウ
ム膜107がスパッタ法により5000Åの膜厚に半導体基板
全面に形成され、フォトレジストによりパターニングさ
れた後、RIEにより加工されて、金属配線が形成され
る。このようにして本発明の第２の実施例の方法による
半導体集積回路装置が得られる。
ム膜107がスパッタ法により5000Åの膜厚に半導体基板
全面に形成され、フォトレジストによりパターニングさ
れた後、RIEにより加工されて、金属配線が形成され
る。このようにして本発明の第２の実施例の方法による
半導体集積回路装置が得られる。
以上説明したように本発明は、ゲートポリシリコン電極
又はポリシリコン配線又は拡散層表面に形成されている
チタンシリサイド膜表面に、耐フッ酸性があるタングス
テンシリサイド膜、又はモリブデンシリサイド膜又はコ
バルトシリサイド膜が形成されることにより、このチタ
ンシリサイド膜を被覆するシリコン酸化膜からなる層間
絶縁膜にコンタクト穴を形成し、配線金属とのコンタク
トをとる場合、コンタクト部分のチタンシリサイド膜を
残して、コンタクトがとれる。
又はポリシリコン配線又は拡散層表面に形成されている
チタンシリサイド膜表面に、耐フッ酸性があるタングス
テンシリサイド膜、又はモリブデンシリサイド膜又はコ
バルトシリサイド膜が形成されることにより、このチタ
ンシリサイド膜を被覆するシリコン酸化膜からなる層間
絶縁膜にコンタクト穴を形成し、配線金属とのコンタク
トをとる場合、コンタクト部分のチタンシリサイド膜を
残して、コンタクトがとれる。
したがって、低抵抗のコンタクトが形成可能となるため
素子特性の良好な半導体集積回路装置が得られるという
効果がある。
素子特性の良好な半導体集積回路装置が得られるという
効果がある。
また、本発明の発明者が見出したところによると、チタ
ンシリサイド膜は、タングステンシリサイド膜又はモリ
ブデンシリサイド膜又はコバルトシリサイド膜で被覆さ
れることにより、900℃以上の熱処理が加わった時に見
られていた、チタンシリサイド膜の比抵抗値不均一化は
見られず、熱的に安定したシリサイド膜が得られる。
ンシリサイド膜は、タングステンシリサイド膜又はモリ
ブデンシリサイド膜又はコバルトシリサイド膜で被覆さ
れることにより、900℃以上の熱処理が加わった時に見
られていた、チタンシリサイド膜の比抵抗値不均一化は
見られず、熱的に安定したシリサイド膜が得られる。
したがって、半導体集積回路装置を製造する際に加わる
900℃以上の熱処理によってもチタンシリサイド膜の比
抵抗は安定で、素子特性のばらつきの少ない半導体集積
回路装置が得られるという効果もある。
900℃以上の熱処理によってもチタンシリサイド膜の比
抵抗は安定で、素子特性のばらつきの少ない半導体集積
回路装置が得られるという効果もある。
第１図は本発明の第１の実施例の方法により製造される
半導体集積回路装置の縦断面図、第２図（ａ）〜（ｈ）
は本発明の第１の実施例の半導体集積回路装置の製造方
法を説明するための工程図、第３図は本発明の第２の実
施例の方法による半導体集積回路装置の縦断面図、第４
図（ａ）〜（ｃ）は本発明の第２の実施例の半導体集積
回路装置の製造方法を説明するための工程図、第５図は
従来技術の問題点を説明するための半導体集積回路装置
の縦断面図である。 10……Ｐ型Si基板、11……素子分離用のシリコン酸化
膜、12……N+拡散層、13……チタンシリサイド膜、14…
…タングステンシリサイド膜、15……シリコン酸化膜か
らなる層間絶縁膜、16……チタンシリサイド膜、17……
シリコン含有アルミ膜、20……タングステン膜、21……
Asイオン、22……コンタクト穴、100……Ｐ型Si基板、1
01……素子分離用のシリコン酸化膜、102……N+拡散
層、103……チタンシリサイド膜、104……タングステン
シリサイド膜、105……シリコン酸化膜からなる層間絶
縁膜、106……シラン還元CVDにより成長されたタングス
テン膜、107……シリコン含有アルミ膜、110……コンタ
クト穴、200……Ｐ型Si基板、201……N+拡散層、202…
…チタンシリサイド膜、203……シリコン酸化膜からな
る層間絶縁膜、204……コンタクト穴。
半導体集積回路装置の縦断面図、第２図（ａ）〜（ｈ）
は本発明の第１の実施例の半導体集積回路装置の製造方
法を説明するための工程図、第３図は本発明の第２の実
施例の方法による半導体集積回路装置の縦断面図、第４
図（ａ）〜（ｃ）は本発明の第２の実施例の半導体集積
回路装置の製造方法を説明するための工程図、第５図は
従来技術の問題点を説明するための半導体集積回路装置
の縦断面図である。 10……Ｐ型Si基板、11……素子分離用のシリコン酸化
膜、12……N+拡散層、13……チタンシリサイド膜、14…
…タングステンシリサイド膜、15……シリコン酸化膜か
らなる層間絶縁膜、16……チタンシリサイド膜、17……
シリコン含有アルミ膜、20……タングステン膜、21……
Asイオン、22……コンタクト穴、100……Ｐ型Si基板、1
01……素子分離用のシリコン酸化膜、102……N+拡散
層、103……チタンシリサイド膜、104……タングステン
シリサイド膜、105……シリコン酸化膜からなる層間絶
縁膜、106……シラン還元CVDにより成長されたタングス
テン膜、107……シリコン含有アルミ膜、110……コンタ
クト穴、200……Ｐ型Si基板、201……N+拡散層、202…
…チタンシリサイド膜、203……シリコン酸化膜からな
る層間絶縁膜、204……コンタクト穴。
Claims (3)
- 【請求項１】不純物拡散層表面上又は多結晶シリコン層
表面上にチタンシリサイド膜を形成する工程と、前記チ
タンシリサイド膜表面にタングステン膜，モリブデン膜
又は、コバルト膜を形成する工程と、チタン原子より重
いイオンを前記タングステン膜，モリブデン膜又はコバ
ルト膜と前記チタンシリサイド膜との界面に飛程がくる
様に打ち込む工程と、前記タングステン膜，モリブデン
膜又はコバルト膜を熱処理して前記チタンシリサイド膜
表面にタングステンシリサイド膜，モリブデンシリサイ
ド膜又はコバルトシリサイド膜を形成する工程とを少な
くとも備えていることを特徴とする半導体集積回路装置
の製造方法。 - 【請求項２】前記タングステン膜又はモリブデン膜又は
コバルト膜に打ち込まれるイオンがAsイオン又はBF2イ
オンであることを特徴とする請求項２記載の半導体集積
回路装置の製造方法。 - 【請求項３】前記タングステンシリサイド膜、モリブデ
ンシリサイド膜又はコバルトシリサイド膜上にシリコン
酸化膜を形成する工程と、該シリコン酸化膜に前記タン
グステンシリサイド膜、モリブデンシリサイド膜又はコ
バルトシリサイド膜に達する深さのコンタクト穴を形成
する工程と、該コンタクト穴内部に該コンタクト穴底部
に露出した前記タングステンシリサイド膜、モリブデン
シリサイド膜又はコバルトシリサイド膜に接する導電膜
を形成する工程とをさらに含むことを特徴とする請求項
１又は２記載の半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26181788A JPH0756866B2 (ja) | 1988-10-17 | 1988-10-17 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26181788A JPH0756866B2 (ja) | 1988-10-17 | 1988-10-17 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02106971A JPH02106971A (ja) | 1990-04-19 |
| JPH0756866B2 true JPH0756866B2 (ja) | 1995-06-14 |
Family
ID=17367135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26181788A Expired - Lifetime JPH0756866B2 (ja) | 1988-10-17 | 1988-10-17 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0756866B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0491433A3 (en) * | 1990-12-19 | 1992-09-02 | N.V. Philips' Gloeilampenfabrieken | Method of forming conductive region on silicon semiconductor material, and silicon semiconductor device with such region |
| JP2822276B2 (ja) * | 1990-12-28 | 1998-11-11 | ヤマハ株式会社 | 半導体装置の電極形成法 |
| JP2586345B2 (ja) * | 1994-10-14 | 1997-02-26 | 日本電気株式会社 | コバルトシリサイド膜より成る半導体装置及び該装置の製造方法 |
| JP2013084844A (ja) * | 2011-10-12 | 2013-05-09 | Showa Denko Kk | 炭化珪素半導体装置及びその製造方法 |
-
1988
- 1988-10-17 JP JP26181788A patent/JPH0756866B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02106971A (ja) | 1990-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0139371B1 (en) | Process for manufacturing a mos integrated circuit employing a method of forming refractory metal silicide areas | |
| US4481706A (en) | Process for manufacturing integrated bi-polar transistors of very small dimensions | |
| US5326722A (en) | Polysilicon contact | |
| US6436805B1 (en) | Local interconnect structures and methods for making the same | |
| JP3413876B2 (ja) | 半導体装置 | |
| JPH088224B2 (ja) | 集積回路のコンタクト及び内部接続線の形成方法 | |
| US4486266A (en) | Integrated circuit method | |
| US5672901A (en) | Structure for interconnecting different polysilicon zones on semiconductor substrates for integrated circuits | |
| JP3626773B2 (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| US4871684A (en) | Self-aligned polysilicon emitter and contact structure for high performance bipolar transistors | |
| JPH07142498A (ja) | 半導体装置およびその製造方法 | |
| JPH0215620A (ja) | 半導体装置の製造方法 | |
| JPH0756866B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH06204167A (ja) | 半導体装置の製造方法 | |
| JPH0243336B2 (ja) | ||
| JP2819918B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2586816B2 (ja) | 半導体装置の製造方法 | |
| JP2940492B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0773127B2 (ja) | 半導体装置の製造方法 | |
| JPH1174507A (ja) | 半導体装置の製造方法 | |
| JP3131491B2 (ja) | 半導体装置の製造方法 | |
| JPH07263373A (ja) | 半導体装置の製造方法 | |
| JP2822382B2 (ja) | 半導体装置及びその製造方法 | |
| JPH03163832A (ja) | 半導体装置 | |
| JPH10303418A (ja) | 半導体装置の製造方法 |