JPH0590199A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0590199A JPH0590199A JP27697591A JP27697591A JPH0590199A JP H0590199 A JPH0590199 A JP H0590199A JP 27697591 A JP27697591 A JP 27697591A JP 27697591 A JP27697591 A JP 27697591A JP H0590199 A JPH0590199 A JP H0590199A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- wiring layer
- polycrystalline silicon
- selectively
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 コンタクト孔内に形成する高融点金属膜とシ
リコン半導体基板との反応を回避できてリーク電流の増
加等の不都合の発生を回避できると共に、配線層を形成
する面の平坦性が優れていて微細なパターンで配線層を
形成することができる半導体装置の製造方法を提供する
ことを目的とする。 【構成】 先ず、半導体基板１上にシリコン酸化膜３を
形成し、このシリコン酸化膜３にコンタクト孔４を選択
的に形成する。次に、気相成長法によりこのコンタクト
孔４内に多結晶シリコン膜５を選択的に形成する。その
後、気相成長法により多結晶シリコン膜５上にタングス
テン膜６を選択的に形成する。この場合に、多結晶シリ
コン膜５が犠牲層として作用し、タングステンとシリコ
ン半導体基板との反応を回避することができる。また、
タングステン膜６を厚膜化することができるため、配線
層形成面の平坦性を向上させることができる。
リコン半導体基板との反応を回避できてリーク電流の増
加等の不都合の発生を回避できると共に、配線層を形成
する面の平坦性が優れていて微細なパターンで配線層を
形成することができる半導体装置の製造方法を提供する
ことを目的とする。 【構成】 先ず、半導体基板１上にシリコン酸化膜３を
形成し、このシリコン酸化膜３にコンタクト孔４を選択
的に形成する。次に、気相成長法によりこのコンタクト
孔４内に多結晶シリコン膜５を選択的に形成する。その
後、気相成長法により多結晶シリコン膜５上にタングス
テン膜６を選択的に形成する。この場合に、多結晶シリ
コン膜５が犠牲層として作用し、タングステンとシリコ
ン半導体基板との反応を回避することができる。また、
タングステン膜６を厚膜化することができるため、配線
層形成面の平坦性を向上させることができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体基板の表面に形成
された拡散層と半導体基板上に絶縁膜を介して形成され
た配線層とがコンタクト孔を介して電気的に接続された
半導体装置の製造方法に関する。
された拡散層と半導体基板上に絶縁膜を介して形成され
た配線層とがコンタクト孔を介して電気的に接続された
半導体装置の製造方法に関する。
【０００２】
【従来の技術】近時、半導体装置はより一層の高集積化
及び高速化が要望されており、素子の微細化及び浅い接
合によりこれらの要望に対応している。また、多層配線
に対応するために、配線層形成面の平坦化が必要である
とされている。
及び高速化が要望されており、素子の微細化及び浅い接
合によりこれらの要望に対応している。また、多層配線
に対応するために、配線層形成面の平坦化が必要である
とされている。
【０００３】ところで、特に浅い接合が設けられた半導
体装置においては、配線層形成時に配線層を構成する金
属と半導体基板とが反応して浅い接合が破壊されてしま
うことを防止するために、半導体基板と配線層との間に
高融点金属の窒化物からなるバリヤメタルが設けられて
いる。また、気相成長法を使用して高融点金属をコンタ
クト孔内に選択的に成長させることにより、コンタクト
孔に起因する配線層形成面の段差を緩和し、バリヤメタ
ル及び配線層のステップカバレージを確保する技術が実
用化され始めている。
体装置においては、配線層形成時に配線層を構成する金
属と半導体基板とが反応して浅い接合が破壊されてしま
うことを防止するために、半導体基板と配線層との間に
高融点金属の窒化物からなるバリヤメタルが設けられて
いる。また、気相成長法を使用して高融点金属をコンタ
クト孔内に選択的に成長させることにより、コンタクト
孔に起因する配線層形成面の段差を緩和し、バリヤメタ
ル及び配線層のステップカバレージを確保する技術が実
用化され始めている。
【０００４】図３（ａ），（ｂ）はコンタクト孔内に高
融点金属膜が設けられた従来の半導体装置の製造方法を
工程順に示す断面図である。
融点金属膜が設けられた従来の半導体装置の製造方法を
工程順に示す断面図である。
【０００５】先ず、図３（ａ）に示すように、Ｐ型シリ
コン半導体基板２１の表面に、イオン注入法を使用し
て、ヒ素（Ａｓ）を選択的に導入し、Ｎ型シリコン領域
２２を形成する。その後、全面にシリコン酸化膜２３を
形成し、このシリコン酸化膜２３の表面からＮ型シリコ
ン領域２２に到達するコンタクト孔２４を形成する。
コン半導体基板２１の表面に、イオン注入法を使用し
て、ヒ素（Ａｓ）を選択的に導入し、Ｎ型シリコン領域
２２を形成する。その後、全面にシリコン酸化膜２３を
形成し、このシリコン酸化膜２３の表面からＮ型シリコ
ン領域２２に到達するコンタクト孔２４を形成する。
【０００６】次に、主原料ガスとしてＷＦ6 を用いた気
相成長法により、コンタクト孔２４内に露出したＮ型シ
リコン領域２２上に、高融点金属であるタングステンを
選択的に成長させることにより、タングステン膜２５を
形成する。
相成長法により、コンタクト孔２４内に露出したＮ型シ
リコン領域２２上に、高融点金属であるタングステンを
選択的に成長させることにより、タングステン膜２５を
形成する。
【０００７】次いで、図３（ｂ）に示すように、スパッ
タ法により、全面にバリヤメタルとして窒化チタン膜２
６を形成し、この窒化チタン膜２６を少なくとも前記コ
ンタクト孔２４を覆うようにパターニングする。その
後、スパッタ法により、全面にアルミニウム膜２７を形
成し、このアルミニウム膜２７をパターニングして配線
層を形成する。
タ法により、全面にバリヤメタルとして窒化チタン膜２
６を形成し、この窒化チタン膜２６を少なくとも前記コ
ンタクト孔２４を覆うようにパターニングする。その
後、スパッタ法により、全面にアルミニウム膜２７を形
成し、このアルミニウム膜２７をパターニングして配線
層を形成する。
【０００８】
【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体装置の製造方法においては以下に示す問
題点がある。即ち、従来の半導体装置の製造方法におい
て、タングステン膜を選択成長させるために、主として
下記化学式１に示す反応を利用している。
た従来の半導体装置の製造方法においては以下に示す問
題点がある。即ち、従来の半導体装置の製造方法におい
て、タングステン膜を選択成長させるために、主として
下記化学式１に示す反応を利用している。
【０００９】
【化１】２ＷＦ6 ＋３Ｓｉ→２Ｗ＋３ＳｉＦ4
【００１０】即ち、コンタクト孔内に露出しているシリ
コンと反応しながらタングステン膜の成長が進むため、
コンタクト孔による配線層形成面の段差を低減するため
にタングステン膜の膜厚を厚くしようとすると、タング
ステンとシリコンとの反応がＰＮ接合部に到達して、リ
ーク電流が増大する原因になる。
コンと反応しながらタングステン膜の成長が進むため、
コンタクト孔による配線層形成面の段差を低減するため
にタングステン膜の膜厚を厚くしようとすると、タング
ステンとシリコンとの反応がＰＮ接合部に到達して、リ
ーク電流が増大する原因になる。
【００１１】本発明はかかる問題点に鑑みてなされたも
のであって、半導体基板に設けられた浅い接合を破壊す
ることがなく、配線層形成面の平坦性向上させることが
できる半導体装置の製造方法を提供することを目的とす
る。
のであって、半導体基板に設けられた浅い接合を破壊す
ることがなく、配線層形成面の平坦性向上させることが
できる半導体装置の製造方法を提供することを目的とす
る。
【００１２】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、半導体基板上に絶縁膜を形成する工程
と、この絶縁膜の所定部分に前記半導体基板の表面に到
達するコンタクト孔を形成する工程と、気相成長法によ
り前記コンタクト孔内に多結晶シリコン膜を選択的に形
成する工程と、気相成長法により前記多結晶シリコン膜
上に高融点金属膜を選択的に形成する工程とを有するこ
とを特徴とする。
の製造方法は、半導体基板上に絶縁膜を形成する工程
と、この絶縁膜の所定部分に前記半導体基板の表面に到
達するコンタクト孔を形成する工程と、気相成長法によ
り前記コンタクト孔内に多結晶シリコン膜を選択的に形
成する工程と、気相成長法により前記多結晶シリコン膜
上に高融点金属膜を選択的に形成する工程とを有するこ
とを特徴とする。
【００１３】
【作用】本発明においては、コンタクト孔内に、気相成
長法により多結晶シリコン膜を選択的に形成した後、気
相成長法によりこの多結晶シリコン膜上に例えばタング
ステン等の高融点金属からなる高融点金属膜を形成す
る。即ち、本発明においては、半導体基板と高融点金属
膜との間に多結晶シリコン膜を介在させる。これによ
り、多結晶シリコン膜が高融点金属膜形成時の犠牲層と
して作用し、高融点金属膜と半導体基板との反応を回避
することができる。従って、高融点金属膜の膜厚を厚く
することができるため、ＰＮ接合を破壊することなく、
配線層形成面の平坦性を高めることができる。
長法により多結晶シリコン膜を選択的に形成した後、気
相成長法によりこの多結晶シリコン膜上に例えばタング
ステン等の高融点金属からなる高融点金属膜を形成す
る。即ち、本発明においては、半導体基板と高融点金属
膜との間に多結晶シリコン膜を介在させる。これによ
り、多結晶シリコン膜が高融点金属膜形成時の犠牲層と
して作用し、高融点金属膜と半導体基板との反応を回避
することができる。従って、高融点金属膜の膜厚を厚く
することができるため、ＰＮ接合を破壊することなく、
配線層形成面の平坦性を高めることができる。
【００１４】
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
参照して説明する。
【００１５】図１（ａ）乃至（ｃ）は本発明の第１の実
施例に係る半導体装置の製造方法を工程順に示す断面図
である。
施例に係る半導体装置の製造方法を工程順に示す断面図
である。
【００１６】先ず、図１（ａ）に示すように、Ｐ型シリ
コン半導体基板１の表面にヒ素を選択的にイオン注入し
てＮ型シリコン領域２を形成した後、半導体基板１上の
全面にシリコン酸化膜３を形成する。その後、このシリ
コン酸化膜３の表面からＮ型シリコン領域２へ到達する
コンタクト孔４を選択的に形成する。
コン半導体基板１の表面にヒ素を選択的にイオン注入し
てＮ型シリコン領域２を形成した後、半導体基板１上の
全面にシリコン酸化膜３を形成する。その後、このシリ
コン酸化膜３の表面からＮ型シリコン領域２へ到達する
コンタクト孔４を選択的に形成する。
【００１７】次に、図１（ｂ）に示すように、ＳｉＨ2
Ｃｌ2、ＨＣｌ及びＮ2 を混合したガスを用いた気相成
長法により、コンタクト孔４内に露出したＮ型シリコン
領域２上にのみ多結晶シリコン膜５を選択的に形成す
る。このときの多結晶シリコン膜形成条件は、例えば、
温度を 650乃至750 ℃、反応炉内の圧力を 100乃至200T
orr、ＳｉＨ2 Ｃｌ2 及びＨＣｌの分圧を夫々 2乃至5 T
orrとする。また、多結晶シリコン膜５の膜厚は、例え
ば 0.1乃至0.3 μｍとする。次に、イオン注入法を用い
て、この多結晶シリコン膜５にヒ素を導入する。その
後、主原料ガスとしてＷＦ6 を用いた気相成長法によ
り、前記コンタクト孔４が埋め込まれるまで高融点金属
であるタングステンを多結晶シリコン膜５上にのみ選択
的に成長させることによりタングステン膜６を得る。
Ｃｌ2、ＨＣｌ及びＮ2 を混合したガスを用いた気相成
長法により、コンタクト孔４内に露出したＮ型シリコン
領域２上にのみ多結晶シリコン膜５を選択的に形成す
る。このときの多結晶シリコン膜形成条件は、例えば、
温度を 650乃至750 ℃、反応炉内の圧力を 100乃至200T
orr、ＳｉＨ2 Ｃｌ2 及びＨＣｌの分圧を夫々 2乃至5 T
orrとする。また、多結晶シリコン膜５の膜厚は、例え
ば 0.1乃至0.3 μｍとする。次に、イオン注入法を用い
て、この多結晶シリコン膜５にヒ素を導入する。その
後、主原料ガスとしてＷＦ6 を用いた気相成長法によ
り、前記コンタクト孔４が埋め込まれるまで高融点金属
であるタングステンを多結晶シリコン膜５上にのみ選択
的に成長させることによりタングステン膜６を得る。
【００１８】次いで、図１（ｃ）に示すように、スパッ
タ法により全面にアルミニウム膜７を形成し、このアル
ミニウム膜７をパターニングして配線層を形成する。こ
のようにして半導体装置が完成する。
タ法により全面にアルミニウム膜７を形成し、このアル
ミニウム膜７をパターニングして配線層を形成する。こ
のようにして半導体装置が完成する。
【００１９】本実施例においては、多結晶シリコン膜５
がタングステン成長時の犠牲層となり、タングステンと
シリコン半導体基板との反応を回避することができる。
このため、タングステン膜を十分に厚くすることができ
るので、バリヤメタル層を別に設ける必要がない。ま
た、コンタクト孔に起因する配線層形成面の段差を抑制
できるため、配線層の微細化が可能である。
がタングステン成長時の犠牲層となり、タングステンと
シリコン半導体基板との反応を回避することができる。
このため、タングステン膜を十分に厚くすることができ
るので、バリヤメタル層を別に設ける必要がない。ま
た、コンタクト孔に起因する配線層形成面の段差を抑制
できるため、配線層の微細化が可能である。
【００２０】図２（ａ）乃至（ｃ）は本発明の第２の実
施例に係る半導体装置の製造方法を工程順に示す断面図
である。なお、本実施例は、深さが異なるコンタクト孔
が設けられた場合に適用したものである。
施例に係る半導体装置の製造方法を工程順に示す断面図
である。なお、本実施例は、深さが異なるコンタクト孔
が設けられた場合に適用したものである。
【００２１】先ず、図２（ａ）に示すように、Ｐ型シリ
コン半導体基板１１の表面に選択的にヒ素をイオン注入
して、Ｎ型シリコン領域１２を形成した後、全面にシリ
コン酸化膜１３を形成する。その後、気相成長法を使用
して、シリコン酸化膜１３上に多結晶シリコン膜を形成
し、この多結晶シリコン膜をパターニングした後、イオ
ン注入法によりこの多結晶シリコン膜に不純物を導入し
て、所定の抵抗率を有する抵抗素子１８を形成する。
コン半導体基板１１の表面に選択的にヒ素をイオン注入
して、Ｎ型シリコン領域１２を形成した後、全面にシリ
コン酸化膜１３を形成する。その後、気相成長法を使用
して、シリコン酸化膜１３上に多結晶シリコン膜を形成
し、この多結晶シリコン膜をパターニングした後、イオ
ン注入法によりこの多結晶シリコン膜に不純物を導入し
て、所定の抵抗率を有する抵抗素子１８を形成する。
【００２２】次に、図２（ｂ）に示すように、気相成長
法によりＢＰＳＧ膜１９を全面に形成した後、熱処理を
施してリフロー処理し、ＢＰＳＧ膜１９の表面を平坦化
する。そして、異方性ドライエッチングにより、このＢ
ＰＳＧ膜１９の表面からＮ型シリコン領域１２に到達す
る第１のコンタクト孔１４を選択的に形成する。次に、
第１の実施例と同様にして、多結晶シリコン膜１５を第
１のコンタクト孔１４内にのみ選択的に形成する。この
とき、多結晶シリコン膜１５の上面の位置が抵抗素子１
８の上面の位置に整合するようにする。多結晶シリコン
膜１５の膜厚が厚くなる場合には予めヒ素をドープした
多結晶シリコン膜を形成する。
法によりＢＰＳＧ膜１９を全面に形成した後、熱処理を
施してリフロー処理し、ＢＰＳＧ膜１９の表面を平坦化
する。そして、異方性ドライエッチングにより、このＢ
ＰＳＧ膜１９の表面からＮ型シリコン領域１２に到達す
る第１のコンタクト孔１４を選択的に形成する。次に、
第１の実施例と同様にして、多結晶シリコン膜１５を第
１のコンタクト孔１４内にのみ選択的に形成する。この
とき、多結晶シリコン膜１５の上面の位置が抵抗素子１
８の上面の位置に整合するようにする。多結晶シリコン
膜１５の膜厚が厚くなる場合には予めヒ素をドープした
多結晶シリコン膜を形成する。
【００２３】次いで、図２（ｃ）に示すように、異方性
ドライエッチングにより、ＢＰＳＧ膜１９の表面から抵
抗素子１８に到達する第２のコンタクト孔を選択的に形
成する。その後、第１の実施例と同様にして、第１のコ
ンタクト孔１４及び前記第２のコンタクト孔が埋め込ま
れるまでタングステンを選択成長させてタングステン膜
１６を得る。そして、スパッタ法により、全面にアルミ
ニウム膜１７を形成し、このアルミニウム膜１７をパタ
ーニングして配線層を形成する。
ドライエッチングにより、ＢＰＳＧ膜１９の表面から抵
抗素子１８に到達する第２のコンタクト孔を選択的に形
成する。その後、第１の実施例と同様にして、第１のコ
ンタクト孔１４及び前記第２のコンタクト孔が埋め込ま
れるまでタングステンを選択成長させてタングステン膜
１６を得る。そして、スパッタ法により、全面にアルミ
ニウム膜１７を形成し、このアルミニウム膜１７をパタ
ーニングして配線層を形成する。
【００２４】本実施例においては、深さが異なるコンタ
クト孔が設けられている場合でも、半導体基板とタング
ステン膜との間に介在させる多結晶シリコン膜の膜厚を
適正に制御することにより、第１の実施例と同様に優れ
た平坦性を得ることができて、配線層を微細なパターン
で形成することができる。
クト孔が設けられている場合でも、半導体基板とタング
ステン膜との間に介在させる多結晶シリコン膜の膜厚を
適正に制御することにより、第１の実施例と同様に優れ
た平坦性を得ることができて、配線層を微細なパターン
で形成することができる。
【００２５】
【発明の効果】以上説明したように本発明においては、
コンタクト孔内に多結晶シリコン膜を選択的に形成した
後、この多結晶シリコン膜上に高融点金属膜を選択的に
形成するから、シリコン基板に設けられた浅い接合を破
壊することなく高融点金属膜の厚膜化が可能になり、平
坦性が優れた面に微細なパターンで配線層を形成するこ
とができる。
コンタクト孔内に多結晶シリコン膜を選択的に形成した
後、この多結晶シリコン膜上に高融点金属膜を選択的に
形成するから、シリコン基板に設けられた浅い接合を破
壊することなく高融点金属膜の厚膜化が可能になり、平
坦性が優れた面に微細なパターンで配線層を形成するこ
とができる。
【図１】（ａ）乃至（ｃ）は本発明の第１の実施例に係
る半導体装置の製造方法を工程順に示す断面図である。
る半導体装置の製造方法を工程順に示す断面図である。
【図２】（ａ）乃至（ｃ）は本発明の第２の実施例に係
る半導体装置の製造方法を工程順に示す断面図である。
る半導体装置の製造方法を工程順に示す断面図である。
【図３】（ａ），（ｂ）は従来の半導体装置の製造方法
を工程順に示す断面図である。
を工程順に示す断面図である。
１，１１，２１；半導体基板 ２，１２，２２；Ｎ型シリコン領域 ３，１３，２３；シリコン酸化膜 ４，１４，２４；コンタクト孔 ５，１５，２５；多結晶シリコン膜 ６，１６；タングステン膜 ７，１７，２７；アルミニウム膜 １８；抵抗素子 １９；ＢＰＳＧ膜 ２６；窒化チタン膜
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/90 Ｄ 7353−4Ｍ
Claims (1)
- 【請求項１】 半導体基板上に絶縁膜を形成する工程
と、この絶縁膜の所定部分に前記半導体基板の表面に到
達するコンタクト孔を形成する工程と、気相成長法によ
り前記コンタクト孔内に多結晶シリコン膜を選択的に形
成する工程と、気相成長法により前記多結晶シリコン膜
上に高融点金属膜を選択的に形成する工程とを有するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27697591A JPH0590199A (ja) | 1991-09-26 | 1991-09-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27697591A JPH0590199A (ja) | 1991-09-26 | 1991-09-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0590199A true JPH0590199A (ja) | 1993-04-09 |
Family
ID=17577023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27697591A Pending JPH0590199A (ja) | 1991-09-26 | 1991-09-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0590199A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6048792A (en) * | 1996-06-27 | 2000-04-11 | Nec Corporation | Method for manufacturing an interconnection structure in a semiconductor device |
| KR100413794B1 (ko) * | 2001-03-08 | 2003-12-31 | 삼성전자주식회사 | 이종의 희생막 형성방법 |
-
1991
- 1991-09-26 JP JP27697591A patent/JPH0590199A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6048792A (en) * | 1996-06-27 | 2000-04-11 | Nec Corporation | Method for manufacturing an interconnection structure in a semiconductor device |
| KR100413794B1 (ko) * | 2001-03-08 | 2003-12-31 | 삼성전자주식회사 | 이종의 희생막 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4818723A (en) | Silicide contact plug formation technique | |
| US5541434A (en) | Semiconductor device incorporating a contact for electrically connecting adjacent portions within the semiconductor device | |
| USRE45232E1 (en) | Method of forming a contact plug for a semiconductor device | |
| JPS58175846A (ja) | 半導体装置の製造方法 | |
| US6140230A (en) | Methods of forming metal nitride and silicide structures | |
| JPH08227938A (ja) | 半導体装置及びその製造方法 | |
| US4871684A (en) | Self-aligned polysilicon emitter and contact structure for high performance bipolar transistors | |
| JPH08111527A (ja) | 自己整合シリサイド領域を有する半導体デバイスの製造方法 | |
| US5395798A (en) | Refractory metal silicide deposition process | |
| JPH0845878A (ja) | 半導体装置の製造方法 | |
| JPH0590199A (ja) | 半導体装置の製造方法 | |
| US5329161A (en) | Molybdenum boride barrier layers between aluminum and silicon at contact points in semiconductor devices | |
| JP2848333B2 (ja) | 半導体装置の製造方法 | |
| JPS60111421A (ja) | 半導体装置の製造方法 | |
| JP2940492B2 (ja) | 半導体装置およびその製造方法 | |
| JP3019453B2 (ja) | 半導体装置の製造方法 | |
| JPH0586653B2 (ja) | ||
| JPH09162392A (ja) | 半導体装置 | |
| JPH11219916A (ja) | 半導体装置及びその製造方法 | |
| JP2720567B2 (ja) | 半導体装置の製造方法 | |
| JP2845044B2 (ja) | 半導体装置 | |
| JP2822276B2 (ja) | 半導体装置の電極形成法 | |
| JP2810879B2 (ja) | 段部被覆を改良する方法 | |
| JPH0945764A (ja) | 半導体装置及びその製造方法 | |
| JP2000269488A (ja) | 半導体装置の製造方法 |