JPS62113422A - コンタクト電極の形成方法 - Google Patents
コンタクト電極の形成方法Info
- Publication number
- JPS62113422A JPS62113422A JP25419685A JP25419685A JPS62113422A JP S62113422 A JPS62113422 A JP S62113422A JP 25419685 A JP25419685 A JP 25419685A JP 25419685 A JP25419685 A JP 25419685A JP S62113422 A JPS62113422 A JP S62113422A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- forming
- layer
- contact
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置におけるコンタクト電極形成に
関するものである。
関するものである。
第2図A −Dは従来のコンタクト電極形成方法の主要
段階における状態を示す断面図である〇以下、従来のコ
ンタクト電極形成方法の一例全第2図について説明する
。第2図Aのように、半導体シリコン基板(1)上に酸
化シリコン膜等の絶縁膜(2)を堆積させ、配線全形成
すべき部位にコンタクトホール(3)全形成する。その
後、第2図Bのように、高融点金属層(4)ヲコンタク
トホール(3)の底部に埋め込む。ついで、第2図Cの
ように、熱処理によ・り半導体シリコン基板(1)との
高融点金属シリサイド層(5) e形成する。高融点金
属としてタンゲステンの化学気相成長を用いれば、絶縁
膜の酸化シリコン膜(2)上には堆積せず、コンタクト
ホール(3)の底部の半導体シリコン基板(1)上にの
み堆積し、コンタクトホール(3)底部への埋込みが可
能である。また、チタン等の高融点金属はスパッタ堆積
させ、半導体シリコン基板(1)とのシリサイド化を行
った後、未度応高融点金属を除去することにより、コン
タクトホール(3)底部に高融点金属シリサイドを形成
することができる。最後に、第2図Dのように、アルミ
ニウム配線Wtスパッタ堆積によって形成する。こうし
て、コンタクト抵抗の小さいコンタクト電極が形成でき
、かつ、アルミニウムがシリコンと反応して半導体シリ
コン基板(1)表面部に形成された拡散層(図示省略)
を突き抜は電気的な短絡が起こるという現象を避けるこ
とができる。
段階における状態を示す断面図である〇以下、従来のコ
ンタクト電極形成方法の一例全第2図について説明する
。第2図Aのように、半導体シリコン基板(1)上に酸
化シリコン膜等の絶縁膜(2)を堆積させ、配線全形成
すべき部位にコンタクトホール(3)全形成する。その
後、第2図Bのように、高融点金属層(4)ヲコンタク
トホール(3)の底部に埋め込む。ついで、第2図Cの
ように、熱処理によ・り半導体シリコン基板(1)との
高融点金属シリサイド層(5) e形成する。高融点金
属としてタンゲステンの化学気相成長を用いれば、絶縁
膜の酸化シリコン膜(2)上には堆積せず、コンタクト
ホール(3)の底部の半導体シリコン基板(1)上にの
み堆積し、コンタクトホール(3)底部への埋込みが可
能である。また、チタン等の高融点金属はスパッタ堆積
させ、半導体シリコン基板(1)とのシリサイド化を行
った後、未度応高融点金属を除去することにより、コン
タクトホール(3)底部に高融点金属シリサイドを形成
することができる。最後に、第2図Dのように、アルミ
ニウム配線Wtスパッタ堆積によって形成する。こうし
て、コンタクト抵抗の小さいコンタクト電極が形成でき
、かつ、アルミニウムがシリコンと反応して半導体シリ
コン基板(1)表面部に形成された拡散層(図示省略)
を突き抜は電気的な短絡が起こるという現象を避けるこ
とができる。
〔発明が解決しようとする問題点〕
従来のコンタクト電極形成方法は半導体素子の高集積化
によるコンタクトホールのアスペクト比(コンタクトホ
ール断面の縦横比〕の増大に伴い、スパッタによるアル
ミのカバレッジ(被覆性)が悪くなりコンタクト電極形
成が困難になるという問題点があった。また、コンタク
ト抵抗を下げる為にタングステン等を選択的にコンタク
トホールに埋め込むことによりアスペクト比を下げるこ
とができるが、埋め込む高融点金属の堆積膜厚及び堆積
速度に限界があり、コンタクトホールを完全に埋め込む
ことは困難であるという問題点があった0 この発明は上記のような問題点に鑑みてなされたもので
、半導体装置にコンタクト電極を低抵抗に形成し、かつ
コンタクトホールを完全に埋め込むことにより、アルミ
配線が容易になり平坦性にすぐれた半導体装置が得られ
るコンタクト電極形成方法を提供することを目的とする
ものである。
によるコンタクトホールのアスペクト比(コンタクトホ
ール断面の縦横比〕の増大に伴い、スパッタによるアル
ミのカバレッジ(被覆性)が悪くなりコンタクト電極形
成が困難になるという問題点があった。また、コンタク
ト抵抗を下げる為にタングステン等を選択的にコンタク
トホールに埋め込むことによりアスペクト比を下げるこ
とができるが、埋め込む高融点金属の堆積膜厚及び堆積
速度に限界があり、コンタクトホールを完全に埋め込む
ことは困難であるという問題点があった0 この発明は上記のような問題点に鑑みてなされたもので
、半導体装置にコンタクト電極を低抵抗に形成し、かつ
コンタクトホールを完全に埋め込むことにより、アルミ
配線が容易になり平坦性にすぐれた半導体装置が得られ
るコンタクト電極形成方法を提供することを目的とする
ものである。
この発明に係るコンタクト電極の形成方法は、半導体シ
リコン基板の所望部位に電気的接続を形成するために、
その表面上に形成された絶縁膜にコンタクトホールを開
孔させた後、コンタクトホール側壁にポリシリコンを形
成し、上記ポリシリコン及びコンタクトホール底部の上
記半導体シリコン基板をシリサイド化すると共に、中空
のコンタクトホールをポリシリコンで埋め込み、その上
にアルミニウム配線を行うようにしたものである。
リコン基板の所望部位に電気的接続を形成するために、
その表面上に形成された絶縁膜にコンタクトホールを開
孔させた後、コンタクトホール側壁にポリシリコンを形
成し、上記ポリシリコン及びコンタクトホール底部の上
記半導体シリコン基板をシリサイド化すると共に、中空
のコンタクトホールをポリシリコンで埋め込み、その上
にアルミニウム配線を行うようにしたものである。
この発明の方法では、コンタクトホール側壁のポリシリ
コン及びコンタクトホール底部の半導体シリコン基板に
高融点金属シリサイドを形成することによシ、コンタク
ト抵抗が低減でき、またコンタクトホールをポリシリコ
ンで埋め込むことにより、アルミ配線が容易になり平坦
性にすぐれ九コンタクト電極が形成される。
コン及びコンタクトホール底部の半導体シリコン基板に
高融点金属シリサイドを形成することによシ、コンタク
ト抵抗が低減でき、またコンタクトホールをポリシリコ
ンで埋め込むことにより、アルミ配線が容易になり平坦
性にすぐれ九コンタクト電極が形成される。
第1図A−Hはこの発明の一実施例方法の主要段階にお
ける状態を示す断面図で、第2図の従来例と同一符号は
同等部分を示す。まず、従来と同様、第1図Aのように
半導体シリコン基板(1)上の酸化シリコン膜(2)に
コンタクトホール(3)を形成した後、第1図Bのよう
に化学気相成長法でコンタクトホール(3)の内面に一
様に第1のポリシリコン層(7)を堆積形成する。つい
で、第1図Cのようにポリシリコンの異方性エツチング
を施し、コンタクトホール(3)の側壁にのみ第1のポ
リシリコン層(7)t−残す。続いて、第1図りのよう
に、タングステン等のような高融点金属層(4)ヲ、コ
ンタクトホール(3)の側壁の第1のポリシリコン層(
7)及びコンタクトホール(3)の底部の半導体シリコ
ン基板(1)の表面上のみに化学気相成長法で堆積形成
させる。
ける状態を示す断面図で、第2図の従来例と同一符号は
同等部分を示す。まず、従来と同様、第1図Aのように
半導体シリコン基板(1)上の酸化シリコン膜(2)に
コンタクトホール(3)を形成した後、第1図Bのよう
に化学気相成長法でコンタクトホール(3)の内面に一
様に第1のポリシリコン層(7)を堆積形成する。つい
で、第1図Cのようにポリシリコンの異方性エツチング
を施し、コンタクトホール(3)の側壁にのみ第1のポ
リシリコン層(7)t−残す。続いて、第1図りのよう
に、タングステン等のような高融点金属層(4)ヲ、コ
ンタクトホール(3)の側壁の第1のポリシリコン層(
7)及びコンタクトホール(3)の底部の半導体シリコ
ン基板(1)の表面上のみに化学気相成長法で堆積形成
させる。
その後、第1図Eのように熱処理を施し、上記高融点金
属層(4)ヲシリサイド化して高融点金属シリサイド層
(5)管形成し、低抵抗化させる。さらに、第1図Fの
ように、コンタクトホール(3)内(高融点金属層(4
)の表面上)を含めて酸化シリコン膜(2)の上に第2
のポリシリコン[(8) を堆積形成させ、続いて異方
性エツチングを施して、渠1図Gのように、酸化シリコ
ン膜(2)上の第2のポリシリコン層(3)を除去して
、コンタクトホール(3)内には賎し、表面をほぼ平担
化する。最後に、第1図Hのように、上記平坦化された
表面にアルミニウム配!iA C6)を形成する。
属層(4)ヲシリサイド化して高融点金属シリサイド層
(5)管形成し、低抵抗化させる。さらに、第1図Fの
ように、コンタクトホール(3)内(高融点金属層(4
)の表面上)を含めて酸化シリコン膜(2)の上に第2
のポリシリコン[(8) を堆積形成させ、続いて異方
性エツチングを施して、渠1図Gのように、酸化シリコ
ン膜(2)上の第2のポリシリコン層(3)を除去して
、コンタクトホール(3)内には賎し、表面をほぼ平担
化する。最後に、第1図Hのように、上記平坦化された
表面にアルミニウム配!iA C6)を形成する。
なお、上記実施例では第1図りにおいて、酸化シリコン
膜(2)上に堆積せず、半導体シリコン基板(1)やポ
リシリコン層(7)の上にのみ選択的に堆積するタング
ステンのような高融点金属層(4)全化学気相成長させ
たが、スパッタリングでコンタクトホール(3)ヲ埋め
込んだ後、熱処理を施し高融点金属をシリティド化させ
た後、未反応部分の高融点金属層取り除くことによって
、コンタクトホール(3)することもできる。
膜(2)上に堆積せず、半導体シリコン基板(1)やポ
リシリコン層(7)の上にのみ選択的に堆積するタング
ステンのような高融点金属層(4)全化学気相成長させ
たが、スパッタリングでコンタクトホール(3)ヲ埋め
込んだ後、熱処理を施し高融点金属をシリティド化させ
た後、未反応部分の高融点金属層取り除くことによって
、コンタクトホール(3)することもできる。
また、第1図Gにおいて埋め込みポリシリコン層(8)
の上部をシリサイド化する工程を付は加えることによジ
、さらにコンタクト抵抗の低減が図れる。
の上部をシリサイド化する工程を付は加えることによジ
、さらにコンタクト抵抗の低減が図れる。
上記犬施例では、半導体シリコン基板とのコンタクト電
極形成方法を示したが、ポリシリコン配線とのコンタク
ト電極形成にも転用できる。
極形成方法を示したが、ポリシリコン配線とのコンタク
ト電極形成にも転用できる。
以上のように、この発明によればコンタクトホール側壁
及び底部をシリサイド化し、更にポリシリコンでコンタ
クトホール内部を埋め込むようにしたので、半導体素子
の集積度が上が9、コンタクトホールのアスペクト比が
高くなっても、コンタクト抵抗が下けられ、かつ、金属
配線が容易になり、平坦性にすぐれた半導体装置が得ら
れる効果がある。また、アルミニウム配線を用いた場合
もアルミニウムが半導体シリコン基板に形成された拡散
層を突き抜け、電気的な短絡が起こるという問題も解消
されることは言うまでもない。
及び底部をシリサイド化し、更にポリシリコンでコンタ
クトホール内部を埋め込むようにしたので、半導体素子
の集積度が上が9、コンタクトホールのアスペクト比が
高くなっても、コンタクト抵抗が下けられ、かつ、金属
配線が容易になり、平坦性にすぐれた半導体装置が得ら
れる効果がある。また、アルミニウム配線を用いた場合
もアルミニウムが半導体シリコン基板に形成された拡散
層を突き抜け、電気的な短絡が起こるという問題も解消
されることは言うまでもない。
第1図はこの発明の一実施例方法の主要段階での状態を
示す断面図、第2図は従来のコンタクト電極形成工程の
主要段階での状態を示す断面図である0 図において、(1)は半導体シリコン基板、(2)は絶
縁膜、(3)はコンタクトホール、(4)は高融照合J
Iに’;(5)は高融点金属シリサイド層、(6)は金
属配線、(7)は第1のポリシリコン層、(8)は第2
のポリシリコン1である。 なお、図中同一符号は同一または相当部分を示す。
示す断面図、第2図は従来のコンタクト電極形成工程の
主要段階での状態を示す断面図である0 図において、(1)は半導体シリコン基板、(2)は絶
縁膜、(3)はコンタクトホール、(4)は高融照合J
Iに’;(5)は高融点金属シリサイド層、(6)は金
属配線、(7)は第1のポリシリコン層、(8)は第2
のポリシリコン1である。 なお、図中同一符号は同一または相当部分を示す。
Claims (1)
- (1)半導体シリコン基板上に形成された絶縁膜にコン
タクトホールを開孔させる第1の工程、上記絶縁膜の上
及び上記コンタクトホールの内面に化学気相成長法によ
つて第1のポリシリコン層を形成する第2の工程、この
第1のポリシリコン層に異方性エッチングを施して上記
コンタクトホールの内側面上にのみ上記第1のポリシリ
コン層を残す第3の工程、上記第3の工程で残つた第1
のポリシリコン層と上記コンタクトホールの底面の上記
半導体シリコン基板との上に高融点金属層を形成する第
4の工程、熱処理を施して上記高融点金属層とこれに接
する上記コンタクトホール内側面上の第1のポリシリコ
ン層及び上記コンタクトホール底面の半導体シリコン基
板との界面部をシリサイド化する第5の工程、上記第4
の工程で高融点金属層を形成して更に残存する上記コン
タクトホールの部分を第2のポリシリコン層で埋める第
6の工程、及び上記第2のポリシリコン層に接続するよ
うに金属配線を形成する第7の工程を備えたコンタクト
電極の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25419685A JPS62113422A (ja) | 1985-11-13 | 1985-11-13 | コンタクト電極の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25419685A JPS62113422A (ja) | 1985-11-13 | 1985-11-13 | コンタクト電極の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62113422A true JPS62113422A (ja) | 1987-05-25 |
Family
ID=17261578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25419685A Pending JPS62113422A (ja) | 1985-11-13 | 1985-11-13 | コンタクト電極の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62113422A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04233726A (ja) * | 1990-12-28 | 1992-08-21 | Yamaha Corp | 半導体装置の電極形成法 |
US5196373A (en) * | 1990-08-06 | 1993-03-23 | Harris Corporation | Method of making trench conductor and crossunder architecture |
US20110298044A1 (en) * | 2007-12-04 | 2011-12-08 | Ryotaro Yagi | Semiconductor device and method of manufacturing semiconductor device |
-
1985
- 1985-11-13 JP JP25419685A patent/JPS62113422A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5196373A (en) * | 1990-08-06 | 1993-03-23 | Harris Corporation | Method of making trench conductor and crossunder architecture |
JPH04233726A (ja) * | 1990-12-28 | 1992-08-21 | Yamaha Corp | 半導体装置の電極形成法 |
US20110298044A1 (en) * | 2007-12-04 | 2011-12-08 | Ryotaro Yagi | Semiconductor device and method of manufacturing semiconductor device |
US8237221B2 (en) * | 2007-12-04 | 2012-08-07 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3245004B2 (ja) | 半導体製造方法、ゲート・スタック製造方法、及び半導体装置 | |
JP2720796B2 (ja) | 半導体装置の製造方法 | |
JP2892421B2 (ja) | 半導体素子の製造方法 | |
JPS62113422A (ja) | コンタクト電極の形成方法 | |
JP2734027B2 (ja) | 配線形成方法 | |
JP2616134B2 (ja) | Soiトランジスタ積層半導体装置とその製造方法 | |
JPS6334954A (ja) | 半導体装置およびその製造方法 | |
JP2840675B2 (ja) | 半導体装置の製造方法 | |
JP2864624B2 (ja) | コンタクト埋め込み金属構造体およびその製造方法 | |
JP3381550B2 (ja) | 配線形成法 | |
JPH05152449A (ja) | 半導体装置の製造方法 | |
JP2894345B2 (ja) | 半導体装置の製造方法 | |
JPH045823A (ja) | 半導体装置及びその製造方法 | |
JP3413697B2 (ja) | 配線形成方法 | |
JPS63181423A (ja) | 半導体装置の製造方法 | |
JPH0558564B2 (ja) | ||
JPS6151918A (ja) | 半導体装置の製造方法 | |
JPS62150846A (ja) | 半導体装置の製造方法 | |
JPH08172125A (ja) | 半導体装置、及び接続構造形成方法 | |
JPH04127425A (ja) | 半導体集積回路の製造方法 | |
JPH03280545A (ja) | 半導体装置の配線形成方法 | |
JPS63177514A (ja) | 半導体装置の製造方法 | |
JPH02281622A (ja) | 半導体装置の製造方法 | |
JPS63296242A (ja) | 半導体装置の製造方法 | |
JPS60115265A (ja) | 半導体装置及びその製造方法 |