JP3107632B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3107632B2 JP3107632B2 JP04033237A JP3323792A JP3107632B2 JP 3107632 B2 JP3107632 B2 JP 3107632B2 JP 04033237 A JP04033237 A JP 04033237A JP 3323792 A JP3323792 A JP 3323792A JP 3107632 B2 JP3107632 B2 JP 3107632B2
- Authority
- JP
- Japan
- Prior art keywords
- contact
- insulating film
- contact hole
- oxide film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】この発明は半導体装置における微
細コンタクトの製造方法に関するもので、特にそのコン
タクト抵抗を低減させる方法を提供するものである。
細コンタクトの製造方法に関するもので、特にそのコン
タクト抵抗を低減させる方法を提供するものである。
【０００２】
【従来の技術】半導体装置の進歩、発展は著しく、半導
体メモリ装置を例にとると１Ｍｂ、４Ｍｂさらに１６Ｍ
ｂ、６４Ｍｂとその大規模化はとどまるところを知ら
ず、これにともなってデザインルールの微細化要求も
又、かぎりがない。
体メモリ装置を例にとると１Ｍｂ、４Ｍｂさらに１６Ｍ
ｂ、６４Ｍｂとその大規模化はとどまるところを知ら
ず、これにともなってデザインルールの微細化要求も
又、かぎりがない。
【０００３】デザインルールを微細化すると、当然のこ
とながらＭＯＳ ＦＥＴやバイポーラ デバイスを形成
する上で種々の問題が発生する。特に半導体基板とメタ
ル金属により形成される配線層とを接続するコンタクト
に於ては、その問題の発生が著しい。
とながらＭＯＳ ＦＥＴやバイポーラ デバイスを形成
する上で種々の問題が発生する。特に半導体基板とメタ
ル金属により形成される配線層とを接続するコンタクト
に於ては、その問題の発生が著しい。
【０００４】それは メタル金属配線のコンタクト部
での断線の問題、半導体基板とメタル金属配線とのコ
ンタクト部での接触抵抗（以下コンタクト抵抗と呼ぶ）
の問題である。以下に各々について簡単に説明する。
での断線の問題、半導体基板とメタル金属配線とのコ
ンタクト部での接触抵抗（以下コンタクト抵抗と呼ぶ）
の問題である。以下に各々について簡単に説明する。
【０００５】前記は、デザインルールの微細化により
コンタクト孔の径（以下コンタクト径と称す）を微細化
していくと、コンタクトを開孔する絶縁膜の厚さは、配
線層と基板との浮遊容量の低減や、絶縁膜によって形成
される寄生ＭＯＳトランジスタの防止の目的から薄くで
きないことから、コンタクト径に対するコンタクト深
さ、すなわちアスペクト比が大きくなり、このコンタク
トに金属配線を施したとき、断線する確率が大となるこ
とである。
コンタクト孔の径（以下コンタクト径と称す）を微細化
していくと、コンタクトを開孔する絶縁膜の厚さは、配
線層と基板との浮遊容量の低減や、絶縁膜によって形成
される寄生ＭＯＳトランジスタの防止の目的から薄くで
きないことから、コンタクト径に対するコンタクト深
さ、すなわちアスペクト比が大きくなり、このコンタク
トに金属配線を施したとき、断線する確率が大となるこ
とである。
【０００６】また前記は、一般にコンタクト抵抗値は
コンタクト径の大きさに依存し、コンタクト径が小さく
なるほど抵抗が高くなるという問題である。
コンタクト径の大きさに依存し、コンタクト径が小さく
なるほど抵抗が高くなるという問題である。
【０００７】これらを回避する方策としてに対しては
コンタクト埋込み技術、に対しては、コンタクト層へ
の不純物注入技術（コンタクトインプラと言う）などが
開発されている。
コンタクト埋込み技術、に対しては、コンタクト層へ
の不純物注入技術（コンタクトインプラと言う）などが
開発されている。
【０００８】以下図３ (ａ）〜（ｅ）を用いて従来のコ
ンタクト形成方法を順に述べる。
ンタクト形成方法を順に述べる。
【０００９】図３ (ａ） 半導体基板１０１上に半導体
素子（ここではＰ型拡散層１０２を１ケ所のみ図示す
る）を形成し、表面に絶縁膜１０３を形成し、図３
(ｂ） 周知のフォトリソグラフィ（以下フォトリソと
記す）・エッチング技術を用いてコンタクト孔１０４を
開孔する。
素子（ここではＰ型拡散層１０２を１ケ所のみ図示す
る）を形成し、表面に絶縁膜１０３を形成し、図３
(ｂ） 周知のフォトリソグラフィ（以下フォトリソと
記す）・エッチング技術を用いてコンタクト孔１０４を
開孔する。
【００１０】図３ (ｃ） ついで、コンタクト抵抗を低
くする為の補償拡散層を形成する目的で、ボロンをイオ
ン注入（１０５）し、開孔されたコンタクト領域のみ、
絶縁膜１０３をマスクに自動的に高濃度のボロン注入層
１０６を形成する。
くする為の補償拡散層を形成する目的で、ボロンをイオ
ン注入（１０５）し、開孔されたコンタクト領域のみ、
絶縁膜１０３をマスクに自動的に高濃度のボロン注入層
１０６を形成する。
【００１１】図３（ｄ） 注入したボロンの活性化処理
を行なう。このとき注入された層１０６は高濃度である
ため、Ｐ型拡散層１０２はコンタクト領域（コンタクト
孔１０４底部）のみ深く拡がる（１０７）。ついで全面
にＷ（タングステン）１０８をスパッタ蒸着する。
を行なう。このとき注入された層１０６は高濃度である
ため、Ｐ型拡散層１０２はコンタクト領域（コンタクト
孔１０４底部）のみ深く拡がる（１０７）。ついで全面
にＷ（タングステン）１０８をスパッタ蒸着する。
【００１２】図３ (ｅ） Ｗをエッチバック技術により
コンタクト開孔部１０４のみに残し（１０９）、配線層
形成の為のＡＬなどのメタルを全面にスパッタ蒸着し
（図示していない）、周知のフォトリソ・エッチング技
術で配線層１１０を形成する。
コンタクト開孔部１０４のみに残し（１０９）、配線層
形成の為のＡＬなどのメタルを全面にスパッタ蒸着し
（図示していない）、周知のフォトリソ・エッチング技
術で配線層１１０を形成する。
【００１３】
【発明が解決しようとする課題】しかしながら以上述べ
た方法では、コンタクト部でのメタル金属配線層の断切
れの問題は回避できるが、コンタクト抵抗が高くなると
いう問題は、コンタクトインプラ技術の採用により採用
しない場合よりましではあるとは言え、満足のできる抵
抗値とはならず、特にコンタクト径が１μｍ以下の場合
には、この抵抗値の増加がデバイス性能に影響を与える
割合が無視できないレベルとなっていた。この例として
図４に発明者等の実験により得たコンタクト径とコンタ
クト抵抗値の関係を示す。拡散層はＰ型であり、図から
解るようにコンタクト径が０．０８μｍに於て、その抵
抗値は１００〜１２０Ωともなっている。
た方法では、コンタクト部でのメタル金属配線層の断切
れの問題は回避できるが、コンタクト抵抗が高くなると
いう問題は、コンタクトインプラ技術の採用により採用
しない場合よりましではあるとは言え、満足のできる抵
抗値とはならず、特にコンタクト径が１μｍ以下の場合
には、この抵抗値の増加がデバイス性能に影響を与える
割合が無視できないレベルとなっていた。この例として
図４に発明者等の実験により得たコンタクト径とコンタ
クト抵抗値の関係を示す。拡散層はＰ型であり、図から
解るようにコンタクト径が０．０８μｍに於て、その抵
抗値は１００〜１２０Ωともなっている。
【００１４】この発明は以上述べたデザインルールを微
細化していくと、コンタクト抵抗が高くなりその結果デ
バイスの高性能化が妨げられるという問題を回避するた
め、コンタクト形成に当たって、コンタクト領域にイオ
ン注入後、薄い酸化膜を被覆し、活性化処理を行なうこ
とにより、表面での不純物キャリア濃度を従来より増加
させ、その高濃度のキャリアを表面にもつ拡散層と配線
用の金属もしくは埋込み材料とを接触させるようにし
て、低抵抗のコンタクト抵抗をもつコンタクトを形成す
ることを目的とするものである。
細化していくと、コンタクト抵抗が高くなりその結果デ
バイスの高性能化が妨げられるという問題を回避するた
め、コンタクト形成に当たって、コンタクト領域にイオ
ン注入後、薄い酸化膜を被覆し、活性化処理を行なうこ
とにより、表面での不純物キャリア濃度を従来より増加
させ、その高濃度のキャリアを表面にもつ拡散層と配線
用の金属もしくは埋込み材料とを接触させるようにし
て、低抵抗のコンタクト抵抗をもつコンタクトを形成す
ることを目的とするものである。
【００１５】
【課題を解決するための手段】この発明は、前述した低
抵抗のコンタクト抵抗を得る目的で、コンタクト形成に
当たって、（１）コンタクト部へ不純物をイオン注入し
たのち、（２）薄い酸化膜を被覆し、（３）活性化処理
を行なうことで、拡散層表面のキャリア濃度を増加させ
るようにしたものである。
抵抗のコンタクト抵抗を得る目的で、コンタクト形成に
当たって、（１）コンタクト部へ不純物をイオン注入し
たのち、（２）薄い酸化膜を被覆し、（３）活性化処理
を行なうことで、拡散層表面のキャリア濃度を増加させ
るようにしたものである。
【００１６】又、被覆した薄い酸化膜を除去するにあた
り、（１）コンタクト孔の壁に沿って薄い酸化膜とエッ
チング選択比がある材質を用いてサイドウォールを形成
し、（２）セルフアラインで底部の酸化膜を除去できる
ようにしたものである。
り、（１）コンタクト孔の壁に沿って薄い酸化膜とエッ
チング選択比がある材質を用いてサイドウォールを形成
し、（２）セルフアラインで底部の酸化膜を除去できる
ようにしたものである。
【００１７】
【作用】前述したように本発明は、コンタクト部拡散層
表面のキャリア濃度を向上させるようにしたので１．０
μｍ以下のサブミクロン領域のコンタクト形成に於て低
抵抗のコンタクトを形成することができる。
表面のキャリア濃度を向上させるようにしたので１．０
μｍ以下のサブミクロン領域のコンタクト形成に於て低
抵抗のコンタクトを形成することができる。
【００１８】
【実施例】本発明の実施例の製造工程を図１および図２
に示し、同図（ａ）〜（ｇ）の順に説明する。
に示し、同図（ａ）〜（ｇ）の順に説明する。
【００１９】図１（ａ） まず、従来同様半導体基板１
上に、半導体素子（ここではＰ型拡散層２を１ケ所のみ
図示する。）を形成し、表面に厚さ（以下一々厚さと記
さない）８０００ÅのＢＰＳＧなどのＣＶＤ膜（化学的
気相成長法による膜）により形成された絶縁膜３を形成
する。
上に、半導体素子（ここではＰ型拡散層２を１ケ所のみ
図示する。）を形成し、表面に厚さ（以下一々厚さと記
さない）８０００ÅのＢＰＳＧなどのＣＶＤ膜（化学的
気相成長法による膜）により形成された絶縁膜３を形成
する。
【００２０】図１（ｂ） 周知のフォトリソ・エッチン
グ技術を用いて、幅０．５μｍ（図中Ｗ1 ）のコンタク
ト孔４を開孔する。このとき絶縁膜３の厚さは８０００
Åでありコンタクト孔４のアスペクト比は８０００Å／
０．５μｍ＝１．６となる。
グ技術を用いて、幅０．５μｍ（図中Ｗ1 ）のコンタク
ト孔４を開孔する。このとき絶縁膜３の厚さは８０００
Åでありコンタクト孔４のアスペクト比は８０００Å／
０．５μｍ＝１．６となる。
【００２１】図１ (ｃ） ついで、コンタクト抵抗を低
くするための補償拡散層を形成する目的で、不純物とし
てボロン（Ｂ+ ）を４０ＫｅＶで５×１０15の条件でイ
オン注入（５）し、開孔されたコンタクト領域のみ絶縁
膜３をマスクにセルフアラインで自動的に高濃度のボロ
ン注入層６を形成する。
くするための補償拡散層を形成する目的で、不純物とし
てボロン（Ｂ+ ）を４０ＫｅＶで５×１０15の条件でイ
オン注入（５）し、開孔されたコンタクト領域のみ絶縁
膜３をマスクにセルフアラインで自動的に高濃度のボロ
ン注入層６を形成する。
【００２２】図１ (ｄ） ついで、全面に２００Åのオ
ゾンＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌｏｒｔｈｏ Ｓ
ｉｌｉｃａｔｅ）酸化膜７を成長させる。
ゾンＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌｏｒｔｈｏ Ｓ
ｉｌｉｃａｔｅ）酸化膜７を成長させる。
【００２３】ところで従来のＣＶＤ法による酸化膜は段
差被覆性が十分でなかった。つまり幾何学的なシャドー
イング効果により、コンタクト開孔部の段差つまり図１
(ｄ）の絶縁膜３上、コンタクト孔４の底部、側面部に
各々均一な厚さでかつ薄い（１００〜５００Å）酸化膜
を形成することができなかった。この為２００Åという
薄い酸化膜を形成しようとすると、コンタクト開孔部４
に於てオーバーハング状になったり、コンタクト孔４の
側面にはほとんど成長しないなどの問題があった。これ
に対してＣＶＤ法の一種である表面移動度の高い有機シ
リコン化合物を用いて絶縁膜の成長を行なう前述したオ
ゾンＴＥＯＳ法は、表面マイグレーションの平均自由工
程が大きくなるにつれて立体角の局所的な平均化が促進
され、段差被覆性とコンフォマリティが改善される。従
って図１ (ｄ）に示すようにコンタクト孔４のような段
差の上面も側面も底面も均一に２００Åの酸化膜７ (Ｃ
ＶＤ膜とも言う）を成長させることができる。
差被覆性が十分でなかった。つまり幾何学的なシャドー
イング効果により、コンタクト開孔部の段差つまり図１
(ｄ）の絶縁膜３上、コンタクト孔４の底部、側面部に
各々均一な厚さでかつ薄い（１００〜５００Å）酸化膜
を形成することができなかった。この為２００Åという
薄い酸化膜を形成しようとすると、コンタクト開孔部４
に於てオーバーハング状になったり、コンタクト孔４の
側面にはほとんど成長しないなどの問題があった。これ
に対してＣＶＤ法の一種である表面移動度の高い有機シ
リコン化合物を用いて絶縁膜の成長を行なう前述したオ
ゾンＴＥＯＳ法は、表面マイグレーションの平均自由工
程が大きくなるにつれて立体角の局所的な平均化が促進
され、段差被覆性とコンフォマリティが改善される。従
って図１ (ｄ）に示すようにコンタクト孔４のような段
差の上面も側面も底面も均一に２００Åの酸化膜７ (Ｃ
ＶＤ膜とも言う）を成長させることができる。
【００２４】図１（ｅ） ついで、注入されたボロンの
活性化処理をＮ2 雰囲気８５０℃２０分の条件で行な
う。このとき基板１表面のキャリア濃度を図５に示す。
又このとき注入されたボロンは高濃度であるため、Ｐ型
拡散層２はコンタクト開孔部のみ深く（８）広がる。
活性化処理をＮ2 雰囲気８５０℃２０分の条件で行な
う。このとき基板１表面のキャリア濃度を図５に示す。
又このとき注入されたボロンは高濃度であるため、Ｐ型
拡散層２はコンタクト開孔部のみ深く（８）広がる。
【００２５】図５に示すように、この薄い酸化膜７は、
それがない時に比して、ボロンの基板表面でのキャリア
プロファイルは約２倍の値となっている。このイオン注
入した半導体基板表面のキャリア濃度が酸化膜７の有／
無によってどうして差が生じるかについて、未だ良く解
明されていないが発明者等は高濃度にイオン注入されア
モルファス化した半導体基板表面からの不純物の外方拡
散量は考えられているより多いことと、酸化膜が存在す
ると活性化率が変化することなどを想定している。
それがない時に比して、ボロンの基板表面でのキャリア
プロファイルは約２倍の値となっている。このイオン注
入した半導体基板表面のキャリア濃度が酸化膜７の有／
無によってどうして差が生じるかについて、未だ良く解
明されていないが発明者等は高濃度にイオン注入されア
モルファス化した半導体基板表面からの不純物の外方拡
散量は考えられているより多いことと、酸化膜が存在す
ると活性化率が変化することなどを想定している。
【００２６】ついで図示してはいないが、コンタクト径
Ｗ1 より１廻り大なるマスクを用いて、周知のフォトリ
ソ技術でこの領域の薄い酸化膜７をエッチング除去し、
従来例つまり図３ (ｄ）〜（ｅ）に示すようにコンタク
ト領域にＷ９を埋込み、配線層を形成することにより、
従来より低いコンタクト抵抗を実現することが可能とな
る。又、この薄い酸化膜７のエッチングに於て、半導体
基板との選択比がとれるＨＦ系のウェットエッチングを
用いれば、半導体基板１表面の高いキャリアプロファイ
ルをもつ部分がエッチングされないことからコンタクト
抵抗を下げる効果はさらに向上する。
Ｗ1 より１廻り大なるマスクを用いて、周知のフォトリ
ソ技術でこの領域の薄い酸化膜７をエッチング除去し、
従来例つまり図３ (ｄ）〜（ｅ）に示すようにコンタク
ト領域にＷ９を埋込み、配線層を形成することにより、
従来より低いコンタクト抵抗を実現することが可能とな
る。又、この薄い酸化膜７のエッチングに於て、半導体
基板との選択比がとれるＨＦ系のウェットエッチングを
用いれば、半導体基板１表面の高いキャリアプロファイ
ルをもつ部分がエッチングされないことからコンタクト
抵抗を下げる効果はさらに向上する。
【００２７】しかしながらこの方法では薄い酸化膜７を
エッチング除去する際に、酸化膜７の半導体基板１上の
ばらつきを吸収する為、多少のオーバーエッチを行なわ
なければならず、このとき図１ (ｂ）にＷ1 で示したコ
ンタクト径が絶縁膜３のサイドもエッチングされること
により、多少大きくなってしまうという不具合は否めな
い。
エッチング除去する際に、酸化膜７の半導体基板１上の
ばらつきを吸収する為、多少のオーバーエッチを行なわ
なければならず、このとき図１ (ｂ）にＷ1 で示したコ
ンタクト径が絶縁膜３のサイドもエッチングされること
により、多少大きくなってしまうという不具合は否めな
い。
【００２８】そこで本実施例では図１、図２ (ｆ）〜
（ｉ）にこの不具合をも回避する方法について示してお
く。
（ｉ）にこの不具合をも回避する方法について示してお
く。
【００２９】図１ (ｆ） つまりボロンの活性化処理の
あと、７の薄い酸化膜に対してエッチング選択比がとれ
るもの、例えばポリシリコンでも良いがここではＷ（タ
ングステン）９を全面に被覆する。
あと、７の薄い酸化膜に対してエッチング選択比がとれ
るもの、例えばポリシリコンでも良いがここではＷ（タ
ングステン）９を全面に被覆する。
【００３０】図２ (ｇ） ついで、周知のＲＩＥ技術に
コンタクト孔４の壁のみＷのサイドウォール１０を形成
する。このときの開孔幅をＷ2 とする。
コンタクト孔４の壁のみＷのサイドウォール１０を形成
する。このときの開孔幅をＷ2 とする。
【００３１】図２ (ｈ） 基板１をＨＦ系のウェットエ
ッチング液に入れＷのサイドウォール１０をマスクにセ
ルフアライン的にコンタクト底部の薄い酸化膜７をエッ
チング除去し、開孔部１１を得る。このときの開孔幅Ｗ
3 はエッチング条件によりコントロールされるが、コン
タクト抵抗は一般にコンタクト径に依存することから、
Ｗ2 よりなるべく大きくＷ1 に近いことが望ましい。こ
のとき絶縁膜３上に被覆されていた薄い酸化膜７もエッ
チング除去される。
ッチング液に入れＷのサイドウォール１０をマスクにセ
ルフアライン的にコンタクト底部の薄い酸化膜７をエッ
チング除去し、開孔部１１を得る。このときの開孔幅Ｗ
3 はエッチング条件によりコントロールされるが、コン
タクト抵抗は一般にコンタクト径に依存することから、
Ｗ2 よりなるべく大きくＷ1 に近いことが望ましい。こ
のとき絶縁膜３上に被覆されていた薄い酸化膜７もエッ
チング除去される。
【００３２】図２ (ｉ） ついで、ＣＶＤ法でＷを基板
全面に成長させる（図示していない）。このときＣＶＤ
法を用いることにより図２ (ｈ）に示す、薄い酸化膜７
がエッチング除去されたあとにできるＷ10と基板１との
すきまにもＷは成長させることができる。
全面に成長させる（図示していない）。このときＣＶＤ
法を用いることにより図２ (ｈ）に示す、薄い酸化膜７
がエッチング除去されたあとにできるＷ10と基板１との
すきまにもＷは成長させることができる。
【００３３】さらに従来例と同じようにＷをエッチバッ
ク技術によりコンタクト開孔部のみに残し（１４）、配
線層形成の為のＡＬなどのメタルを全面にスパッタ蒸着
し（図示していない。）周知のフォトリソ・エッチング
技術で配線層１５を形成する。
ク技術によりコンタクト開孔部のみに残し（１４）、配
線層形成の為のＡＬなどのメタルを全面にスパッタ蒸着
し（図示していない。）周知のフォトリソ・エッチング
技術で配線層１５を形成する。
【００３４】以上の工程を経れば従来例に比して特にマ
スク数の増加はないことを附記しておく。
スク数の増加はないことを附記しておく。
【００３５】なお、本実施例ではコンタクト領域にＷを
埋め込む技術を例に説明したが、コンタクトの低抵抗化
の為の本発明は埋込み技術を用いることを必須とするも
のでなく、実施例の図１ (ｄ）で説明した、コンタクト
領域のみマスクを追加することにより、薄い酸化膜７を
エッチング除去したのち、通常の配線金属をスパッタ蒸
着し周知のフォトリソ・エッチング技術を用いて配線層
を形成しても低抵抗を実現できる。ここで表１に、発明
者等が本実施例の方法で試作したコンタクトのコンタク
ト抵抗についてケルビンパターンを用いて評価した結果
を示す。表１から明らかなように、０．８μｍのコンタ
クト径のときＰ+ 拡散で従来１００〜１２０Ωであった
コンタクト抵抗は、２０Ωと従来の約１／５に低減でき
ることが明らかとなっている。この結果は図４に従来例
と比較して記してある。
埋め込む技術を例に説明したが、コンタクトの低抵抗化
の為の本発明は埋込み技術を用いることを必須とするも
のでなく、実施例の図１ (ｄ）で説明した、コンタクト
領域のみマスクを追加することにより、薄い酸化膜７を
エッチング除去したのち、通常の配線金属をスパッタ蒸
着し周知のフォトリソ・エッチング技術を用いて配線層
を形成しても低抵抗を実現できる。ここで表１に、発明
者等が本実施例の方法で試作したコンタクトのコンタク
ト抵抗についてケルビンパターンを用いて評価した結果
を示す。表１から明らかなように、０．８μｍのコンタ
クト径のときＰ+ 拡散で従来１００〜１２０Ωであった
コンタクト抵抗は、２０Ωと従来の約１／５に低減でき
ることが明らかとなっている。この結果は図４に従来例
と比較して記してある。
【００３６】
【表１】
【００３７】
【発明の効果】以上説明したようにこの発明によれば、
拡散層表面のキャリア濃度を向上させるようにしたので
１．０μｍ以下のサブミクロン領域のコンタクト形成に
於ても、低抵抗のコンタクトを形成することができる。
従って高性能のデバイスが得られる。
拡散層表面のキャリア濃度を向上させるようにしたので
１．０μｍ以下のサブミクロン領域のコンタクト形成に
於ても、低抵抗のコンタクトを形成することができる。
従って高性能のデバイスが得られる。
【図１】本発明の実施例（その１）
【図２】本発明の実施例（その２）
【図３】従来例
【図４】コンタクト径とコンタクト抵抗値関係図
【図５】基板表面のキャリア濃度
１ 半導体基板 ２ 拡散層 ３ 絶縁膜 ４ コンタクト孔 ６ ボロン注入層 ７ 酸化膜 ９ Ｗ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/28 H01L 21/768
Claims (2)
- 【請求項１】 半導体基板上に第1の絶縁膜を形成し、
その第1の絶縁膜の一部にコンタクト孔を開孔する工程
と、 前記コンタクト孔底部の前記半導体基板表面に不純物を
注入する工程と、 前記コンタクト孔底部、側面、及び前記第1の絶縁膜表
面全面に第2の絶縁膜を形成する工程と、 前記不純物を活性化するための処理を行う工程と、 前記第2の絶縁膜が形成されているコンタクト孔側面に
サイドウオ−ルを形成する工程と、 前記サイドウオ−ルをマスクにして、少なくとも前記コ
ンタクト孔底部の前記第2の絶縁膜を除去する工程と、 前記コンタクト孔を導電材で埋め込み、配線層を形成す
る工程とからなることを特徴とする半導体装置の製造方
法。 - 【請求項２】 前記第2の絶縁膜がオゾンＴＥＯＳ法に
よる酸化膜であることを特徴とする請求項１記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04033237A JP3107632B2 (ja) | 1992-02-20 | 1992-02-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04033237A JP3107632B2 (ja) | 1992-02-20 | 1992-02-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05234931A JPH05234931A (ja) | 1993-09-10 |
| JP3107632B2 true JP3107632B2 (ja) | 2000-11-13 |
Family
ID=12380857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04033237A Expired - Fee Related JP3107632B2 (ja) | 1992-02-20 | 1992-02-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3107632B2 (ja) |
-
1992
- 1992-02-20 JP JP04033237A patent/JP3107632B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05234931A (ja) | 1993-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5472897A (en) | Method for fabricating MOS device with reduced anti-punchthrough region | |
| US5472894A (en) | Method of fabricating lightly doped drain transistor device | |
| US4589193A (en) | Metal silicide channel stoppers for integrated circuits and method for making the same | |
| US5208472A (en) | Double spacer salicide MOS device and method | |
| JP3017064B2 (ja) | 選択窒化物酸化物エッチングを使用するプラグ・ストラップの製造方法 | |
| EP0469217B1 (en) | Method of forming stacked self-aligned polysilicon PFET devices and structures resulting therefrom | |
| US5173450A (en) | Titanium silicide local interconnect process | |
| US5804846A (en) | Process for forming a self-aligned raised source/drain MOS device and device therefrom | |
| JPH0362024B2 (ja) | ||
| US7365400B2 (en) | Semiconductor device and method for manufacturing the same | |
| JPH0434819B2 (ja) | ||
| JPH045265B2 (ja) | ||
| JPS61501808A (ja) | 半導体デバイスにおいて不純物を領域から領域へ転送する方法 | |
| JPS6249750B2 (ja) | ||
| US5213990A (en) | Method for forming a stacked semiconductor structure | |
| JP2875380B2 (ja) | 半導体装置およびその製造方法 | |
| US6847086B2 (en) | Semiconductor device and method of forming the same | |
| US5915181A (en) | Method for forming a deep submicron MOSFET device using a silicidation process | |
| US5547903A (en) | Method of elimination of junction punchthrough leakage via buried sidewall isolation | |
| JP3321864B2 (ja) | 半導体装置とその製法 | |
| EP0526244B1 (en) | Method of forming a polysilicon buried contact | |
| US6294823B1 (en) | Integrated circuit with insulating spacers separating borderless contacts from the well | |
| US6365943B1 (en) | High density integrated circuit | |
| US5521416A (en) | Semiconductor device having gate electrode and impurity diffusion layer different in conductivity type and method of manufacturing the same | |
| US7060575B2 (en) | Semiconductor device having transistor and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000822 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070908 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |