JP2793305B2 - イメージデータ出力装置の出力制御方式 - Google Patents

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術（第５図、第６図） 発明が解決しようとする課題 課題を解決するための手段（第１図） 作用 実施例（第２図〜第４図） 発明の効果 〔概要〕 イメージデータ出力装置の出力制御方式に関し、 大きなサイズのイメージデータを、小容量のメモリを
用いて、高速で出力できるようにすることを目的とし、 ホストによって割り当てられたイメージデータの展開
処理等を行う複数の出力制御部と、出力制御部の内の１
つの出力制御部に接続した１つの出力装置を備えると共
に、各出力制御部には、それぞれ、イメージ展開メモリ
を設け、更に、１つの出力制御部には、アドレス管理部
を設け、他の出力制御部には、バス結合制御部を設け、
１つの出力装置の出力データのイメージ展開処理を、複
数の出力制御部で分担して並列処理により行い、出力時
には、バス結合を行い、各イメージ展開メモリのイメー
ジデータを順次読み出して、１つの出力装置に出力する
ように構成する。

〔産業上の利用分野〕

本発明はイメージデータ出力装置の出力制御方式に関
し、更に詳しくいえば、大きなサイズ（例えば新聞紙
大）のイメージデータを紙、あるいはフィルム等に出力
するイメージデータ出力装置に用いられ、特に、出力の
高速化を図ったイメージデータ出力装置の出力制御方式
に関する。

〔従来の技術〕

従来、例えばA2サイズのような、大きなサイズのイメ
ージデータ（例えば、写真のイメージデータ）を紙、あ
るいはフィルム等に出力するイメージデータ出力装置が
知られていた。

前記従来の装置には、大容量のメモリと、専用の出力
制御装置とを備えた大容量メモリによる一括処理方式
と、小容量のメモリを備え、大きなサイズのイメージデ
ータを分割して順次処理する小容量メモリによる分割処
理方式とが知られていた。

第５図は、大容量メモリによる一括処理方式の説明図
であり、図中、１は大容量メモリ、２、３はイメージデ
ータを示す。

この処理方式では、大きなサイズの用紙等に出力する
ために、１サイズ分の大容量メモリ１と、この大容量メ
モリ１にイメージデータ２、３を展開する制御回路が必
要であり、大きなサイズ専用の出力装置となっている。

第６図は、小容量メモリによる分割処理方式の説明図
であり、図中、第５図と同符号は同一のものを示す。ま
た、４は小容量メモリを示す。

この処理方式では、１サイズを分割して展開し、展開
した部分を出力し、この出力が終了したら次の部分を展
開し、出力を繰り返して１サイズ分の出力を行う。

例えば、図示のように、１回目の処理では、小容量メ
モリ４に格納可能な量のイメージデータ２を展開した
後、出力し、２回目の処理では、同じメモリ４に、イメ
ージデータ２の残りと、次のイメージデータ３を展開し
た後、出力し、３回目の処理では、同じメモリ４に、イ
メージデータ３の残りを展開した後、出力する。

〔発明が解決しようとする課題〕

上記のような従来のものにおいては次のような欠点が
あった。

（１） 大容量メモリによる一括処理方式では、大きな
サイズ専用の装置となっており、装置が高価である。

（２） 小容量メモリによる分割処理方式では、処理時
間が長くなる。

本発明は、このような従来の欠点を解消し、大きなサ
イズのイメージデータを、小容量のメモリを用いて、高
速で出力できるようにすることを目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理図であり、図中、10はホスト、
11−１〜11−Ｎは出力制御部、12はホスト接続部、13は
イメージ展開メモリ、14はアドレス管理部、15は大型出
力装置を示す。

本発明は、上記の目的を達成するため、ホスト１と、
前記ホスト１に接続され、それぞれホスト１によって割
り当てられたイメージデータの展開処理等を行う複数の
出力制御部11−１〜11−Ｎと、前記出力制御部11−１〜
11−Ｎの内の１つの出力制御部11−Ｎに接続された大型
出力装置15とを備えると共に、 上記各出力制御部11−１〜11−Ｎには、ホスト１との
接続処理を行うホスト接続部12と、イメージデータを展
開するイメージ展開メモリ13とを設け、 更に、大型出力装置15と接続した出力制御装置11−Ｎ
には、各出力制御部11−１〜11−Ｎにおけるイメージ展
開メモリのアドレスを管理するアドレス管理部14を設
け、他の出力制御部11−１〜11−（Ｎ−１）には、バス
結合の制御を行うバス結合制御部14を設けたものであ
る。

そして、１台の大型出力装置15の出力データのイメー
ジ展開処理を、複数の出力制御部11−１〜11−Ｎで分担
して並列処理を実行し、出力時には、大型出力装置15と
接続した出力制御部11−Ｎのアドレス管理部14からの情
報に基づいて、各出力制御部で展開したイメージデータ
を順次読み出して出力する。

〔作用〕

本発明は下記のように構成したので、次のような作用
がある。

イメージ展開をする際は、ホスト１から各出力制御部
11−１〜11−Ｎに対して処理すべきデータを割り当て
る。また、各イメージデータの格納されたアドレス情報
は、ホスト１からアドレス管理部14にセットされる。

このようにして、各出力制御部では、イメージ展開メ
モリ13に、それぞれ割り当てられたイメージデータを展
開する。

その後、イメージデータの出力時には、アドレス管理
部14からのアドレス情報に基づいて、順次、各出力制御
部内で展開したイメージデータを読み出し、出力する。

このようにすると、各出力制御部のイメージ展開メモ
リ13は、小容量のものでもよく、これらの各イメージデ
ータ展開メモリ13への展開処理は、並列処理で行われる
から高速処理が可能となる。

〔実施例〕

以下、本発明の実施例を図面に基づいて説明する。

第２図は、本発明の１実施例のブロック図であり、図
中、第１図と同符号は同一のものを示す。また、15Aは
大型プリンタ、16は小型プリンタ、17はプリンタ制御
部、18はCPU、19はバスを示す。

この例は、出力制御部を２つ使用し、出力装置として
プリンタを用いたものである。

２つの出力制御部11−１、11−２には、それぞれ、CP
U18、イメージ展開メモリ13、ホスト接続部12、プリン
タ制御部17を設ける。また、一方の出力制御部11−１に
は、バス結合制御部14を設けると共に、小型プリンタ16
を接続し、他方の出力制御部11−２には、大型プリンタ
15Aを接続する。

これら２つの出力制御部11−１、11−２は、ホスト接
続部12を介してホスト10と接続する。

第３図は、第２図の一部詳細ブロック図であり、図中
第２図と同符号は同一のものを示す。また、20はバッフ
ァ、21はアドレス変換回路を示す。

図示のように、バス結合制御部14には、アドレス変換
回路21を設けると共に、大型プリンタ15Aを接続した出
力制御部11−２のプリンタ制御部17には、バッファ20
と、アドレス管理部14を設ける。

また、出力制御部11−２のプリンタ制御部17には、DM
Aコントローラ（図示省略）が設けられており、DMA転送
制御を行う。

第４図は、上記実施例における出力制御の説明図であ
り、以下この図を用いて上記実施例の処理を説明する。

ホスト１より、出力制御部11−１、11−２に対してイ
メージ展開処理が指示されると、それぞれ独立してイメ
ージ展開メモリ13へのイメージデータの展開処理を行
う。

この時、ホスト１から、アドレス管理部14に対して、
自系、他系の切り替えアドレス値がセットされる。

例えば、自系である出力制御部11−２は、Ｙアドレス
が00〜99で、他系のある出力制御部11−１がＹアドレス
100〜199としてセットする。

出力制御部11−１、11−２では、それぞれ、イメージ
データの展開を、イメージ展開メモリ13に行うが、この
イメージ展開メモリ13のアドレスは、それぞれＸアドレ
スが00〜99で、Ｙアドレスが00〜99である。

出力制御部11−２内のプリンタ制御部17は、自系、及
び他系のイメージ展開メモリ13から順次データを読み出
して大型プリンタ15Aへイメージデータを出力する。

その際、アドレス管理部14でメモリアドレスにより判
断し、自系のイメージ展開メモリ13から読み出すか、他
系のイメージ展開メモリ13から読み出すかを指示する。

バス結合制御部14では、上記アドレス管理部14から、
他系メモリからの読み出し指示信号（他系バス要求）を
受けると、相手側のイメージ展開メモリのアドレス変換
を行い、イメージバスに対して転送要求を出す。

そして、イメージ展開メモリ13からデータを読み出
し、出力制御部11−２のプリンタ制御部17に対して転送
制御信号を送出し、データの転送を行う。

この場合、大型プリンタ15Aへ出力されるデータは、
一旦バッファ20に格納される。

例えば、第４図に示すように、出力制御部11−２のイ
メージ展開メモリ13には、イに示したイメージデータ
「あ」が展開されており、出力制御部11−１のイメージ
展開メモリ13には、ロに示したイメージデータ「い」が
展開されていると、出力時の処理データとしては、Ｙア
ドレス00〜99が「あ」で、Ｙアドレス100〜199が「い」
となり、これらのデータが連続して出力される。

なお、イメージデータが小さい時は、上記小型プリン
タ16を用いてデータの出力を行う。

〔発明の効果〕

以上説明したように、本発明によれば次のような効果
がある。

（１） 各出力制御部に設けられたイメージ展開メモリ
は、小容量のメモリでよい。

しかも小さいサイズのイメージデータの場合には、１
つの出力制御部だけで出力できるから、従来のような専
用の出力装置としなくてよい。

したがって、安価で小型の装置となる。

（２） 大きいサイズのイメージデータは、複数の出力
制御部で分担し、並列処理するから、高速で出力でき
る。

【図面の簡単な説明】

第１図は本発明に係るイメージ出力装置の出力制御方式
の原理図、 第２図は本発明の１実施例のブロック図、 第３図は上記実施例の一部詳細ブロック図、 第４図は出力制御の説明図、 第５図は従来の大容量メモリによる一括処理方式の説明
図、 第６図は従来の小容量メモリによる分割処理方式の説明
図である。 10……ホスト 11−１〜11−Ｎ……出力制御部 12……ホスト接続部 13……イメージ展開メモリ 14……アドレス管理部

フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) G06F 3/12 B41J 2/485 B41J 5/30 H04N 1/21 G06T 1/20 ＪＯＩＳ（ＪＩＣＳＴファイル)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】ホスト（１）によって割り当てられたイメ
   ージデータの展開処理等を行う複数の出力制御部（11−
   １〜11−Ｎ）と、 前記出力制御部（11−１〜11−Ｎ）の内の１つの出力制
   御部（11−Ｎ）に接続した１つの出力装置（15）を備え
   ると共に、 上記各出力制御部（11−１〜11−Ｎ）には、それぞれ、
   イメージデータを展開するイメージ展開メモリ（13）を
   設け、 更に、上記１つの出力制御部（11−Ｎ）には、各出力制
   御部におけるイメージ展開メモリ（13）のアドレスを管
   理するアドレス管理部（14）を設け、他の出力制御部に
   は、上記１つの出力制御部（11−Ｎ）とのバス結合の制
   御をするバス結合制御部（14）を設け、 上記１つの出力装置（15）の出力データのイメージ展開
   処理を、複数の出力制御部（11−１〜11−Ｎ）で分担し
   て並列処理により行い、 出力時には、アドレス管理部（14）からのアドレス情報
   に基づく各バス結合制御部（14）の制御でバス結合を行
   い、 各イメージ展開メモリ（13）のイメージデータを順次読
   み出して、上記１つの出力装置（15）に出力することを
   特徴とするイメージデータ出力装置の出力制御方式。