JP2684793B2 - 情報処理装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、データを処理する情報処理装置に関するも
のである。さらに詳しくは、オーディオデータやビデオ
データ（以後、AVデータと称す。）の処理に適した情報
処理装置の構成に関する。

従来の技術 近年、コンピュータのマルチメディア化に伴い、AVデ
ータの処理に適した構成がコンピュータに求められるよ
うになってきた。

以下図面を参照しながら、上述した従来の情報処理装
置の一例としてのコンパクトディスク・インタラクティ
ブ・システム（以後、CD−Ｉシステムと称す。）につい
て説明する。CD−Ｉシステムの構成は従来のコンピュー
タと基本的に変わるところはなく、AVデータを処理する
ことを目的の一つとするシステムである。

第５図は、文献（COMPUTER DESIGN Jan,1988）に掲載
されたCD−Ｉシステムの基本部分を示すブロック図であ
る。同図の説明は上記の文献記事を参照されたい。

第６図は、第５図の中で本発明に関係する部分を抜き
出したブロック図である。

第６図において、601〜604は演算手段であり、この例
では601はCPU、602はADPCMデコーダ（AP）、603はDMAコ
ントローラ（DMAC）、604はDRAM等で構成するメモリで
ある。605〜608はそれぞれ演算手段601〜604に対応して
システムバスの使用権を制御するバス調停手段、609は
各バス調停手段605〜608がバスの調停を進めるために相
互に情報を交換するバス調停制御線、610はシステムバ
スであり、この図ではアドレスバスを省略し、８ビット
巾のデータバスのみを示している。実際のCD−Ｉシステ
ムでは、データバスの巾は16ビットである。また、メモ
リは画像メモリ・アクセスコントローラ（第５図の50
9）を介してシステムバスに接続されており、バス調停
手段はこの中に含まれている。611はAP602がデータのバ
ッファリングに使用するデータバッファである。

以上のように構成された情報処理装置について、以下
その動作を説明する。

まず、CPU601が実行するシステム制御のプログラムは
メモリ604に蓄積する。CPU601はメモリ604のアドレスを
指定し、命令を読み込んで実行することを繰り返してプ
ログラムを進めて行く。その過程で、メモリ604上のデ
ータをデコードして音声として出力する処理があった場
合、CPU601は出力するデータのアドレスをAP602の該当
するレジスタに書き込んだ後、AP602に処理の開始を指
示する。AP602は第２のバス調停手段606にシステムバス
610の使用権を要求する。第２のバス調停手段606は他の
バス調停手段605,607と決められた手順によって調整を
行ったうえ、システムバス610の使用権を得てAP602に使
用権を得たことを知らせる。AP602はメモリ604からのデ
コードすべきデータをバッファ611に転送した後、シス
テムバス610の使用権を手放すように第２のバス調停手
段606に指示を出して一連の動作を終了する。メモリ604
内でのデータ転送が必要な場合も同様な手順によって、
DMAC603がシステムバスの使用権を得たうえ、メモリ604
内のデータの読み出しと書き込みを行う。

発明が解決しようとする課題 しかしながら上記のような構成では、すべてのシステ
ムバス全部の使用権を同時に切り換えるため、AVシステ
ムのようにオーディオデータとビデオデータを同時に、
同期して転送する場合など、以下に示す課題を有してい
た。

（１）オーディオデータ，ビデオデータを別々にかため
て転送し、後で同時に再生するために、データバッファ
を必要とする。

（２）もしくは、同時転送を実現する為に、それぞれの
データ専用のバスを別に設ける必要がある。

本発明は上記課題に鑑み、データバッファを必要とせ
ず、また、それぞれのデータ専用のバスを設けることな
しに、AVデータの処理に適する情報処理装置を提供する
ことを目的とする。

課題を解決するための手段 上記目的を達成するために本発明の情報処理装置は、
複数の演算手段と、複数の情報伝達線で構成されるシス
テムバスと、前記各演算手段が要求するデータ転送レー
トに見合った本数の情報伝達線を、それぞれの演算手段
に割り当てるバス巾調停手段と、前記各演算手段の入出
力データをそれぞれ割り当てられたデータ巾に変換する
複数のデータ巾変換手段とを備えたものである。

作用 本発明は上記した構成によって、バス巾調停手段は演
算手段の要求に従って、システムバスの使用権を時間単
位毎ではなく、すなわち時分割ではなく、各情報伝達線
毎に制御し、必要な本数の情報伝達線をそれぞれの演算
手段に割り当てる。また、データ巾変換手段は、演算手
段に固有のデータ巾で入出力する入出力データ（例え
ば、16ビット巾）を割り当てられたデータ巾（例えば、
９ビット）に変換する。そしてバス巾の許容範囲内にお
いて、複数の演算手段が要求するデータ転送を同時に実
行する。

実施例 以下、本発明の一実施例の情報処理装置について、図
面を参照しながら説明する。

第１図は、本発明の一実施例における情報処理装置の
構成を示したブロック図である。１〜４は演算手段であ
り、ここでは、１はCPU、２はADPCMデコーダ（AP）、３
はDMAコントローラ（DMAC）、４はメモリである。５〜
８はそれぞれ演算手段１〜４に割り当てたデータ巾変換
手段、９〜12はそれぞれ演算手段１〜４用のバス巾調停
手段、13は各バス巾調停手段９〜12がバス巾の調停を進
めるために相互に情報を交換するバス巾調停制御線、14
はシステムバスである。ここではアドレスバスを省略
し、８ビット巾のデータバスのみを示している。15〜18
は各バス巾調停手段９〜12が獲得したバスの巾を各デー
タ巾変換手段５〜８に知らせるためのデータ巾制御線で
ある。

第２図は、第１図の各データ巾変換手段５〜８と各バ
ス巾調停手段９〜12をマイクロプロセッサを使って構成
した例を示すブロック図である。201はマイクロプロセ
ッサ、202はプログラムROM、203は第１のI/Oラッチ回
路、204は第２のI/Oラッチ回路、205はメモリ、206はバ
ス巾調停制御線I/F、207は内部システムバスである。第
２図ではデータ巾変換手段とバス巾調停手段を１つのシ
ステムで実現しているため、第１図に示したデータ巾制
御線15〜18は存在しない。

第３図は、データ巾変換手段の機能を実現する手順の
１例を示すパッド図、第４図は、各バス巾調停手段がシ
ステムバスの割当を制御する手順の１例を示すパッド図
であり、それぞれ機能としては独立しているが、第２図
に示したようにマイクロプロセッサを使って実現した１
つのシステムとして実現することもできる。その場合、
マイクロプロセッサは２つの手順を時分割して並行して
進める。

以上のように構成された情報処理装置について、以
下、図を用いてその動作を説明する。

まず、CPU1が実行するシステム制御のプログラムは、
メモリ４に蓄積する。CPU1はメモリ４のアドレスを指定
し、命令を読み込んで実行することを繰り返してプログ
ラムを進めて行く。その過程で、音声出力処理があった
場合、CPU1は音声として出力するデータ（以後、音声デ
ータと称す。）のアドレスをAP2の該当するレジスタに
書き込んだ後、AP2に音声出力を実行するように指示を
出す。AP2は必要なデータ転送量から必要な伝達線の本
数を求め、第２のバス巾調停手段10にシステムバス14の
例えば４本の使用権を要求する。第２のバス調停手段10
は他のバス調停手段9,11,12とバス巾調停制御線13を使
って、決められた手順によって調整を行ったうえ、シス
テムバスの４本の使用権を得てAP2に使用権を得たこと
を知らせるとともに、データ巾制御線16を使って第２の
データ巾変換手段６に獲得したバス巾（今の例では４
本）を知らせる。AP2はメモリ４からの音声データを読
み込んでデコーダなどの処理を実行し、音声として出力
する。このとき、メモリ４に８ビット巾で記録した音声
データは、第４のデータ巾変換手段８が４ビット巾に変
換してシステムバス14にのせる。AP2は第２のデータ巾
変換手段６によって８ビット巾に再変換されたデータを
受け取り、デコードなどの処理をして音声として出力す
る。音声出力の完了後、AP2はシステムバス14の使用権
を手放すように第２のバス調停手段10に指示を出して一
連の動作を終了する。以上の一連の処理と並行して、CP
U1がDMAC3を使ってメモリ４のある部分を他の部分に転
送（コピー）する必要が発生した場合、CPU1はDMAC3に
転送元の開始アドレス，転送先の開始アドレス，転送量
等を設定したうえ、転送の開始を指示する。DAMC3は第
３のバス巾調停手段11にシステムバスの使用権を要求す
る。第３のバス巾調停手段11は他のバス調停手段9,10,1
2とバス巾調停制御線13を使って、決められた手順によ
って調整を行ったうえ、システムバスの残っている４本
の使用権を得てDMAC3に使用権を得たことを知らせると
ともに、データ巾制御線17を使って第３のデータ巾変換
手段７に獲得したバス巾（今の例では４本）を知らせ
る。DMAC3はメモリ４からデータを読み出し、指定され
た転送量に達するまで、順次メモリ４の他のアドレスに
書き込みを進める。このとき、メモリ４から読み出され
たデータは第４のデータ巾変換手段８で一旦４ビット巾
に変換され、システムバス４本を使って転送され、第３
のデータ巾変換手段で８ビット巾に再変換されてDMAC3
に読み込まれる。メモリ４の他のアドレスに書き込むと
きはその逆の手順をたどる。

次に、各データ巾変換手段５〜８とバス巾調停手段９
〜12の内部動作の一例を図を用いて説明する。第２図で
示されるブロック全体を説明の都合上、以後サブシステ
ムと呼ぶ。マイクロプロセッサ201はサブシステム全体
の動作を制御する。マイクロプロセッサ201の動作手順
はプログラムROM202に記録する。第１のI/Oラッチ回路2
03は各演算手段からの８ビット巾のデータを内部システ
ムバス207にのせたり、内部システムバス207上のデータ
を各演算手段に８ビット巾で転送する。第２のI/Oラッ
チ回路204は各バス巾調停手段からの８ビット以下の巾
のデータを内部システムバス207にのせたり、内部シス
テムバス207上のデータを各演算手段に８ビット以下の
巾で転送する。データの巾が８ビット以下の場合、内部
システムバスの残りのラインは意味を持たず、例えば
“L"に固定する。マイクロプロセッサ201はデータの巾
を変換する（例えば、８ビット巾のデータを４ビット巾
の２つのデータに変換する。）際、データをメモリ205
に一時保持する。また、マイクロプロセッサ201はバス
巾調停制御線I/F206を介して他のサブシステムと、お互
いにバス巾の調停をするために情報を交換する。

続いて、第３図を用いて上記サブシステムがデータ巾
調停手段の機能を果たす手順を説明する。第３図で示す
プログラム（以後、プログラムＡとする。）はステップ
302に示すように、データ転送要求がある間走り続け
る。ステップ303はバス巾の指定の有無の判断であり、
ない場合はステップ304,305で示す８ビット巾の双方向
のデータ転送を実行する。バス巾の指定がある場合はス
テップ306で指定データ巾を読み込む。ここで、指定デ
ータ巾は各バス巾調停手段９〜12が指定するものである
が、この例の場合は、バス巾調停手段９〜12の機能は第
４図に示した同じ１つのマイクロプロセッサ上で実行さ
れる別のプログラム（以後、プログラムＢとする。）で
実現するため、実際の読み込みは第２図のメモリ205上
の決められた領域を介して行われる。ステップ307はデ
ータがきている間実行されるループを示しており、ステ
ップ308でシステムバスから各演算手段１〜４に向かう
データであると判断される場合は、ステップ311,312に
示すように、データを８ビット巾に変換して各演算手段
１〜４に転送する。逆向けのデータがあれば、ステップ
309,310に示すように、８ビット巾のデータを指定デー
タ巾に変換してシステムバスに転送する。

続いて、第４図を用いて上記サブシステムがバス巾調
停手段９〜12の機能を果たす手順を説明する。ステップ
402はプログラムＢがシステムが動いている間走り続け
ることを示す。ステップ403はバス要求の有無を判断す
る。無い場合はステップ404で現在バスを使用している
かどうかを判断する。使用している場合は、そのままス
テップ402に戻って実行を続ける。使用していない場合
はステップ405でバスを確保しているかどうかを判断
し、確保している場合はこれをステップ406で開放し、
していない場合はステップ402にもどる。ステップ403で
バス要求が有る場合は、まず、ステップ407で接続する
相手先がビジーな間、ステップ408で待つ。接続ができ
る状態になれば、ステップ409で要求線数のバスが確保
できるかどうかを判断し、できる場合は、ステップ410
でバスを確保し、ステップ411でそれを各演算手段に通
知したのち、ステップ404,405,406を実行する。ステッ
プ409でバスの確保ができない場合は、ステップ412,413
で示すようにそれが可能になるまで待ち続け、可能にな
ればステップ414で調停作業を実施したのち、ステップ4
10,411,404,405,406を実行する。

以上のように本実施例によれば、複数の演算手段１〜
４と、複数の情報伝達線で構成されるデータバス14と、
各演算手段１〜４が要求するデータ転送レートに見合っ
た本数の情報伝達線を、それぞれの演算手段１〜４に割
り当てるバス巾調停手段９〜12と、各演算手段１〜４の
入出力データをそれぞれの割り当てられたデータ巾に変
換する複数のデータ巾変換手段５〜８と、各バス巾調停
手段９〜12が調停作業に必要な情報を交換するバス巾調
停線13と、各バス巾調停手段９〜12が獲得したバスの巾
を各データ巾変換手段５〜８に知らせるためのデータ巾
制御線15〜18と、を設けることにより、システムバス14
の許容範囲内において、複数の演算手段１〜４が要求す
るデータ転送を並行して同時に実行できる。その結果、
時分割でシステムバス14全部を切り換えてデータ転送を
実行する場合に比べて、データバッファを省略、または
その容量を削減できる。

発明の効果 以上のように本発明によれば、バス巾調停手段が、演
算手段の要求に従って、必要な本数の情報伝達線をそれ
ぞれの演算手段に割り当て、データ巾変換手段は、演算
手段の入出力データを割り当てられたデータ巾に返還す
るので、同時に複数の演算手段が、システムバスをアク
セスできるため、システムバスの使用効率が向上すると
共に、演算手段が要求するデータ転送レートに適する本
数を割り当てるため、時分割転送に必要なデータバッフ
ァを必要としない、あるいは、必要なバッファ容量が削
減できる。

よって、システムバスの使用権を各情報伝達線毎に制
御するため、オーディオデータとビデオデータを同時
に、同期して転送することが必要なAVシステムなどを効
率良く実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例における情報処理装置を示す
ブロック図、第２図は第１図の各データ巾変換手段と各
バス巾調停手段をマイクロプロセッサを使って構成した
例を示すブロック図、第３図はデータ巾変換手段の機能
を実現する手順の１例を示すパッド図、第４図は各バス
巾調停手段がシステムバスの割当を制御する手順の１例
を示すパッド図、第５図は従来におけるCD−Ｉシステム
の基本部分を示すブロック図、第６図は第５図の中で本
発明に関係する部分を抜き出して示した情報処理装置の
ブロック図である。 １……第１の演算手段（CPU）、２……第２の演算手段
（AP）、３……第３の演算手段（DMAC）、４……第４の
演算手段（メモリ）、５……第１のデータ巾変換手段、
６……第２のデータ巾変換手段、７……第３のデータ巾
変換手段、８……第４のデータ巾変換手段、９……第１
のバス巾調停手段、10……第２のバス巾調停手段、11…
…第３のバス巾調停手段、12……第４のバス巾調停手
段、13……バス巾調停制御線、14……システムバス、15
……第１のデータ巾制御線、16……第２のデータ巾制御
線、17……第３のデータ巾制御線、18……第４のデータ
巾制御線、201……マイクロプロセッサ、202……プログ
ラムROM、203……第１のI/Oラッチ回路、204……第２の
I/Oラッチ回路、205……メモリ、206……バス巾調停制
御線I/F。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】複数の演算手段と、複数の情報伝達線で構
   成されるシステムバスと、前記各演算手段が要求するデ
   ータ転送レートに見合った本数の情報伝達線を、それぞ
   れの演算手段に割り当てるバス巾調停手段と、前記各演
   算手段が、特有のデータ巾で入出力する入出力データを
   それぞれ割り当てられたデータ巾に変換する複数のデー
   タ巾変換手段、から構成され、 バス巾調停手段は、演算手段からデータ転送要求を受け
   つけた場合、他の演算装置間のデータ転送に使用されて
   いない情報伝達線を、上記演算手段の要求するデータ転
   送に割り当てる事により、システムバスの有効利用を図
   る情報処理装置。