JP2549765B2 - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JP2549765B2 JP2549765B2 JP2329962A JP32996290A JP2549765B2 JP 2549765 B2 JP2549765 B2 JP 2549765B2 JP 2329962 A JP2329962 A JP 2329962A JP 32996290 A JP32996290 A JP 32996290A JP 2549765 B2 JP2549765 B2 JP 2549765B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- image
- circuit
- power consumption
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Digital Computer Display Output (AREA)
- Power Sources (AREA)
- Calculators And Similar Devices (AREA)
- Microcomputers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、マイクロコンピュータのシステム構成に
関する。
関する。
ラップトップ型あるいはノートブック型のマイクロコ
ンピュータは、その携帯性のよさから広く普及しつつあ
る。ところで、このようなマイクロコンピュータに共通
している問題の１つは消費電力である。すなわち、これ
らのマイクロコンピュータは携帯用電源として電池を用
いているが、通常動作だと２〜５時間程度しか動作しな
いのが現状である。そのため１定時間内に入力しない場
合は自動にCPUを停止し、さらに表示をも消去させる機
能を設けて消費電力を減少させている例もある。
ンピュータは、その携帯性のよさから広く普及しつつあ
る。ところで、このようなマイクロコンピュータに共通
している問題の１つは消費電力である。すなわち、これ
らのマイクロコンピュータは携帯用電源として電池を用
いているが、通常動作だと２〜５時間程度しか動作しな
いのが現状である。そのため１定時間内に入力しない場
合は自動にCPUを停止し、さらに表示をも消去させる機
能を設けて消費電力を減少させている例もある。
従来のCPUを含んだ表示システム部のブロック図を第
８図に示す。ここでLCDデータ108は表示コントローラ10
3がVROM104の内容に応じて出力するLCD用のデータであ
る。
８図に示す。ここでLCDデータ108は表示コントローラ10
3がVROM104の内容に応じて出力するLCD用のデータであ
る。
LCD同期信号は表示コントローラ103が出力するLCDデ
ータをLCD107に表示するための同期信号である。
ータをLCD107に表示するための同期信号である。
先の例では図中CPU102と表示用コントローラ103を停
止することにより、CPU102、表示用コントローラ103お
よびVRAM104の消費電力を下げることができる。ただ
し、停止した際はLCDデータ108とLCD同期信号109は出力
されない。
止することにより、CPU102、表示用コントローラ103お
よびVRAM104の消費電力を下げることができる。ただ
し、停止した際はLCDデータ108とLCD同期信号109は出力
されない。
従来のマイクロコンピュータでは電池駆動の時間が短
く不便なものであった。特に表示については表示しなが
らユーザーが考えている間に電池が消耗してしまうとい
う問題がある。
く不便なものであった。特に表示については表示しなが
らユーザーが考えている間に電池が消耗してしまうとい
う問題がある。
本発明はこの問題を解決し、ユーザーがゆっくり考え
ながらマイクロコンピュータを使用でき、かつ電池消耗
を防止した携帯マイクロコンピュータを提供することを
目的とする。
ながらマイクロコンピュータを使用でき、かつ電池消耗
を防止した携帯マイクロコンピュータを提供することを
目的とする。
上記目的を達成するため本発明は中央演算装置（CP
U）、第１の画像表示記憶回路、表示画像発生回路、お
よび表示素子を備え、通常消費電力表示モードと定消費
電力表示モードを有するマイクロコンピュータにおいて
以下の手段を取ることを特徴としている。
U）、第１の画像表示記憶回路、表示画像発生回路、お
よび表示素子を備え、通常消費電力表示モードと定消費
電力表示モードを有するマイクロコンピュータにおいて
以下の手段を取ることを特徴としている。
（１） 表示制御回路と第２の画像表示記憶回路を設
け、表示制御回路は表示画像発生回路、表示素子および
第２の画像表示記憶回路と信号線で接続し、前記通常消
費電力表示モードにおいて前記表示画像発生回路から出
力される前記第１の画像表示記憶回路に記憶されたデー
タに基づく画像データを前記表示画像発生回路から出力
される同期信号にしたがって前記表示素子に表示し、前
記第２の画像表示記憶回路に前記画像データを常時また
は所定のタイミングで固定画像データとして記憶する。
け、表示制御回路は表示画像発生回路、表示素子および
第２の画像表示記憶回路と信号線で接続し、前記通常消
費電力表示モードにおいて前記表示画像発生回路から出
力される前記第１の画像表示記憶回路に記憶されたデー
タに基づく画像データを前記表示画像発生回路から出力
される同期信号にしたがって前記表示素子に表示し、前
記第２の画像表示記憶回路に前記画像データを常時また
は所定のタイミングで固定画像データとして記憶する。
（２） 低消費電力表示モードにおいては前記第２の画
像表示記憶回路に記憶された固定画像データを新たに発
生させた同期信号にしたがって連続的に前記表示素子に
表示し、かつ表示画像発生回路の動作を停止する。
像表示記憶回路に記憶された固定画像データを新たに発
生させた同期信号にしたがって連続的に前記表示素子に
表示し、かつ表示画像発生回路の動作を停止する。
（３） 低消費電力表示モードにおいて前記第２の画像
表示記憶回路に記憶された固定画像データを前記表示画
像発生回路から出力される同期信号にしたがって連続的
に前記表示素子に表示し、かつ表示画像発生回路の動作
を停止する。
表示記憶回路に記憶された固定画像データを前記表示画
像発生回路から出力される同期信号にしたがって連続的
に前記表示素子に表示し、かつ表示画像発生回路の動作
を停止する。
（４） 低消費電力表示モードから通常消費電力表示モ
ードへの切り替えの際、前記第２の画像表示記憶回路に
記憶された固定画像データを前記新たに発生させた同期
信号または前記表示画像発生回路から出力される同期信
号にしたがって連続的に前記表示素子に表示し、前記表
示画像発生回路から出力される前記第１の画像表示記憶
回路に記憶されたデータに基づく画像データを前記表示
画像発生回路から出力する。
ードへの切り替えの際、前記第２の画像表示記憶回路に
記憶された固定画像データを前記新たに発生させた同期
信号または前記表示画像発生回路から出力される同期信
号にしたがって連続的に前記表示素子に表示し、前記表
示画像発生回路から出力される前記第１の画像表示記憶
回路に記憶されたデータに基づく画像データを前記表示
画像発生回路から出力する。
（５） 通常消費電力表示モードから低消費電力表示モ
ードへの切り替えの際、前記表示画像発生回路から出力
される前記第１の画像表示記憶回路に記憶されたデータ
に基づく画像データを前記表示画像発生回路から出力さ
れる同期信号にしたがって前記表示素子に表示し、前記
第２の画像表示記憶回路に記憶された固定画像データを
前記新たに発生させた同期信号または前記表示制御回路
から出力される同期信号にしたがって出力する。
ードへの切り替えの際、前記表示画像発生回路から出力
される前記第１の画像表示記憶回路に記憶されたデータ
に基づく画像データを前記表示画像発生回路から出力さ
れる同期信号にしたがって前記表示素子に表示し、前記
第２の画像表示記憶回路に記憶された固定画像データを
前記新たに発生させた同期信号または前記表示制御回路
から出力される同期信号にしたがって出力する。
（６） 中央演算装置（CPU）による前記第１の画像表
示記憶回路または表示画像発生回路のアクセスを検出す
る検出手段を備え、上記検出手段による検出頻度に応じ
て前記通常消費電力表示モードと前記低消費電力表示モ
ードの切り替えを行う。
示記憶回路または表示画像発生回路のアクセスを検出す
る検出手段を備え、上記検出手段による検出頻度に応じ
て前記通常消費電力表示モードと前記低消費電力表示モ
ードの切り替えを行う。
（７） 中央演算装置（CPU）への割り込み信号を検出
する検出手段を備え、上記検出手段による検出頻度に応
じて前記通常消費電力表示モードと前記低消費電力表示
モードの切り替えを行う。
する検出手段を備え、上記検出手段による検出頻度に応
じて前記通常消費電力表示モードと前記低消費電力表示
モードの切り替えを行う。
（８） 中央演算装置（CPU）による前記第１の画像表
示記憶回路または表示画像発生回路のアクセスを検出す
る検出手段を備え、低消費電力表示モードと併せて、上
記検出手段による検出頻度に応じてCPUの停止と駆動、
または駆動周波数の切り替えを行う。
示記憶回路または表示画像発生回路のアクセスを検出す
る検出手段を備え、低消費電力表示モードと併せて、上
記検出手段による検出頻度に応じてCPUの停止と駆動、
または駆動周波数の切り替えを行う。
（９） 中央演算装置（CPU）への割り込み信号を検出
する検出手段を備え、低消費電力表示モードと併せて、
上記検出手段による検出頻度に応じてCPUの停止と駆
動、または駆動周波数の切り替えを行う。
する検出手段を備え、低消費電力表示モードと併せて、
上記検出手段による検出頻度に応じてCPUの停止と駆
動、または駆動周波数の切り替えを行う。
パーソナルコンピュータ全体の電流をシステム部電流
Ａ、表示部電流Ｂ、保持電流Ｃの３つに分けて時間ｔと
の関係を考えると第７図ａの模式図になる。何も省電し
なければ、Ａ＋Ｂ＋Ｃの電流が常に流れていることにな
る。ここで、最も大きな割合を占めているシステム部
（表示部の約４倍）はソフトとユーザーの必要性に応じ
て細かく停止することにより省電できる。実際に、OSに
よる検出やバス検出などを用いた幾つかの製品がある。
理想的にシステム部をソフトとユーザーの必要性に応じ
て細かく停止して省電した場合を第７図ｂの模式図に示
す。ここで、システム部が省電できた後にもう１段の省
電を考えた場合、表示部省電の全システムに対する影響
は大きくなる。すなわち、システム部の省電だけでは全
システムの動作時間を数倍にするのが限度であるが、こ
れに表示部の省電をすれば２桁倍になる。
Ａ、表示部電流Ｂ、保持電流Ｃの３つに分けて時間ｔと
の関係を考えると第７図ａの模式図になる。何も省電し
なければ、Ａ＋Ｂ＋Ｃの電流が常に流れていることにな
る。ここで、最も大きな割合を占めているシステム部
（表示部の約４倍）はソフトとユーザーの必要性に応じ
て細かく停止することにより省電できる。実際に、OSに
よる検出やバス検出などを用いた幾つかの製品がある。
理想的にシステム部をソフトとユーザーの必要性に応じ
て細かく停止して省電した場合を第７図ｂの模式図に示
す。ここで、システム部が省電できた後にもう１段の省
電を考えた場合、表示部省電の全システムに対する影響
は大きくなる。すなわち、システム部の省電だけでは全
システムの動作時間を数倍にするのが限度であるが、こ
れに表示部の省電をすれば２桁倍になる。
本システムは上の効果を意識して、表示部の電流表示
を消去せずに削減する方法を提供する。本システムでは
通常モードにおいて第１図中の表示コントローラー103
から出力されるLCDデータ108をLCD同期信号109に従って
表示する間、保持メモリ回路106を用いてLCDデータ108
を記憶しておき、省電モードにおいては第２図に示す通
りVRAM104のデータを基に演算を行うため多大な電力を
必要とする表示用コントローラー103を停止し、その代
りにわずかな電力しか必要としない保持メモリ回路106
中のLCD保持データ202を組り返し表示する。この２つの
モードの切り替えを、例えばVRAMの書き換えをした場合
は通常モードでそれ以外は省電モードとすることによっ
て、ワープロソフト等の場合VRAM104にアクセスする時
間はほとんど無いので、ほとんどの時間は省電モードに
なり有効である。
を消去せずに削減する方法を提供する。本システムでは
通常モードにおいて第１図中の表示コントローラー103
から出力されるLCDデータ108をLCD同期信号109に従って
表示する間、保持メモリ回路106を用いてLCDデータ108
を記憶しておき、省電モードにおいては第２図に示す通
りVRAM104のデータを基に演算を行うため多大な電力を
必要とする表示用コントローラー103を停止し、その代
りにわずかな電力しか必要としない保持メモリ回路106
中のLCD保持データ202を組り返し表示する。この２つの
モードの切り替えを、例えばVRAMの書き換えをした場合
は通常モードでそれ以外は省電モードとすることによっ
て、ワープロソフト等の場合VRAM104にアクセスする時
間はほとんど無いので、ほとんどの時間は省電モードに
なり有効である。
〔実施例１〕 第１図に本発明に基づく通常モード時の実施例をブロ
ック図を示す。ここで、CPU102は例えばインテル社の80
C88等の中央演算装置に相当する。VRAM104は公知のとお
りマイクロコンピュータに使われるダイナミックラム等
を用いたビデオメモリーのことで第１の画像表示記憶回
路に相当する。保持メモリ回路106はLCDデータ108を記
憶できるダイナミックラム等を用いた記憶回路素子を含
む回路であり画像固定表示用の第２の画像表示記憶回路
に相当する。表示コントローラ103は通常のVGAコントロ
ーラなどと呼ばれているマイクロコンピュータ用回路で
あり表示画像発生回路に相当する。画像回路105は本シ
ステムの中心的制御を行い、表示制御回路に相当する。
LCD回路107は液晶表示体を含む表示回路で表示素子に相
当する。以下、本実施例のシステムの動作について説明
する。尚、CPU102、表示コントローラ103、VRAM104はア
ドレスバス101で連結されている。
ック図を示す。ここで、CPU102は例えばインテル社の80
C88等の中央演算装置に相当する。VRAM104は公知のとお
りマイクロコンピュータに使われるダイナミックラム等
を用いたビデオメモリーのことで第１の画像表示記憶回
路に相当する。保持メモリ回路106はLCDデータ108を記
憶できるダイナミックラム等を用いた記憶回路素子を含
む回路であり画像固定表示用の第２の画像表示記憶回路
に相当する。表示コントローラ103は通常のVGAコントロ
ーラなどと呼ばれているマイクロコンピュータ用回路で
あり表示画像発生回路に相当する。画像回路105は本シ
ステムの中心的制御を行い、表示制御回路に相当する。
LCD回路107は液晶表示体を含む表示回路で表示素子に相
当する。以下、本実施例のシステムの動作について説明
する。尚、CPU102、表示コントローラ103、VRAM104はア
ドレスバス101で連結されている。
表示コントローラ103はVRAM104の内容をスキャンして
所定の演算を行い、その結果としての画像データをLCD
用に変換してLCDデータ108を出力すると同時にLCD駆動
のためのLCD同期信号109を出力する。画像回路105はLCD
データ108とLCD同期信号109をLCD回路107に転送し、そ
の間にLCDデータ108とLCD同期信号109を保持メモリ回路
106に転送する。保持メモリ回路106は画像回路105から
のLCDデータ108をLCD同期信号109に応じてメモリに記憶
する。LCD回路107は画像回路105からのLCDデータ108をL
CD同期信号109に応じてLCDに表示する。なお、画像回路
105から保持メモリ回路106へのLCDデータ108とLCD同期
信号109の転送は常に行っても良いし、省電モードに入
る直前の内容でも良い。
所定の演算を行い、その結果としての画像データをLCD
用に変換してLCDデータ108を出力すると同時にLCD駆動
のためのLCD同期信号109を出力する。画像回路105はLCD
データ108とLCD同期信号109をLCD回路107に転送し、そ
の間にLCDデータ108とLCD同期信号109を保持メモリ回路
106に転送する。保持メモリ回路106は画像回路105から
のLCDデータ108をLCD同期信号109に応じてメモリに記憶
する。LCD回路107は画像回路105からのLCDデータ108をL
CD同期信号109に応じてLCDに表示する。なお、画像回路
105から保持メモリ回路106へのLCDデータ108とLCD同期
信号109の転送は常に行っても良いし、省電モードに入
る直前の内容でも良い。
〔実施例２〕 第２図に本発明に基づく省電モード時の実施例のブロ
ック図を示す。表示コントローラ103は停止させる。こ
のとき、表示用コントローラ103内のコントロールレジ
スタおよびVRAM104の内容は保持されている。画像回路1
05は疑似同期信号201を発生してLCD回路107に転送する
と同時に、疑似同期信号201に同期して保持メモリ回路1
06内に記憶されたLCD保持データ202をLCD回路107に繰り
返し転送する。LCD回路107は画像回路105からのLCD保持
データ202を疑似LCD同期信号201に応じてLCDに表示す
る。
ック図を示す。表示コントローラ103は停止させる。こ
のとき、表示用コントローラ103内のコントロールレジ
スタおよびVRAM104の内容は保持されている。画像回路1
05は疑似同期信号201を発生してLCD回路107に転送する
と同時に、疑似同期信号201に同期して保持メモリ回路1
06内に記憶されたLCD保持データ202をLCD回路107に繰り
返し転送する。LCD回路107は画像回路105からのLCD保持
データ202を疑似LCD同期信号201に応じてLCDに表示す
る。
〔実施例３〕 第３図に本発明に基づく省電モード時の別の実施例の
ブロック図を示す。表示コントローラ103はLCD同期信号
109を出力しながら、その他の機能は停止させる。この
とき、表示コントローラ103内の内容は保持されてい
る。画像回路105はLCD同期回路109をLCD回路107に転送
すると同時に、LCD同期信号109に同期して保持メモリ回
路106内に記憶されたLCD保持データ202をLCD回路107に
繰り返し転送する。LCD回路107は画像回路105からのLCD
保持データ202をLCD同期信号109に応じてLCDに表示す
る。ここで、VRAM104は表示コントローラが停止時の状
態のままデータを保持している。
ブロック図を示す。表示コントローラ103はLCD同期信号
109を出力しながら、その他の機能は停止させる。この
とき、表示コントローラ103内の内容は保持されてい
る。画像回路105はLCD同期回路109をLCD回路107に転送
すると同時に、LCD同期信号109に同期して保持メモリ回
路106内に記憶されたLCD保持データ202をLCD回路107に
繰り返し転送する。LCD回路107は画像回路105からのLCD
保持データ202をLCD同期信号109に応じてLCDに表示す
る。ここで、VRAM104は表示コントローラが停止時の状
態のままデータを保持している。
〔実施例４〕 第４図（ａ）に本発明に基づく実施例２による省電モ
ード時から実施例１による通常モードへ切り換える際の
実施例のブロック図を示す。表示コントローラ103を駆
動させてVRAM104の内容をスキャンして所定の演算を行
い、その結果としての画像データをLCD用に変換してLCD
データ108を出力すると同時にLCD駆動のためのLCD同期
信号109を出力する。画像回路105は疑似同期信号201を
発生してLCD回路107に転送すると同時に、疑似同期信号
201に同期して保持メモリ回路106内に記憶されたLCD保
持データ202をLCD回路107に繰り返し転送する。LCD回路
107は画像回路105からのLCD保持データ202を疑似LCD同
期信号201に応じてLCDに表示する。これは表示コントロ
ーラ103を駆動してから正常動作をするまでの間、表示
コントローラ103を駆動しながら省電モードで表示する
期間を設けなければならないからである。
ード時から実施例１による通常モードへ切り換える際の
実施例のブロック図を示す。表示コントローラ103を駆
動させてVRAM104の内容をスキャンして所定の演算を行
い、その結果としての画像データをLCD用に変換してLCD
データ108を出力すると同時にLCD駆動のためのLCD同期
信号109を出力する。画像回路105は疑似同期信号201を
発生してLCD回路107に転送すると同時に、疑似同期信号
201に同期して保持メモリ回路106内に記憶されたLCD保
持データ202をLCD回路107に繰り返し転送する。LCD回路
107は画像回路105からのLCD保持データ202を疑似LCD同
期信号201に応じてLCDに表示する。これは表示コントロ
ーラ103を駆動してから正常動作をするまでの間、表示
コントローラ103を駆動しながら省電モードで表示する
期間を設けなければならないからである。
逆の場合として、第４図（ｂ）に本発明に基づく実施
例１による通常モード時から実施例２による省電モード
へ切り換える際の実施例のブロック図を示す。表示コン
トローラ103を駆動させてVRAM104の内容をスキャンして
所定の演算を行い、その結果としての画像データをLCD
用に変換してLCDデータ108を出力すると同時にLCD駆動
のためのLCD同期信号109を出力する。画像回路105は疑
似同期信号201を発生して保持メモリ回路106に転送す
る。
例１による通常モード時から実施例２による省電モード
へ切り換える際の実施例のブロック図を示す。表示コン
トローラ103を駆動させてVRAM104の内容をスキャンして
所定の演算を行い、その結果としての画像データをLCD
用に変換してLCDデータ108を出力すると同時にLCD駆動
のためのLCD同期信号109を出力する。画像回路105は疑
似同期信号201を発生して保持メモリ回路106に転送す
る。
LCD回路107は画像回路105からのLCDデータ108をLCD同
期信号109に応じてLCDに表示する。
期信号109に応じてLCDに表示する。
〔実施例５〕 第５図に本発明に基づく省電モードと通常モードの切
り換え判断についての実施例のブロック図を示す。判断
回路501はアドレスバスとCPUへの割り込み信号INTR503
を監視して表示の変化が無いと判断した場合は表示を省
電モードにする信号を判断信号A502として出力し、表示
の変化があると判断した場合は表示を通常モードにする
信号を判断信号A502として出力する。ここで判断基準は
VRAMへのアクセス頻度、INTRの頻度などである。図中で
は判断信号A502に応じてハード的に切り替えているが、
勿論レジスタを判断回路内部に設けて定期的に検出した
後ソフト的に切り替えることによっても可能である。
り換え判断についての実施例のブロック図を示す。判断
回路501はアドレスバスとCPUへの割り込み信号INTR503
を監視して表示の変化が無いと判断した場合は表示を省
電モードにする信号を判断信号A502として出力し、表示
の変化があると判断した場合は表示を通常モードにする
信号を判断信号A502として出力する。ここで判断基準は
VRAMへのアクセス頻度、INTRの頻度などである。図中で
は判断信号A502に応じてハード的に切り替えているが、
勿論レジスタを判断回路内部に設けて定期的に検出した
後ソフト的に切り替えることによっても可能である。
〔実施例６〕 第６図に本発明に基づく省電モード時と通常モードの
切り換え判断についての他の実施例のブロック図を示
す。監視回路602はアドレスバスとCPUへの割り込み信号
INTR503を監視して表示の変化が無いと判断した場合は
表示を省電モードにする信号を判断信号A502として出力
し、表示の変化があると判断した場合は表示を通常モー
ドにする信号を判断信号A502として出力する。さらに、
監視回路602はアドレスバスとCPUへの割り込み信号INTR
を監視して入力の変化が無いと判断した場合はCPUを省
電モードにする信号を判断信号B601として出力する。こ
こで判断基準は実施例５で述べたことに加えOS中の入出
力ファンクションへのアクセス頻度などである。この様
にCPUも省電することにより、作用で述べた全システム
の省電が飛躍的に向上する。
切り換え判断についての他の実施例のブロック図を示
す。監視回路602はアドレスバスとCPUへの割り込み信号
INTR503を監視して表示の変化が無いと判断した場合は
表示を省電モードにする信号を判断信号A502として出力
し、表示の変化があると判断した場合は表示を通常モー
ドにする信号を判断信号A502として出力する。さらに、
監視回路602はアドレスバスとCPUへの割り込み信号INTR
を監視して入力の変化が無いと判断した場合はCPUを省
電モードにする信号を判断信号B601として出力する。こ
こで判断基準は実施例５で述べたことに加えOS中の入出
力ファンクションへのアクセス頻度などである。この様
にCPUも省電することにより、作用で述べた全システム
の省電が飛躍的に向上する。
本発明の構成によるマイクロコンピュータにより低消
電モードでも表示部の表示を消してしまうという問題が
無く、ユーザーは思考を中断させることなく操作できる
とともに、消費電力の大幅な節約ができる。
電モードでも表示部の表示を消してしまうという問題が
無く、ユーザーは思考を中断させることなく操作できる
とともに、消費電力の大幅な節約ができる。
第１図は本発明に基づく実施例１のブロック図を示す。 第２図は本発明に基づく実施例２のブロック図を示す。 第３図は本発明に基づく実施例３のブロック図を示す。 第４図（ａ）および第４図（ｂ）は本発明に基づく実施
例４のブロック図を示す。 第５図は本発明に基づく実施例５のブロック図を示す。 第６図は本発明に基づく実施例６のブロック図を示す。 第７図は本発明による効果の模式図を示す。 第８図は従来のマイクロコンピュータ表示部のブロック
図を示す。 102……CPU、 103……表示コントローラ、 104……VRAM、 105……画像回路、 106……保持メモリ回路、 107……LCD回路。
例４のブロック図を示す。 第５図は本発明に基づく実施例５のブロック図を示す。 第６図は本発明に基づく実施例６のブロック図を示す。 第７図は本発明による効果の模式図を示す。 第８図は従来のマイクロコンピュータ表示部のブロック
図を示す。 102……CPU、 103……表示コントローラ、 104……VRAM、 105……画像回路、 106……保持メモリ回路、 107……LCD回路。
Claims (8)
- 【請求項１】中央演算装置、第１の画像表示記憶回路、
表示画像発生回路および表示素子を備え、通常消費電力
表示モードと低消費電力表示モードを有するマイクロコ
ンピュータにおいて、表示制御回路と第２の画像表示記
憶回路を設け、表示制御回路は表示画像発生回路、表示
素子および第２の画像表示記憶回路と信号線で接続し、
前記通常消費電力表示モードの時は、前記表示画像発生
回路から出力される前記第１の画像表示記憶回路に記憶
されたデータに基づく画像データを前記表示画像発生回
路から出力される同期信号にしたがって、表示制御回路
を介して前記表示素子に表示するとともに、前記第２の
画像表示記憶回路に前記画像データを固定画像データと
して常時または所定のタイミングで記憶させ、低消費電
力表示モードの時は、前記第２の画像表示記憶回路に記
憶された固定画像データを前記表示制御回路から新たに
発生させた同期信号にしたがって表示制御回路を介して
連続的に前記表示素子に表示し、かつ表示画像発生回路
の動作を停止することを特徴とするマイクロコンピュー
タ。 - 【請求項２】請求項１記載のマイクロコンピュータにお
いて、低消費電力表示モードの時は、前記第２の画像表
示記憶回路に記憶された固定画像データを前記表示制御
回路から出力される同期信号にしたがって連続的に前記
表示素子に表示し、かつ表示画像発生回路の動作を停止
することを特徴とするマイクロコンピュータ。 - 【請求項３】請求項１記載のマイクロコンピュータにお
いて、低消費電力表示モードから通常消費電力表示モー
ドへり切り替えの際、前記第２の画像表示記憶回路に記
憶された固定画像データを前記新たに発生させた同期信
号または前記表示画像発生回路から出力される同期信号
にしたがって連続的に前記表示素子に表示し、前記表示
画像発生回路から出力される前記第１の画像表示記憶回
路に記憶されたデータに基づく画像データを前記表示画
像発生回路から出力する期間を設けることを特徴とする
マイクロコンピュータ。 - 【請求項４】請求項１記載のマイクロコンピュータにお
いて、通常消費電力表示モードから低消費電力表示モー
ドへの切り替えの際、前記表示画像発生回路から出力さ
れる前記第１の画像表示記憶回路に記憶されたデータに
基づく画像データを前記表示画像発生回路から出力され
る同期信号にしたがって前記表示素子に表示し、前記第
２の画像表示記憶回路に記憶された固定画像データを前
記新たに発生させた同期信号または前記表示画像発生回
路から出力される同期信号にしたがって出力することを
特徴とするマイクロコンピュータ。 - 【請求項５】請求項１記載のマイクロコンピュータにお
いて、中央演算装置による前記第１の画像表示記憶回路
または表示画像発生回路のアクセスを検出する検出手段
を備え、上記検出手段による検出頻度に応じて前記通常
消費電力表示モードと前記低消費電力表示モードの切り
替えを行うことを特徴とするマイクロコンピュータ。 - 【請求項６】請求項１記載のマイクロコンピュータにお
いて、中央演算装置への割り込み信号を検出する検出手
段を備え、上記検出手段による検出頻度に応じて前記通
常消費電力表示モードと前記低消費電力表示モードの切
り替えを行うことを特徴とするマイクロコンピュータ。 - 【請求項７】請求項１記載のマイクロコンピュータにお
いて、中央演算装置による前記第１の画像表示記憶回路
または表示画像発生回路のアクセスを検出する検出手段
を備え、低消費電力表示モードと併せて、上記検出手段
による検出頻度に応じてCPUの停止と駆動、または駆動
周波数の切り替えを行うことを特徴とするマイクロコン
ピュータ。 - 【請求項８】請求項１記載のマイクロコンピュータにお
いて、中央演算装置への割り込み信号を検出する検出手
段を備え、低消費電力表示モードと併せて、上記検出手
段による検出頻度に応じてCPUの停止と駆動、または駆
動周波数の切り替えを行うことを特徴とするマイクロコ
ンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2329962A JP2549765B2 (ja) | 1990-11-30 | 1990-11-30 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2329962A JP2549765B2 (ja) | 1990-11-30 | 1990-11-30 | マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04205227A JPH04205227A (ja) | 1992-07-27 |
| JP2549765B2 true JP2549765B2 (ja) | 1996-10-30 |
Family
ID=18227216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2329962A Expired - Fee Related JP2549765B2 (ja) | 1990-11-30 | 1990-11-30 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2549765B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5513359A (en) * | 1993-07-23 | 1996-04-30 | International Business Machines Corporation | Desktop computer having a single-switch suspend/resume function |
| JPH08278769A (ja) | 1995-04-05 | 1996-10-22 | Citizen Watch Co Ltd | マイクロコンピュータ |
| US6971034B2 (en) * | 2003-01-09 | 2005-11-29 | Intel Corporation | Power/performance optimized memory controller considering processor power states |
| JP4491408B2 (ja) * | 2005-11-25 | 2010-06-30 | シャープ株式会社 | 携帯情報端末 |
| JP2011141818A (ja) * | 2010-01-08 | 2011-07-21 | Toshiba Corp | グラフィックコントローラ、情報処理装置および省電力方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04107623A (ja) * | 1990-08-28 | 1992-04-09 | Seiko Epson Corp | 表示装置 |
-
1990
- 1990-11-30 JP JP2329962A patent/JP2549765B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04205227A (ja) | 1992-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5864336A (en) | Liquid crystal display device | |
| US20080100636A1 (en) | Systems and Methods for Low-Power Computer Operation | |
| JP3213208B2 (ja) | 情報処理装置及びその制御方法 | |
| JP3266402B2 (ja) | 表示装置 | |
| US4313180A (en) | Refresh system for a dynamic memory | |
| JPH04242790A (ja) | 電子機器 | |
| JPH09120323A (ja) | 電源制御方法及び装置及び電子機器 | |
| JP2002072990A (ja) | 画像表示システム及び表示装置 | |
| JP2549765B2 (ja) | マイクロコンピュータ | |
| JPH09297562A (ja) | Ｌｃｄ表示装置 | |
| JP2904876B2 (ja) | パーソナルコンピュータの表示装置 | |
| EP2416230B1 (en) | Computer system with power saving function | |
| JP3239455B2 (ja) | 画像表示装置 | |
| JPH10240391A (ja) | 携帯型ドキュメント表示／処理装置及び同装置に適用されるパワー管理制御方法 | |
| JP2595243Y2 (ja) | マイクロコンピュータ | |
| JP2547332Y2 (ja) | マイクロコンピュータ | |
| JP2821417B2 (ja) | 省電力表示装置およびこれを用いたパーソナルコンピュータ | |
| JPH05273950A (ja) | 画像表示装置 | |
| JPS6259396B2 (ja) | ||
| JP2582417Y2 (ja) | マイクロコンピュータ | |
| JP2986045B2 (ja) | ビデオ・サブシステムにおける電力管理の方法および装置 | |
| JP2726558B2 (ja) | パーソナルコンピュータ | |
| JP3058070B2 (ja) | 情報処理装置 | |
| JPH04242791A (ja) | 電子機器 | |
| JP2941409B2 (ja) | パーソナルコンピュータの表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |