JP2582417Y2 - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JP2582417Y2 JP2582417Y2 JP1432092U JP1432092U JP2582417Y2 JP 2582417 Y2 JP2582417 Y2 JP 2582417Y2 JP 1432092 U JP1432092 U JP 1432092U JP 1432092 U JP1432092 U JP 1432092U JP 2582417 Y2 JP2582417 Y2 JP 2582417Y2
- Authority
- JP
- Japan
- Prior art keywords
- display
- image
- circuit
- synchronization signal
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Computer Display Output (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【0001】
【産業上の利用分野】本考案は、マイクロコンピュータ
の表示システムに関する。
の表示システムに関する。
【0002】
【従来の技術】ラップトップ型あるいはノートブック型
のマイクロコンピュータは、その携帯性のよさから広く
普及しつつある。 ところで、このようなマイクロコン
ピュータに共通している問題の1つは消費電力である。
すなわち、これらのマイクロコンピュータは携帯用電源
として電池を用いているが、通常動作だと2ー5時間程
度しか動作しないのが現状である。そのため表示の省電
を行うシステムが本考案者により既に発明されている。
図3はこのシステムの通常モード時のブロック図を示
す。表示コントローラ103はLCDデータ108とL
CD同期信号109を画像回路105を通してLCD回
路107に出力し、省電モードに切り替わる直前のLC
Dデータを表示コントローラ103から発生するデータ
転送用信号を基にしたLCD同期信号109に従って保
持メモリ回路106に記憶する。 図4はこのシステム
の省電モード時のブロック図を示す。画像回路105か
ら発生した疑似同期信号201に従って、保持メモリ回
路106中のデータはLCD保持データ202として画
像回路105を介してLCD回路107に出力される。
同時に、画像回路105から発生した疑似同期信号20
1はLCD回路に出力する。
のマイクロコンピュータは、その携帯性のよさから広く
普及しつつある。 ところで、このようなマイクロコン
ピュータに共通している問題の1つは消費電力である。
すなわち、これらのマイクロコンピュータは携帯用電源
として電池を用いているが、通常動作だと2ー5時間程
度しか動作しないのが現状である。そのため表示の省電
を行うシステムが本考案者により既に発明されている。
図3はこのシステムの通常モード時のブロック図を示
す。表示コントローラ103はLCDデータ108とL
CD同期信号109を画像回路105を通してLCD回
路107に出力し、省電モードに切り替わる直前のLC
Dデータを表示コントローラ103から発生するデータ
転送用信号を基にしたLCD同期信号109に従って保
持メモリ回路106に記憶する。 図4はこのシステム
の省電モード時のブロック図を示す。画像回路105か
ら発生した疑似同期信号201に従って、保持メモリ回
路106中のデータはLCD保持データ202として画
像回路105を介してLCD回路107に出力される。
同時に、画像回路105から発生した疑似同期信号20
1はLCD回路に出力する。
【0003】
【考案が解決しようとする課題】上の低消電表示システ
ムにおいては、上記表示コントローラから発生する垂直
同期期間におけるデータ転送用同期信号のパルス数が表
示コントローラ製造各社によって異なるため、表示コン
トローラ製造会社を変更するたびに画像回路から発生す
る疑似同期信号における垂直同期期間のデータ転送用同
期信号のパルス数を合わせ込まなければならない。
ムにおいては、上記表示コントローラから発生する垂直
同期期間におけるデータ転送用同期信号のパルス数が表
示コントローラ製造各社によって異なるため、表示コン
トローラ製造会社を変更するたびに画像回路から発生す
る疑似同期信号における垂直同期期間のデータ転送用同
期信号のパルス数を合わせ込まなければならない。
【0004】本考案はこの問題を解決し、表示低電力シ
ステムに汎用性を持たせると同時に保持メモリ回路中へ
の必要保持データ数を削減することを目的とする。
ステムに汎用性を持たせると同時に保持メモリ回路中へ
の必要保持データ数を削減することを目的とする。
【0005】
【課題を解決するための手段】上記目的を達成するため
に本考案は以下の手段をとる。 (1)中央演算装置、第1の画像表示記憶回路、画像固
定表示用の第2の画像表示記憶回路、表示画像発生回
路、表示制御回路および表示素子を備え、通常消費電力
表示モードと低消費電力表示モードを有するマイクロコ
ンピュータにおいて、前記表示画像発生回路から出力さ
れる同期信号に基づく水平同期期間中における前記同期
信号に基づく最初のデータ転送用信号のパルスから前記
表示制御回路から新たに発生させた疑似同期信号に基づ
く水平同期期間中における前記疑似同期信号に基づくデ
ータ転送用信号のパルス数に一致した数までの前記表示
画像発生回路から出力される前記同期信号に基づくデー
タ転送用信号に従って前記表示画像発生回路から出力さ
れる前記第1の画像表示記憶回路に記憶されたデータに
基づく画像データを前記第2の画像表示記憶回路に記憶
する。
に本考案は以下の手段をとる。 (1)中央演算装置、第1の画像表示記憶回路、画像固
定表示用の第2の画像表示記憶回路、表示画像発生回
路、表示制御回路および表示素子を備え、通常消費電力
表示モードと低消費電力表示モードを有するマイクロコ
ンピュータにおいて、前記表示画像発生回路から出力さ
れる同期信号に基づく水平同期期間中における前記同期
信号に基づく最初のデータ転送用信号のパルスから前記
表示制御回路から新たに発生させた疑似同期信号に基づ
く水平同期期間中における前記疑似同期信号に基づくデ
ータ転送用信号のパルス数に一致した数までの前記表示
画像発生回路から出力される前記同期信号に基づくデー
タ転送用信号に従って前記表示画像発生回路から出力さ
れる前記第1の画像表示記憶回路に記憶されたデータに
基づく画像データを前記第2の画像表示記憶回路に記憶
する。
【0006】 (2)中央演算装置、第1の画像表示記憶回路、画像固
定表示用の第2の画像表示記憶回路、表示画像発生回
路、表示制御回路および表示素子を備え、通常消費電力
表示モードと低消費電力表示モードを有するマイクロコ
ンピュータにおいて、前記表示画像発生回路から出力さ
れる同期信号に基づく垂直同期期間中における最初の前
記同期信号に基づくデータ転送用信号のパルスから前記
表示制御回路から新たに発生させた疑似同期信号におけ
る垂直同期期間中における水平同期期間の数未満の領域
中の前記疑似同期信号に基づくデータ転送用信号のパル
ス数に一致した数までの前記表示画像発生回路から出力
される前記同期信号におけるデータ転送用信号のパルス
および前記表示画像発生回路から出力される前記同期信
号に基づく垂直同期期間中の最期の水平同期期間領域中
の前記同期信号に基づくデータ転送用信号に従って前記
表示画像発生回路から出力される前記第1の画像表示記
憶回路に記憶されたデータに基づく画像データを前記第
2の画像表示記憶回路に記憶する。
定表示用の第2の画像表示記憶回路、表示画像発生回
路、表示制御回路および表示素子を備え、通常消費電力
表示モードと低消費電力表示モードを有するマイクロコ
ンピュータにおいて、前記表示画像発生回路から出力さ
れる同期信号に基づく垂直同期期間中における最初の前
記同期信号に基づくデータ転送用信号のパルスから前記
表示制御回路から新たに発生させた疑似同期信号におけ
る垂直同期期間中における水平同期期間の数未満の領域
中の前記疑似同期信号に基づくデータ転送用信号のパル
ス数に一致した数までの前記表示画像発生回路から出力
される前記同期信号におけるデータ転送用信号のパルス
および前記表示画像発生回路から出力される前記同期信
号に基づく垂直同期期間中の最期の水平同期期間領域中
の前記同期信号に基づくデータ転送用信号に従って前記
表示画像発生回路から出力される前記第1の画像表示記
憶回路に記憶されたデータに基づく画像データを前記第
2の画像表示記憶回路に記憶する。
【0007】
【作用】上記表示低消電システムにおける保持メモリ回
路106に書き込みを行う際は表示コントローラ103
から発生するLCD同期信号109の1つであるシフト
クロックパルスと称されるデータ転送用信号を基におこ
なう。ところで、垂直同期期間のシフトクロックパルス
のパルス数はその表示コントローラ103によっては必
要以上のパルスを発生しているのが現状である。従っ
て、画像回路105から発生する疑似同期信号201は
その表示コントローラ103に応じてシフトクロックパ
ルスのパルス数を表示コントローラ103からのシフト
クロックパルスのパルス数に一致させることが必要とな
る。そこで、上記表示低消電システムにおける保持メモ
リ回路106に書き込みを行う際の垂直同期期間中のシ
フトクロックパルスのパルス数を疑似同期信号201に
おける垂直同期期間中のシフトクロックパルスのパルス
数に合わせ、新同期信号220を発生することとする。
ここで、余分なシフトクロックパルスが水平同期期間中
に存在する場合と垂直同期期間中の余分な水平同期信号
期間中に存在する場合がある。それぞれの場合につい
て、以下の実施例にて説明する。
路106に書き込みを行う際は表示コントローラ103
から発生するLCD同期信号109の1つであるシフト
クロックパルスと称されるデータ転送用信号を基におこ
なう。ところで、垂直同期期間のシフトクロックパルス
のパルス数はその表示コントローラ103によっては必
要以上のパルスを発生しているのが現状である。従っ
て、画像回路105から発生する疑似同期信号201は
その表示コントローラ103に応じてシフトクロックパ
ルスのパルス数を表示コントローラ103からのシフト
クロックパルスのパルス数に一致させることが必要とな
る。そこで、上記表示低消電システムにおける保持メモ
リ回路106に書き込みを行う際の垂直同期期間中のシ
フトクロックパルスのパルス数を疑似同期信号201に
おける垂直同期期間中のシフトクロックパルスのパルス
数に合わせ、新同期信号220を発生することとする。
ここで、余分なシフトクロックパルスが水平同期期間中
に存在する場合と垂直同期期間中の余分な水平同期信号
期間中に存在する場合がある。それぞれの場合につい
て、以下の実施例にて説明する。
【0008】
【実施例】図1に本考案に基づくブロック図の実施例を
示す。ここで、CPU102は例えばインテル社の80
C88等の中央演算装置に相当する。VRAM104は
公知の通りマイクロコンピュータに使われるダイナミッ
クラム等を用いた記憶回路素子を用いたビデオメモリの
ことで第1の画像表示記憶回路に相当する。保持メモリ
回路116はLCDデータを記憶できるダイナミックラ
ム等を用いた記憶回路素子を含む回路であり、画像固定
表示用の第2の画像表示回路に相当する。表示コントロ
ーラ103は通常のVGAコントローラ等と呼ばれてい
るマイクロコンピュータ用回路であり表示画像発生回路
に相当する。画像回路105は表示制御回路に相当す
る。LCD回路107は表示素子に相当する。以下、本
実施例のシステムについて説明する。
示す。ここで、CPU102は例えばインテル社の80
C88等の中央演算装置に相当する。VRAM104は
公知の通りマイクロコンピュータに使われるダイナミッ
クラム等を用いた記憶回路素子を用いたビデオメモリの
ことで第1の画像表示記憶回路に相当する。保持メモリ
回路116はLCDデータを記憶できるダイナミックラ
ム等を用いた記憶回路素子を含む回路であり、画像固定
表示用の第2の画像表示回路に相当する。表示コントロ
ーラ103は通常のVGAコントローラ等と呼ばれてい
るマイクロコンピュータ用回路であり表示画像発生回路
に相当する。画像回路105は表示制御回路に相当す
る。LCD回路107は表示素子に相当する。以下、本
実施例のシステムについて説明する。
【0009】表示コントローラ103はVRAM104
の内容をスキャンして所定の演算を行い、その結果とし
ての画像データをLCD用に変換してLCDデータ10
8を出力すると同時にLCD駆動のためのLCD同期信
号109を出力する。画像回路105はLCDデータ1
08とLCD同期信号109をLCD回路107に出力
し、LCDデータ108をLCD同期信号109に応じ
てLCDに表示する。その間にLCDデータ108を新
LCD同期信号220に応じて保持メモリ回路106に
転送して記憶する。ここで、新LCD同期信号220と
は水平同期期間中に余分なデータ転送用のLCD同期信
号であるシフトクロックパルス211が発生している場
合は図2(a)に示す通り水平同期期間210の先頭か
ら疑似同期信号に応じたパルスの数(ここではNパル
ス)だけ新シフトクロックパルス215として出力す
る。また、垂直同期期間213中に余分なデータ転送用
のLCD同期信号であるシフトクロックパルス214が
発生している場合は図2(b)に示す通り垂直同期期間
213の先頭から疑似同期信号に応じた水平同期期間の
数より1つ少ない数(ここではM−1)の領域のパルス
と、垂直同期期間の最後の水平期間領域のパルスを新シ
フトクロックパルス215として出力する。
の内容をスキャンして所定の演算を行い、その結果とし
ての画像データをLCD用に変換してLCDデータ10
8を出力すると同時にLCD駆動のためのLCD同期信
号109を出力する。画像回路105はLCDデータ1
08とLCD同期信号109をLCD回路107に出力
し、LCDデータ108をLCD同期信号109に応じ
てLCDに表示する。その間にLCDデータ108を新
LCD同期信号220に応じて保持メモリ回路106に
転送して記憶する。ここで、新LCD同期信号220と
は水平同期期間中に余分なデータ転送用のLCD同期信
号であるシフトクロックパルス211が発生している場
合は図2(a)に示す通り水平同期期間210の先頭か
ら疑似同期信号に応じたパルスの数(ここではNパル
ス)だけ新シフトクロックパルス215として出力す
る。また、垂直同期期間213中に余分なデータ転送用
のLCD同期信号であるシフトクロックパルス214が
発生している場合は図2(b)に示す通り垂直同期期間
213の先頭から疑似同期信号に応じた水平同期期間の
数より1つ少ない数(ここではM−1)の領域のパルス
と、垂直同期期間の最後の水平期間領域のパルスを新シ
フトクロックパルス215として出力する。
【0010】
【考案の効果】本考案の構成によるマイクロコンピュー
タにより、従来のマイクロコンピュータの液晶表示部の
消費電力削減システムにおける保持メモリ回路106へ
の書き込みのための信号を、疑似同期信号201の水平
同期期間210中および垂直同期期間213中のシフト
クロックパルスのパルス数に一致させて新LCD同期信
号220とするので表示コントローラ103の種類に依
存せずにシステムを駆動出来る。さらに、表示コントロ
ーラ103から発生するLCD同期信号109の中で不
必要な信号発生期間を削除する事により作られた新LC
D同期信号220に従って、表示コントローラ103か
ら発生するLCDデータ108を保持メモリ回路106
に記憶すれば、不必要なLCDデータ108は保持メモ
リ回路106中へは記憶しないので保持メモリ回路10
6中の保持データ領域を削減することができる。
タにより、従来のマイクロコンピュータの液晶表示部の
消費電力削減システムにおける保持メモリ回路106へ
の書き込みのための信号を、疑似同期信号201の水平
同期期間210中および垂直同期期間213中のシフト
クロックパルスのパルス数に一致させて新LCD同期信
号220とするので表示コントローラ103の種類に依
存せずにシステムを駆動出来る。さらに、表示コントロ
ーラ103から発生するLCD同期信号109の中で不
必要な信号発生期間を削除する事により作られた新LC
D同期信号220に従って、表示コントローラ103か
ら発生するLCDデータ108を保持メモリ回路106
に記憶すれば、不必要なLCDデータ108は保持メモ
リ回路106中へは記憶しないので保持メモリ回路10
6中の保持データ領域を削減することができる。
【図1】本考案に基づく実施例のブロック図。
【図2】本考案に基づく実施例のタイミング図。
【図3】従来のマイクロコンピュータ表示部の通常モー
ド時のブロック図。
ド時のブロック図。
【図4】従来のマイクロコンピュータ表示部の省電モー
ド時のブロック図。
ド時のブロック図。
102 CPU 103 表示コントローラ 104 VRAM 105 画像回路 106 保持メモリ回路 107 LCD回路 220 新LCD同期信号
Claims (2)
- 【請求項1】 中央演算装置、第1の画像表示記憶回
路、画像固定表示用の第2の画像表示記憶回路、表示画
像発生回路、表示制御回路および表示素子を備え、通常
消費電力表示モードと低消費電力表示モードを有するマ
イクロコンピュータにおいて、前記表示画像発生回路か
ら出力される同期信号に基づく水平同期期間中における
前記同期信号に基づく最初のデータ転送用信号のパルス
より、前記表示制御回路から新たに発生させた疑似同期
信号に基づく水平同期期間中における前記疑似同期信号
に基づくデータ転送用信号のパルス数に一致した数まで
の前記表示画像発生回路から出力される前記同期信号に
基づくデータ転送用信号に従って、前記表示画像発生回
路から出力される前記第1の画像表示記憶回路に記憶さ
れたデータに基づく画像データを前記第2の画像表示記
憶回路に記憶することを特徴とするマイクロコンピュー
タ。 - 【請求項2】 中央演算装置、第1の画像表示記憶回
路、画像固定表示用の第2の画像表示記憶回路、表示画
像発生回路、表示制御回路および表示素子を備え、通常
消費電力表示モードと低消費電力表示モードを有するマ
イクロコンピュータにおいて、前記表示画像発生回路か
ら出力される同期信号に基づく垂直同期期間中における
最初の前記同期信号に基づくデータ転送用信号のパルス
より、前記表示制御回路から新たに発生させた疑似同期
信号における垂直同期期間中における水平同期期間の数
未満の領域中の前記疑似同期信号に基づくデータ転送用
信号のパルス数に一致した数までの前記表示画像発生回
路から出力される前記同期信号におけるデータ転送用信
号のパルス、および前記表示画像発生回路から出力され
る前記同期信号に基づく垂直同期期間中の最期の水平同
期期間領域中の前記同期信号に基づくデータ転送用信号
に従って、前記表示画像発生回路から出力される前記第
1の画像表示記憶回路に記憶されたデータに基づく画像
データを前記第2の画像表示記憶回路に記憶することを
特徴とするマイクロコンピュータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1432092U JP2582417Y2 (ja) | 1992-02-18 | 1992-02-18 | マイクロコンピュータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1432092U JP2582417Y2 (ja) | 1992-02-18 | 1992-02-18 | マイクロコンピュータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0566745U JPH0566745U (ja) | 1993-09-03 |
JP2582417Y2 true JP2582417Y2 (ja) | 1998-10-08 |
Family
ID=11857795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1432092U Expired - Fee Related JP2582417Y2 (ja) | 1992-02-18 | 1992-02-18 | マイクロコンピュータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2582417Y2 (ja) |
-
1992
- 1992-02-18 JP JP1432092U patent/JP2582417Y2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0566745U (ja) | 1993-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6380932B1 (en) | Liquid crystal display device | |
JP3658764B2 (ja) | コンピュータ・システムのパワーダウンモード | |
CN101046941B (zh) | 用于驱动液晶显示器件的装置和方法 | |
JP4992140B2 (ja) | 表示装置駆動用方法、表示装置駆動システム及び機械読取り自在記憶媒体 | |
JP2809180B2 (ja) | 液晶表示装置 | |
US6340959B1 (en) | Display control circuit | |
JP3240218B2 (ja) | 多色表示可能な情報処理装置 | |
US8120599B2 (en) | Method of automatically recovering bit values of control register and LCD drive integrated circuit for performing the same | |
JPH07271323A (ja) | 液晶表示装置 | |
JPH08278769A (ja) | マイクロコンピュータ | |
JP2582417Y2 (ja) | マイクロコンピュータ | |
JP2000298536A (ja) | 情報処理装置 | |
JP2002175062A (ja) | 表示装置用駆動装置 | |
JP2549765B2 (ja) | マイクロコンピュータ | |
JPH09297562A (ja) | Lcd表示装置 | |
JP2003108091A (ja) | ドライバ回路及びディスプレイ | |
JP2595243Y2 (ja) | マイクロコンピュータ | |
JP2547332Y2 (ja) | マイクロコンピュータ | |
JP2941409B2 (ja) | パーソナルコンピュータの表示装置 | |
JP2776678B2 (ja) | 表示回路 | |
JP2786054B2 (ja) | 液晶表示装置の表示方法 | |
JPH1097226A (ja) | 液晶駆動装置およびこれを有する液晶表示装置 | |
JP2007011130A (ja) | Lcd表示制御装置 | |
JP2845038B2 (ja) | タイミング制御装置 | |
JPH04195091A (ja) | 表示制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |