JPH04205227A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH04205227A JPH04205227A JP2329962A JP32996290A JPH04205227A JP H04205227 A JPH04205227 A JP H04205227A JP 2329962 A JP2329962 A JP 2329962A JP 32996290 A JP32996290 A JP 32996290A JP H04205227 A JPH04205227 A JP H04205227A
- Authority
- JP
- Japan
- Prior art keywords
- display
- image
- power consumption
- circuit
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 24
- 238000005265 energy consumption Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 19
- 230000004044 response Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Calculators And Similar Devices (AREA)
- Microcomputers (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、マイクロコンピュータのシステム構成に関
する。
する。
ラップトツブ型あるいはノートブック型のマイクロコン
ピュータは、その携帯性のよさから広く普及しつつある
。ところで、このようなマイクロコンピュータに共通し
ている問題の１つは消費電力である。すなわち、これら
のマイクロコンピュータは携帯用電源として電池を用い
ているが、通常動作だと２〜５時間程度しか動作しない
のが現状である。そのためｌ定時間内に入力しない場合
は自動的にＣＰＵを停止し、さらに表示をも消去させる
機能を設けて消費電力を減少させている例もある。
ピュータは、その携帯性のよさから広く普及しつつある
。ところで、このようなマイクロコンピュータに共通し
ている問題の１つは消費電力である。すなわち、これら
のマイクロコンピュータは携帯用電源として電池を用い
ているが、通常動作だと２〜５時間程度しか動作しない
のが現状である。そのためｌ定時間内に入力しない場合
は自動的にＣＰＵを停止し、さらに表示をも消去させる
機能を設けて消費電力を減少させている例もある。
従来のＣＰＵを含んだ表示システム部のブロック図を第
８図に示す。ここでＬＣＤデータ１０８は表示コントロ
ーラ１０３がＶＲＡＭ１０４の内容に応じて出力するＬ
ＣＤ用のデータである。
８図に示す。ここでＬＣＤデータ１０８は表示コントロ
ーラ１０３がＶＲＡＭ１０４の内容に応じて出力するＬ
ＣＤ用のデータである。
ＬＣＤ同期信号は表示コントローラ１０３が出力するＬ
ＣＤデータをＬＣＤ１０７に表示するための同期信号で
ある。
ＣＤデータをＬＣＤ１０７に表示するための同期信号で
ある。
先の例では図中ＣＰＵ １０２と表示用コントローラ１
０３を停止することにより、ＣＰＵ１０２、表示用コン
トローラ１０３およびＶＲＡＭ１０４の消費電力を下げ
ることができる。ただし、停止した際はＬＣＤデータ１
０８とＬＣＤ同期信号１０９は出力されない。
０３を停止することにより、ＣＰＵ１０２、表示用コン
トローラ１０３およびＶＲＡＭ１０４の消費電力を下げ
ることができる。ただし、停止した際はＬＣＤデータ１
０８とＬＣＤ同期信号１０９は出力されない。
従来のマイクロコンピュータでは電池駆動の時間が短く
不便なものであった。特に表示については表示しながら
ユーザーが考えている間に電池が消耗してしまうという
問題がある。
不便なものであった。特に表示については表示しながら
ユーザーが考えている間に電池が消耗してしまうという
問題がある。
本発明はこの問題を解決し、ユーザーがゆっくり考えな
がらマイクロコンピュータを使用でき、かつ電池消耗を
防止した携帯マイクロコンピュータを提供することを目
的とする。
がらマイクロコンピュータを使用でき、かつ電池消耗を
防止した携帯マイクロコンピュータを提供することを目
的とする。
上記目的を達成するため本発明は中央演算装置（ＣＰＵ
）、第１の画像表示記憶回路、画像固定表示用の第２の
画像表示記憶回路、表示画像発生回路、表示制御回路、
および表示素子を備え、通常消費電力表示モードと低消
費電力表示モードを有スるマイクロコンピュータにおい
て以下の手段を取ることを特徴としている。
）、第１の画像表示記憶回路、画像固定表示用の第２の
画像表示記憶回路、表示画像発生回路、表示制御回路、
および表示素子を備え、通常消費電力表示モードと低消
費電力表示モードを有スるマイクロコンピュータにおい
て以下の手段を取ることを特徴としている。
（１）前記通常消費電力表示モードにおいて前記表示画
像発生回路から出力される前記第１の画像表示記憶回路
に記憶されたデータに基づく画像データを前記表示画像
発生回路から出力される同期信号にしたがって前記表示
素子に表示し、前記第２の画像表示記憶回路に前記画像
データを固定画像データとして記憶する。
像発生回路から出力される前記第１の画像表示記憶回路
に記憶されたデータに基づく画像データを前記表示画像
発生回路から出力される同期信号にしたがって前記表示
素子に表示し、前記第２の画像表示記憶回路に前記画像
データを固定画像データとして記憶する。
（２）低消費電力表示モードにおいては前記第２の画像
表示記憶回路に記憶された固定画像データを新たに発生
させた同期信号にしたがって連続的に前記表示素子に表
示し、かつ表示画像発生回路の動作を停止する。
表示記憶回路に記憶された固定画像データを新たに発生
させた同期信号にしたがって連続的に前記表示素子に表
示し、かつ表示画像発生回路の動作を停止する。
（３）低消費電力表示モードにおいて前記第２の画像表
示記憶回路に記憶された固定画像データを前記表示画像
発生回路から出力される同期信号にしたがって連続的に
前記表示素子に表示し、かつ表示画像発生回路の動作を
停止する。
示記憶回路に記憶された固定画像データを前記表示画像
発生回路から出力される同期信号にしたがって連続的に
前記表示素子に表示し、かつ表示画像発生回路の動作を
停止する。
（４）低消費電力表示モードから通常消費電力表示モー
ドへの切り替えの際、前記第２の画像表示記憶回路に記
憶された固定画像データを前記新たに発生させた同期信
号または前記表示画像発生回路から出力される同期信号
にしたがって連続的に前記表示素子に表示し、前記表示
画像発生回路から出力される前記第１の画像表示記憶回
路に記憶されたデータに基づく画像データを前記表示画
像発生回路から出力する。
ドへの切り替えの際、前記第２の画像表示記憶回路に記
憶された固定画像データを前記新たに発生させた同期信
号または前記表示画像発生回路から出力される同期信号
にしたがって連続的に前記表示素子に表示し、前記表示
画像発生回路から出力される前記第１の画像表示記憶回
路に記憶されたデータに基づく画像データを前記表示画
像発生回路から出力する。
（５）通常消費電力表示モードから低消費電力表示モー
ドへの切り替えの際、前記表示画像発生回路から出力さ
れる前記第１の画像表示記憶回路に記憶されたデータに
基づく画像データを前記表示画像発生回路から出力され
る同期信号にしたがって前記表示素子に表示し、前記第
２の画像表示記憶回路に記憶された固定画像データを前
記新たに発生させた同期信号または前記表示制御回路か
ら出力される同期信号にしたがって出方する。
ドへの切り替えの際、前記表示画像発生回路から出力さ
れる前記第１の画像表示記憶回路に記憶されたデータに
基づく画像データを前記表示画像発生回路から出力され
る同期信号にしたがって前記表示素子に表示し、前記第
２の画像表示記憶回路に記憶された固定画像データを前
記新たに発生させた同期信号または前記表示制御回路か
ら出力される同期信号にしたがって出方する。
（６）中央演算装置（ＣＰＵ）による前記第１の画像表
示記憶回路または表示画像発生回路のアクセスを検出す
る検出手段を備え、上記検出手段による検出頻度に応じ
て前記通常消費電力表示モードと前記低消費電力表示モ
ードの切り替えを行う。
示記憶回路または表示画像発生回路のアクセスを検出す
る検出手段を備え、上記検出手段による検出頻度に応じ
て前記通常消費電力表示モードと前記低消費電力表示モ
ードの切り替えを行う。
（力 中央演算装置（ＣＰＵ）への割り込み信号を検出
する検出手段を備え、上記検出手段による検出頻度に応
じて前記通常消費電力表示モードと前記低消費電力表示
モードの切り替えを行う。
する検出手段を備え、上記検出手段による検出頻度に応
じて前記通常消費電力表示モードと前記低消費電力表示
モードの切り替えを行う。
（８）中央演算装置（ＣＰＵ）による前記第１の画像表
示記憶回路または表示画像発生回路のアクセスを検出す
る検出手段を備え、低消費電力表示モードと併せて、上
記検出手段による検出頻度に応じてＣＰＵの停止と駆動
、または駆動周波数の切り替えを行う。
示記憶回路または表示画像発生回路のアクセスを検出す
る検出手段を備え、低消費電力表示モードと併せて、上
記検出手段による検出頻度に応じてＣＰＵの停止と駆動
、または駆動周波数の切り替えを行う。
（９）中央演算装置（ＣＰＴＪ ）への割り込み信号を
検出する検出手段を備え、低消費電力表示モードと併せ
て、上記検出手段による検出頻度に応じてＣＰＵの停止
と駆動、または駆動周波数の切り替えを行う。
検出する検出手段を備え、低消費電力表示モードと併せ
て、上記検出手段による検出頻度に応じてＣＰＵの停止
と駆動、または駆動周波数の切り替えを行う。
パーソナルコンピュータ全体の電流をシステム部電流Ａ
１表示部電流Ｂ、保持電流Ｃの３つに分けて時間ｔとの
関係を考えると第７図ａの模式図になる。何も省電しな
ければ、Ａ＋Ｂ＋Ｃの電流が常に流れていること忙なる
。ここで、最も大きな割合を占めているシステム部（表
示部の約４倍）はソフトとユーザーの必要性に応じて細
かく停止することにより省電できる。実際に、Ｏ８によ
る検出やバス検出などを用いた幾つかの製品がある。
１表示部電流Ｂ、保持電流Ｃの３つに分けて時間ｔとの
関係を考えると第７図ａの模式図になる。何も省電しな
ければ、Ａ＋Ｂ＋Ｃの電流が常に流れていること忙なる
。ここで、最も大きな割合を占めているシステム部（表
示部の約４倍）はソフトとユーザーの必要性に応じて細
かく停止することにより省電できる。実際に、Ｏ８によ
る検出やバス検出などを用いた幾つかの製品がある。
理想的にシステム部をソフトとユーザーの必要性に応じ
て細かく停止して省電した場合を第７図すの模式図に示
す。ここで、システム部が省電できた後にも５１段の省
電を考えた場合、表示部省電の全システムに対する影響
は太き（なる。すなわち、システム部の省電だゆでは全
システムの動作時間を数倍にするのが限度であるが、こ
れに表示部の省電をすれば２桁倍になる。
て細かく停止して省電した場合を第７図すの模式図に示
す。ここで、システム部が省電できた後にも５１段の省
電を考えた場合、表示部省電の全システムに対する影響
は太き（なる。すなわち、システム部の省電だゆでは全
システムの動作時間を数倍にするのが限度であるが、こ
れに表示部の省電をすれば２桁倍になる。
本システムは上の効果を意識して、表示部の電流表示を
消去せずに削減する方法を提供する。本システムでは通
常モードにおいて第１図中の表示コントローラー１０６
から出力されるＬＣＤデータ１０８をＬＣＤ同期信号１
０９に従って表示する間、保持メモリ回路１０６を用い
てＬＣＤデータ１０８を記憶しておき、省電モードにお
いては第２図に示す通りＶＲＡＭ１０４のデータを基に
演算を行うため多大な電力を必要とする表示用コントロ
ーラー１０３を停止し、その代りにわずかな電力しか必
要としない保持メモリ回路１０６中のＬＣＤ保持データ
２０２を繰り返し表示する。
消去せずに削減する方法を提供する。本システムでは通
常モードにおいて第１図中の表示コントローラー１０６
から出力されるＬＣＤデータ１０８をＬＣＤ同期信号１
０９に従って表示する間、保持メモリ回路１０６を用い
てＬＣＤデータ１０８を記憶しておき、省電モードにお
いては第２図に示す通りＶＲＡＭ１０４のデータを基に
演算を行うため多大な電力を必要とする表示用コントロ
ーラー１０３を停止し、その代りにわずかな電力しか必
要としない保持メモリ回路１０６中のＬＣＤ保持データ
２０２を繰り返し表示する。
この２つのモードの切り替えを、例えばＶＲＡＭの書き
換えをした場合は通常モードでそれ以外は省電モードと
することによって、ワープロソフト等の場合ＶＲＡＭ１
０４にアクセスする時間はほとんど無いので、はとんど
の時間は省電モードになり有効である。
換えをした場合は通常モードでそれ以外は省電モードと
することによって、ワープロソフト等の場合ＶＲＡＭ１
０４にアクセスする時間はほとんど無いので、はとんど
の時間は省電モードになり有効である。
〔実施例１〕
第１図に本発明に基づく通常モード時の実施例のブロッ
ク図を示す。ここで、ＣＰＵ１０２は例えばインテル社
の８０Ｃ８８等の中央演算装置に相当する。ＶＲＡＭ１
０４は公知のとおりマイクロコンピュータに使われるダ
イナミックラム等を用いたビデオメモリーのことで第１
の画像表示記憶回路に相当する。保持メモリ回路１０６
はＬＣＤデータ１０８を記憶できるダイナミックラム等
を用いた記憶回路素子を含む回路であり画像固定表示用
の第２の画像表示記憶回路に相当する。
ク図を示す。ここで、ＣＰＵ１０２は例えばインテル社
の８０Ｃ８８等の中央演算装置に相当する。ＶＲＡＭ１
０４は公知のとおりマイクロコンピュータに使われるダ
イナミックラム等を用いたビデオメモリーのことで第１
の画像表示記憶回路に相当する。保持メモリ回路１０６
はＬＣＤデータ１０８を記憶できるダイナミックラム等
を用いた記憶回路素子を含む回路であり画像固定表示用
の第２の画像表示記憶回路に相当する。
表示コントローラ１０６は通常のＶＧＡコントローラな
どと呼ばれているマイクロコンピュータ用回路であり表
示画像発生回路に相当する。画像回路１０５は本システ
ムの中心的制御を行い、表示制御回路に相当する。ＬＣ
Ｄ回路１０７は液晶表示体を含む表示回路で表示素子に
相当する。以下、本実施例のシステムの動作について説
明する。尚、ＣＰＵ１０２、表示コントローラ１０３、
ＶＲＡＭ１０４はアドレスバス１０１で連結されている
。
どと呼ばれているマイクロコンピュータ用回路であり表
示画像発生回路に相当する。画像回路１０５は本システ
ムの中心的制御を行い、表示制御回路に相当する。ＬＣ
Ｄ回路１０７は液晶表示体を含む表示回路で表示素子に
相当する。以下、本実施例のシステムの動作について説
明する。尚、ＣＰＵ１０２、表示コントローラ１０３、
ＶＲＡＭ１０４はアドレスバス１０１で連結されている
。
表示コントローラ１０６はＶＲＡＭ１０４の内容をスキ
ャンして所定の演算を行い、その結果としての画像デー
タをＬＣＤ用に変換してＬＣＤデータ１０８を出力する
と同時にＬＣＤ駆動のためのＬＣＤ同期信号１０９を出
力する。画像回路１０５はＬＣＤデータ１０８とＬＣＤ
同期信号１０９をＬＣＤ回路１０７に転送し、その間に
ＬＣＤデータ１０８とＬＣＤ同期信号１０９を保持メモ
リ回路１０６に転送する。保持メモリ回路１０６は画像
回路１０５からのＬＣＤデータ１０８をＬＣＤ同期信号
１０９に応じてメモリに記憶する。ＬＣＤ回路１０７は
画像回路１０５からのＬＣＤデータ１０８をＬＣＤ同期
信号１０９に応じてＬＣＤに表示する。なお、画像回路
１０５から保持メモリ回路１０６へのＬＣＤデータ１０
８とＬＣＤ同期信号１０９の転送は常に行っても良いし
、省電モードに入る直前の内容でも良い。
ャンして所定の演算を行い、その結果としての画像デー
タをＬＣＤ用に変換してＬＣＤデータ１０８を出力する
と同時にＬＣＤ駆動のためのＬＣＤ同期信号１０９を出
力する。画像回路１０５はＬＣＤデータ１０８とＬＣＤ
同期信号１０９をＬＣＤ回路１０７に転送し、その間に
ＬＣＤデータ１０８とＬＣＤ同期信号１０９を保持メモ
リ回路１０６に転送する。保持メモリ回路１０６は画像
回路１０５からのＬＣＤデータ１０８をＬＣＤ同期信号
１０９に応じてメモリに記憶する。ＬＣＤ回路１０７は
画像回路１０５からのＬＣＤデータ１０８をＬＣＤ同期
信号１０９に応じてＬＣＤに表示する。なお、画像回路
１０５から保持メモリ回路１０６へのＬＣＤデータ１０
８とＬＣＤ同期信号１０９の転送は常に行っても良いし
、省電モードに入る直前の内容でも良い。
〔実施例２〕
第２図に本発明に基づく省電モード時の実施例のブロッ
ク図を示す。表示コントローラ１０６は停止させる。こ
のとき、表示用コントローラ１０６内のコントロールレ
ジスタおよびＶＲＡＭ１０４の内容は保持されている。
ク図を示す。表示コントローラ１０６は停止させる。こ
のとき、表示用コントローラ１０６内のコントロールレ
ジスタおよびＶＲＡＭ１０４の内容は保持されている。
画像回路１０５は疑似同期信号２０１を発生してＬＣＤ
回路１０７に転送すると同時に、疑似同期信号２０１に
同期して保持メモリ回路１０６内に記憶されたＬＣＤ保
持データ２０２をＬＣＤ回路１０７に繰り返し転送する
。ＬＣＤ回路１０７は画像回路１０５からのＬＣＤ保持
データ２０２を疑似ＬＣＤ同期信号２０１に応じてＬＣ
Ｄに表示する。
回路１０７に転送すると同時に、疑似同期信号２０１に
同期して保持メモリ回路１０６内に記憶されたＬＣＤ保
持データ２０２をＬＣＤ回路１０７に繰り返し転送する
。ＬＣＤ回路１０７は画像回路１０５からのＬＣＤ保持
データ２０２を疑似ＬＣＤ同期信号２０１に応じてＬＣ
Ｄに表示する。
〔実施例３〕
第３図に本発明に基づく省電モード時の別の実施例のブ
ロック図を示す。表示コントローラ１０３はＬＣＤ同期
信号１０９を出力しながら、その他の機能は停止させる
。このとき、表示コントローラ１０６内の内容は保持さ
れている。画像回路１０５はＬＣＤ同期信号１０９をＬ
ＣＤ回路１０７に転送すると同時に、ＬＣＤ同期信号１
０９に同期して保持メモリ回路１０６内に記憶されたＬ
ＣＤ保持データ２０２をＬＣＤ回路１０７に繰り返し転
送する。ＬＣＤ回路１０７は画像回路１０５からのＬＣ
Ｄ保持データ２０２をＬＣＤ同期信号１０９に応じてＬ
ＣＤに表示する。
ロック図を示す。表示コントローラ１０３はＬＣＤ同期
信号１０９を出力しながら、その他の機能は停止させる
。このとき、表示コントローラ１０６内の内容は保持さ
れている。画像回路１０５はＬＣＤ同期信号１０９をＬ
ＣＤ回路１０７に転送すると同時に、ＬＣＤ同期信号１
０９に同期して保持メモリ回路１０６内に記憶されたＬ
ＣＤ保持データ２０２をＬＣＤ回路１０７に繰り返し転
送する。ＬＣＤ回路１０７は画像回路１０５からのＬＣ
Ｄ保持データ２０２をＬＣＤ同期信号１０９に応じてＬ
ＣＤに表示する。
ここで、ＶＲＡＭ１０４は表示コントローラが停止時の
状態のままデータを保持している。
状態のままデータを保持している。
〔実施例４〕
第４図体）に本発明に基づ〈実施例２による省電モード
時から実施例１による通常モードへ切り換える際の実施
例のブロック図を示す。表示コントローラ１０３を駆動
させてＶＲＡＭ１０４の内容をスキャンして所定の演算
を行い、その結果としての画像データをＬＣＤ用に変換
してＬＣＤデータ１０８を出力すると同時にＬＣＤ駆動
のためのＬＣＤ同期信号１０９を出力する。画像回路１
０５は疑似同期信号２０１を発生してＬＣＤ回路１０７
に転送すると同時に、疑似同期信号２０１に同期して保
持メモリ回路１０６内に記憶されたＬＣＤ保持データ２
０２をＬＣＤ回路１０７に繰り返し転送する。ＬＣＤ回
路１０７は画像回路１０５からのＬＣＤ保持データ２０
２を疑似ＬＣＤ同期信号２０１に応じてＬＣＤに表示す
る。これは表示コントローラ１０３を駆動してから正常
動作をするまでの間、表示コントローラ１０３を駆動し
なから省電モードで表示する期間を設けなければならな
いからである。
時から実施例１による通常モードへ切り換える際の実施
例のブロック図を示す。表示コントローラ１０３を駆動
させてＶＲＡＭ１０４の内容をスキャンして所定の演算
を行い、その結果としての画像データをＬＣＤ用に変換
してＬＣＤデータ１０８を出力すると同時にＬＣＤ駆動
のためのＬＣＤ同期信号１０９を出力する。画像回路１
０５は疑似同期信号２０１を発生してＬＣＤ回路１０７
に転送すると同時に、疑似同期信号２０１に同期して保
持メモリ回路１０６内に記憶されたＬＣＤ保持データ２
０２をＬＣＤ回路１０７に繰り返し転送する。ＬＣＤ回
路１０７は画像回路１０５からのＬＣＤ保持データ２０
２を疑似ＬＣＤ同期信号２０１に応じてＬＣＤに表示す
る。これは表示コントローラ１０３を駆動してから正常
動作をするまでの間、表示コントローラ１０３を駆動し
なから省電モードで表示する期間を設けなければならな
いからである。
逆の場合として、第４図（ｂ）に本発明に基づ〈実施例
１による通常モード時から実施例２による省電モードへ
切り換える際の実施例のブロック図を示す。表示コント
ローラ１０３を駆動させてＶＲＡＭ１０４の内容をスキ
ャンして所定の演算を行い、その結果としての画像デー
タをＬＣＤ用に変換してり、ＣＤデータ１０８を出力す
ると同時にＬＣＤ駆動のためのＬＣＤ同期信号１０９を
出力する。画像回路１０５は疑似同期信号２０１を発生
して保持メモリ回路１０６に転送する。
１による通常モード時から実施例２による省電モードへ
切り換える際の実施例のブロック図を示す。表示コント
ローラ１０３を駆動させてＶＲＡＭ１０４の内容をスキ
ャンして所定の演算を行い、その結果としての画像デー
タをＬＣＤ用に変換してり、ＣＤデータ１０８を出力す
ると同時にＬＣＤ駆動のためのＬＣＤ同期信号１０９を
出力する。画像回路１０５は疑似同期信号２０１を発生
して保持メモリ回路１０６に転送する。
ＬＣＤ回路１０７は画像回路１０５からのＬＣＤデータ
１０８をＬＣＤ同期信号１０９に応じてＬＣＤに表示す
る。
１０８をＬＣＤ同期信号１０９に応じてＬＣＤに表示す
る。
〔実施例５〕
第５図に本発明に基づく省電モードと通常モードの切り
換え判断についての実施例のブロック図を示す。判断回
路５０１はアドレスバスとＣＰＵへの割り込み信号ｌＮ
ＴＲ５０３を監視して表示の変化が無いと判断した場合
は表示を省電モードにする信号を判断信号Ａ３０２とし
て出力し、表示の変化があると判断した場合は表示を通
常モードにする信号を判断信号Ａ５０２として出力する
。
換え判断についての実施例のブロック図を示す。判断回
路５０１はアドレスバスとＣＰＵへの割り込み信号ｌＮ
ＴＲ５０３を監視して表示の変化が無いと判断した場合
は表示を省電モードにする信号を判断信号Ａ３０２とし
て出力し、表示の変化があると判断した場合は表示を通
常モードにする信号を判断信号Ａ５０２として出力する
。
ここで判断基準はＶＲＡＭへのアクセス頻度、ｌＮＴＲ
の頻度などである。図中では判断信号Ａ３０２に応じて
／・−ド的に切り替えているが、勿論レジスタを判断回
路内部に設けて定期的に検出した後ソフト的に切り替え
ることによっても可能である。
の頻度などである。図中では判断信号Ａ３０２に応じて
／・−ド的に切り替えているが、勿論レジスタを判断回
路内部に設けて定期的に検出した後ソフト的に切り替え
ることによっても可能である。
〔実施例６〕
第６図に本発明に基づく省電モード時と通常モードの切
り換え判断についての他の実施例のブロック図を示す。
り換え判断についての他の実施例のブロック図を示す。
監視回路６０２はアドレスノ（スとＣＰＵへの割り込み
信号ｌＮＴＲ５０３を監視し為表示の変化が無いと判断
した場合は表示を省電モードにする信号を判断信号Ａ３
０２として出力し、表示の変化があると判断した場合は
表示を通常モードにする信号を判断信号Ａ３０２として
出力する。さらに、監視回路６０２はアドレスバスとＣ
ＰＵへの割り込み信号ｌＮＴＲを監視して入力の変化が
無いと判断した場合はＣＰＵを省電モードにする信号を
判断信号Ｂ６０１として出力する。ここで判断基準は実
施例５で述べたことに加えＯ８中の入出力ファンクショ
ンへのアクセス頻度などである。この様にＣＰＵも省電
することにより、作用で述べた全システムの省電が飛躍
的に向上する。
信号ｌＮＴＲ５０３を監視し為表示の変化が無いと判断
した場合は表示を省電モードにする信号を判断信号Ａ３
０２として出力し、表示の変化があると判断した場合は
表示を通常モードにする信号を判断信号Ａ３０２として
出力する。さらに、監視回路６０２はアドレスバスとＣ
ＰＵへの割り込み信号ｌＮＴＲを監視して入力の変化が
無いと判断した場合はＣＰＵを省電モードにする信号を
判断信号Ｂ６０１として出力する。ここで判断基準は実
施例５で述べたことに加えＯ８中の入出力ファンクショ
ンへのアクセス頻度などである。この様にＣＰＵも省電
することにより、作用で述べた全システムの省電が飛躍
的に向上する。
本発明の構成によるマイクロコンピュータにより低消電
モードでも表示部の表示を消してしま５という問題が無
く、ユーザーは思考を中断させることなく操作できると
ともに、消費電力の大幅な節約ができる。
モードでも表示部の表示を消してしま５という問題が無
く、ユーザーは思考を中断させることなく操作できると
ともに、消費電力の大幅な節約ができる。
第１図は本発明に基づ〈実施例１のブロック図を示す。
第２図は本発明に基づ（実施例２のブロック図を示す。
第３図は本発明に基づ〈実施例３のブロック図を示す。
第４図（ａ）および第４図（ｂ）は本発明に基づ〈実施
例４のブロック図を示す。 第５図は本発明に基づ〈実施例５のブロック図を示す。 第６図は本発明に基づ〈実施例６のブロック図を示す。 第７図は本発明による効果の模式図を示す。 第８図は従来のマイクロコンピュータ表示部のブロック
図を示す。 １０２・・・・・・ＣＰＵ。 １０６・・・・・・表示コントローラ、１０４−−−−
−−ＶＲＡＭ。 １０５・・・・・・画像回路、 １０６・・・・・・保持メモリ回路、 １０７・・・・・・ＬＣＤ回路。 ＋１へ 第８図 ノ
例４のブロック図を示す。 第５図は本発明に基づ〈実施例５のブロック図を示す。 第６図は本発明に基づ〈実施例６のブロック図を示す。 第７図は本発明による効果の模式図を示す。 第８図は従来のマイクロコンピュータ表示部のブロック
図を示す。 １０２・・・・・・ＣＰＵ。 １０６・・・・・・表示コントローラ、１０４−−−−
−−ＶＲＡＭ。 １０５・・・・・・画像回路、 １０６・・・・・・保持メモリ回路、 １０７・・・・・・ＬＣＤ回路。 ＋１へ 第８図 ノ
Claims (9)
- （１）中央演算装置、第１の画像表示記憶回路、画像固
定表示用の第２の画像表示記憶回路、表示画像発生回路
、表示制御回路、および表示素子を備え、通常消費電力
表示モードと低消費電力表示モードを有するマイクロコ
ンピュータにおいて、前記通常消費電力表示モードの時
は、前記表示画像発生回路から出力される前記第１の画
像表示記憶回路に記憶されたデータに基づく画像データ
を前記表示画像発生回路から出力される同期信号にした
がって前記表示素子に表示するとともに、前記第２の画
像表示記憶回路に前記画像データを固定画像データとし
て記憶することを特徴とするマイクロコンピュータ。 - （２）請求項１記載のマイクロコンピュータにおいて、
低消費電力表示モードの時は、前記第２の画像表示記憶
回路に記憶された固定画像データを前記表示制御回路か
ら新たに発生させた同期信号にしたがって連続的に前記
表示素子に表示し、かつ表示制御回路の動作を停止する
ことを特徴とするマイクロコンピュータ。 - （３）請求項１記載のマイクロコンピュータにおいて、
低消費電力表示モードの時は、前記第２の画像表示記憶
回路に記憶された固定画像データを前記表示制御回路か
ら出力される同期信号にしたがって連続的に前記表示素
子に表示し、かつ表示制御回路の動作を停止することを
特徴とするマイクロコンピュータ。 - （４）請求項１記載のマイクロコンピュータにおいて、
低消費電力表示モードから通常消費電力表示モードへの
切り替えの際、前記第２の画像表示記憶回路に記憶され
た固定画像データを前記新たに発生させた同期信号また
は前記表示画像発生回路から出力される同期信号にした
がって連続的に前記表示素子に表示し、前記表示画像発
生回路から出力される前記第１の画像表示記憶回路に記
憶されたデータに基づく画像データを前記表示画像発生
回路から出力する期間を設けることを特徴とするマイク
ロコンピュータ。 - （５）請求項１記載のマイクロコンピュータにおいて、
通常消費電力表示モードから低消費電力表示モードへの
切り替えの際、前記表示画像発生回路から出力される前
記第１の画像表示記憶回路に記憶されたデータに基づく
画像データを前記表示画像発生回路から出力される同期
信号にしたがって前記表示素子に表示し、前記第２の画
像表示記憶回路に記憶された固定画像データを前記新た
に発生させた同期信号または前記表示画像発生回路から
出力される同期信号にしたがって出力することを特徴と
するマイクロコンピュータ。 - （６）請求項１記載のマイクロコンピュータにおいて、
中央演算装置による前記第１の画像表示記憶回路または
表示画像発生回路のアクセスを検出する検出手段を備え
、上記検出手段による検出頻度に応じて前記通常消費電
力表示モードと前記低消費電力表示モードの切り替えを
行うことを特徴とするマイクロコンピュータ。 - （７）請求項１記載のマイクロコンピュータにおいて、
中央演算装置への割り込み信号を検出する検出手段を備
え、上記検出手段による検出頻度に応じて前記通常消費
電力表示モードと前記低消費電力表示モードの切り替え
を行うことを特徴とするマイクロコンピュータ。 - （８）請求項１記載のマイクロコンピュータにおいて、
中央演算装置による前記第１の画像表示記憶回路または
表示画像発生回路のアクセスを検出する検出手段を備え
、低消費電力表示モードと併せて、上記検出手段による
検出頻度に応じてＣＰＵの停止と駆動、または駆動周波
数の切り替えを行うことを特徴とするマイクロコンピュ
ータ。 - （９）請求項１記載のマイクロコンピュータにおいて、
中央演算装置への割り込み信号を検出する検出手段を備
え、低消費電力表示モードと併せて、上記検出手段によ
る検出頻度に応じてＣＰＵの停止と駆動、または駆動周
波数の切り替えを行うことを特徴とするマイクロコンピ
ュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2329962A JP2549765B2 (ja) | 1990-11-30 | 1990-11-30 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2329962A JP2549765B2 (ja) | 1990-11-30 | 1990-11-30 | マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04205227A true JPH04205227A (ja) | 1992-07-27 |
| JP2549765B2 JP2549765B2 (ja) | 1996-10-30 |
Family
ID=18227216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2329962A Expired - Fee Related JP2549765B2 (ja) | 1990-11-30 | 1990-11-30 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2549765B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0744285A (ja) * | 1993-07-23 | 1995-02-14 | Internatl Business Mach Corp <Ibm> | 単一スイッチ・サスペンド／レジューム機能を有するデスクトップ・コンピュータ・システム |
| EP0740284A2 (en) | 1995-04-05 | 1996-10-30 | Citizen Watch Co., Ltd. | Liquid crystal display device |
| JP2006517315A (ja) * | 2003-01-09 | 2006-07-20 | インテル コーポレイション | プロセッサ電力状態を考慮するメモリコントローラ |
| JP2007148665A (ja) * | 2005-11-25 | 2007-06-14 | Sharp Corp | 携帯情報端末 |
| JP2011141818A (ja) * | 2010-01-08 | 2011-07-21 | Toshiba Corp | グラフィックコントローラ、情報処理装置および省電力方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04107623A (ja) * | 1990-08-28 | 1992-04-09 | Seiko Epson Corp | 表示装置 |
-
1990
- 1990-11-30 JP JP2329962A patent/JP2549765B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04107623A (ja) * | 1990-08-28 | 1992-04-09 | Seiko Epson Corp | 表示装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0744285A (ja) * | 1993-07-23 | 1995-02-14 | Internatl Business Mach Corp <Ibm> | 単一スイッチ・サスペンド／レジューム機能を有するデスクトップ・コンピュータ・システム |
| EP0740284A2 (en) | 1995-04-05 | 1996-10-30 | Citizen Watch Co., Ltd. | Liquid crystal display device |
| EP0740284A3 (en) * | 1995-04-05 | 1997-05-28 | Citizen Watch Co Ltd | Liquid crystal display device |
| US6023252A (en) * | 1995-04-05 | 2000-02-08 | Citizen Watch Co., Ltd. | Liquid crystal display device |
| JP2006517315A (ja) * | 2003-01-09 | 2006-07-20 | インテル コーポレイション | プロセッサ電力状態を考慮するメモリコントローラ |
| JP2007148665A (ja) * | 2005-11-25 | 2007-06-14 | Sharp Corp | 携帯情報端末 |
| JP2011141818A (ja) * | 2010-01-08 | 2011-07-21 | Toshiba Corp | グラフィックコントローラ、情報処理装置および省電力方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2549765B2 (ja) | 1996-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3213208B2 (ja) | 情報処理装置及びその制御方法 | |
| JP3266402B2 (ja) | 表示装置 | |
| US20080100636A1 (en) | Systems and Methods for Low-Power Computer Operation | |
| JP3434956B2 (ja) | 携帯型コンピューターにおけるハードウェアカーソルを利用したピーエムエスレベル表示装置及びその方法 | |
| JPH08106344A (ja) | 情報処理機器、情報処理機器のための給電装置及び給電方法 | |
| US6137481A (en) | Portable computer having power saving provisions | |
| JPH04211819A (ja) | 情報処理装置 | |
| US5515539A (en) | Apparatus and method for reducing power consumption by peripheral devices after downloading a program therefrom | |
| JPH07134628A (ja) | 省電力制御方法および情報処理装置 | |
| JPH09120323A (ja) | 電源制御方法及び装置及び電子機器 | |
| US20040107372A1 (en) | Electronic apparatus and method of setting an operation mode of the same | |
| JPH04242790A (ja) | 電子機器 | |
| JPH04205227A (ja) | マイクロコンピュータ | |
| JP3239455B2 (ja) | 画像表示装置 | |
| JPH10240391A (ja) | 携帯型ドキュメント表示／処理装置及び同装置に適用されるパワー管理制御方法 | |
| JP2904876B2 (ja) | パーソナルコンピュータの表示装置 | |
| JPH1185449A (ja) | 情報処理装置、その表示制御方法および記憶媒体 | |
| JP4325186B2 (ja) | 携帯デバイス，制御部の電源制御方法 | |
| JP2595243Y2 (ja) | マイクロコンピュータ | |
| JPH05273950A (ja) | 画像表示装置 | |
| JP2003122335A (ja) | 表示制御装置 | |
| JPH04192015A (ja) | パーソナルコンピュータ | |
| JP2547332Y2 (ja) | マイクロコンピュータ | |
| JPH0937479A (ja) | 情報処理装置 | |
| JP3058070B2 (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |