JP2022028636A - チップのフローガイディング構造 - Google Patents

チップのフローガイディング構造 Download PDF

Info

Publication number
JP2022028636A
JP2022028636A JP2021126580A JP2021126580A JP2022028636A JP 2022028636 A JP2022028636 A JP 2022028636A JP 2021126580 A JP2021126580 A JP 2021126580A JP 2021126580 A JP2021126580 A JP 2021126580A JP 2022028636 A JP2022028636 A JP 2022028636A
Authority
JP
Japan
Prior art keywords
flow guiding
bumps
chip
guiding structure
flow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021126580A
Other languages
English (en)
Other versions
JP7394273B2 (ja
Inventor
ツェン クオ－ウェイ
Wei Tseng Kuo
チェン ポ－チ
Po-Qi Cheng
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sitronix Technology Corp
Original Assignee
Sitronix Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sitronix Technology Corp filed Critical Sitronix Technology Corp
Publication of JP2022028636A publication Critical patent/JP2022028636A/ja
Application granted granted Critical
Publication of JP7394273B2 publication Critical patent/JP7394273B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14132—Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/14177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Automatic Analysis And Handling Materials Therefor (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Control Of Vending Devices And Auxiliary Devices For Vending Devices (AREA)
  • Magnetic Heads (AREA)
  • Fittings On The Vehicle Exterior For Carrying Loads, And Devices For Holding Or Mounting Articles (AREA)

Abstract

【課題】導電媒体のフロー方向をガイドするか又は導電媒体のフローを妨げることができるチップのフローガイディング構造を提供する。【解決手段】フローガイディング構造１は、チップ２の表面上に配置され、複数の接続バンプ１０に隣接する少なくとも１つのフローガイディング部材２０を備える。チップが回路基板上に配置されるとき、少なくとも１つのフローガイディング部材は、チップの表面上の導電媒体をガイドして、複数の接続バンプに向かって流れるようにし、導電媒体の複数の導電粒子が複数の接続バンプに向かって移動せざるを得ないようにし、その結果、複数の接続バンプの表面上の複数の導電粒子の数を増加させるか或いは複数の導電粒子が複数の接続バンプの表面を離れる（去る）のを防止するために、導電媒体のフローを妨げて、その結果、複数の接続バンプの表面上の複数の導電粒子の数の減少を防止する。【選択図】図１

Description

本発明は一般に、チップのフローガイディング構造（flow guiding structure）に関する。本発明は特に、チップ上に配置される構造であって、導電媒体のフロー（流れ：flow）の方向をガイドし、または導電媒体のフローを妨げることのできる構造に関する。
時が経つにつれて、電子製品は軽く、薄くおよび小型になるように開発されている。さまざまな電子製品、例えば、カムコーダ、ノートブックコンピュータ、スマートフォン、または他のモバイルデバイスのほとんどすべては、情報を表示するためのディスプレイを含む。そのため、ディスプレイは電子製品における重要な部品となっている。
画像を表示するためには、駆動チップがディスプレイに含まれているべきであろう。駆動チップは、画像を表示するためのディスプレイのパネルを駆動するために用いられる。一般に、駆動チップをパネル上に配置するための多数の技術がある。これらの技術を採用するためには、導電媒体（conductive medium）、例えば、異方性導電膜（anisotropic conductive film：ＡＣＦ）が使用されるべきであろう。導電媒体は導電粒子を含む。当該導電粒子は、駆動チップの接続バンプとパネルの電気接続部材とを接触（コンタクト; contact）させ得る。それにより、駆動チップは、パネルに電気的に接続され、次いで、駆動信号をパネルに伝送してパネルを駆動し、画像を表示し得る。
従来技術によれば、駆動チップをパネル上に配置する間、導電媒体は駆動チップの表面上を任意に（勝手に；arbitrarily）流れ、その結果、導電媒体の導電粒子は駆動チップの接続バンプの表面上に効果的に分布（分散）することができなくなる。そのため、パネルに信号を伝送する駆動チップの性能に影響があり、パネルが正常に機能しないこともあるだろう。さらに、この問題はパネルの駆動チップにおいて存在するばかりでなく、チップを回路基板上に配置する等の、他のチップタイプにおいても現れる。そのため、接続バンプの表面上に分布する導電粒子の数を増加させるために、チップの接続バンプに向かって流れるよう導電媒体をガイドし得るフローガイディング構造を提供することが求められている。あるいは、当該フローガイディング構造は、接続バンプの表面上に分布する導電粒子の数の減少を避けるために、導電媒体のフローを妨げ得る。
本発明の目的は、チップのフローガイディング構造を提供することであって、前記チップのフローガイディング構造は、チップの表面上に配置される少なくとも１つのフローガイディング部材であって、チップの表面上に配置される複数の接続バンプに隣接する前記少なくとも１つのフローガイディング部材を備える。前記チップが回路基板上に配置されるとき、前記フローガイディング部材は、導電媒体をガイドして、前記複数の接続バンプに向かって流れるようにし、複数の導電粒子が前記複数の接続バンプに向かって移動せざるを得ないようにし、その結果、前記複数の接続バンプの表面上の前記複数の導電粒子の数を増加させ得る。あるいは、前記フローガイディング部材は、前記複数の導電粒子が前記複数の接続バンプの前記表面を離れる（去る）のを防止するために、前記導電媒体のフローを妨げて、その結果、前記複数の接続バンプの前記表面上の前記複数の導電粒子の数の減少を防止し得る。
また、本発明の別の目的は、チップの表面上に配置された複数の接続バンプ群を備える、チップのフローガイディング構造を提供することである。前記複数の接続バンプ群はそれぞれ、複数のバンプを含む。前記チップを基板部材上に配置する間、前記複数のバンプは前記導電媒体のフローを妨げて、その結果、前記複数の導電粒子が前記複数のバンプの表面を離れる（去る）のを防止して、前記複数のバンプの前記表面上の前記複数の導電粒子の数の減少を防止し得る。
本発明は、複数の接続バンプと、少なくとも１つのフローガイディング部材と、を備えるチップのフローガイディング構造を提供する。前記複数の接続バンプは、チップの表面上に配置されている。前記少なくとも１つのフローガイディング部材は、前記チップの前記表面上に配置され、かつ前記複数の接続バンプに隣接している。前記フローガイディング部材は、導電媒体をブロックし前記導電媒体が強制的に前記複数の接続バンプに向かって流れるようにするために、または、前記導電媒体のフローを妨げて、それにより、前記複数の接続バンプの前記表面上の複数の導電粒子の数が過度に減少するのを防止するために、用いられる。
また、本発明は、チップの表面上に配置された複数の接続バンプ群を備える、別のチップのフローガイディング構造を提供する。前記複数の接続バンプ群はそれぞれ、複数のバンプを含む。同一の接続バンプ群内の前記複数のバンプは、互いに隣接し、かつ同一の電気接続部材に対応している。当該構造は、導電媒体をブロックし、前記導電媒体のフローを妨げて、その結果、前記複数のバンプの表面上の複数の導電粒子の数が過度に減少するのを防止するために、用いられる。
本発明の第１の実施形態によるフローガイディング構造の立体図を示す。 本発明の第１の実施形態によるフローガイディング構造の上面図を示す。 本発明の第１の実施形態によるフローガイディング構造の断面図を示す。 本発明の第２の実施形態によるフローガイディング構造の上面図を示す。 本発明の第３の実施形態によるフローガイディング構造の立体図を示す。 本発明の第３の実施形態によるフローガイディング構造の上面図を示す。 本発明の第３の実施形態によるフローガイディング構造の断面図を示す。 本発明の第４の実施形態によるフローガイディング構造の立体図を示す。 本発明の第４の実施形態によるフローガイディング構造の上面図を示す。 本発明の第４の実施形態によるフローガイディング構造の断面図を示す。 本発明の第５の実施形態によるフローガイディング構造の上面図を示す。 本発明の第６の実施形態によるフローガイディング構造の立体図を示す。 本発明の第６の実施形態によるフローガイディング構造の断面図を示す。
本発明の構造および特性、ならびに有効性がさらに理解および認識されるようにするために、本発明の詳細な説明を、複数の実施形態および添付の図面とともに、以下に提供する。
図１を参照されたい。図１は、本発明の第１の実施形態によるフローガイディング構造の立体図を示す。図に示すように、本発明によるフローガイディング構造１は、複数の接続バンプ１０と、少なくとも１つのフローガイディング部材２０と、を備える。
図１および図３を参照されたい。図３は、本発明の第１の実施形態によるフローガイディング構造の断面図を示す。本実施形態によれば、複数の接続バンプ１０は、チップ２の表面３上に配置されている。複数の接続バンプ１０の材料は導電性材料である。少なくとも１つのフローガイディング部材２０は、チップ２の表面３上に配置され、複数の接続バンプ１０に隣接している。少なくとも１つのフローガイディング部材２０は高さＨ１を有し、複数の接続バンプ１０は高さＨ２を有する。高さＨ１は、高さＨ２以下である。少なくとも１つのフローガイディング部材２０は、複数の接続バンプ１０よりも高くはない。
図１および図３、ならびに図２を参照されたい。図２は、本発明の第１の実施形態によるフローガイディング構造の上面図を示す。図に示すように、本実施形態によるフローガイディング部材２０の数は、多数であり得る。フローガイディング部材２０は、説明のための一例として理解される。フローガイディング部材２０は、複数の接続バンプ１０に隣接する複数のフローガイディングバンプ２２を含み得る。フローガイディングバンプ２２の第１の側面２２１は、複数の接続バンプ１０の第２の側面１０１に対応する。第１の側面２２１の面積は、第２の側面１０１の面積よりも大きくてもよい。ディスプレイパネルまたは回路基板であり得る基板部材３０上にチップ２が配置されるとき、フローガイディングバンプ２２は導電媒体４０を効果的にブロックし、導電媒体４０のフローを妨げ、導電媒体４０を複数の接続バンプ１０に逆流せざるを得ないようにし得る。すなわち、フローガイディングバンプ２２は、導電媒体４０が複数の接続バンプ１０へと流れるようにガイドする。
図２および図３に示すように、チップ２を基板部材３０上に配置するためにチップ２の表面３に導電媒体４０を加える間、力がチップ２に及ぼされることにより、導電媒体４０がチップ２の表面３上を流れることが可能になる。図２に示されるように、導電媒体４０は、フローガイディングバンプ２２によってブロックされ、その結果、そのフローを妨げることになる。加えて、導電媒体４０は、フローガイディングバンプ２２によってブロックされた後、複数の接続バンプ１０へと逆流することになる。図３に示すように、導電媒体４０内に含まれる複数の導電粒子４２は、それに応じて複数の接続バンプ１０に向かって移動し、複数の接続バンプ１０の表面に達することになる。複数の電気接続部材３２は、基板部材３０上に配置されている。複数の接続バンプ１０はそれぞれ、当該複数の電気接続部材３２に対応している。
チップ２が基板部材３０上に配置されるとき、複数の接続バンプ１０の表面上に位置する導電粒子４２は、複数の接続バンプ１０と対応する電気接続部材３２とを接触（コンタクト）させることになる。それにより、複数の接続バンプ１０は対応する電気接続部材３２と電気的に接続され得るが、これは、チップ２が基板部材３０に電気的に接続され得ることを意味する。フローガイディングバンプ２２は、導電媒体４０をブロックし、導電媒体４０のフローを妨げ、その結果、導電粒子４２が複数の接続バンプ１０の表面を離れる（去る）（leave）のを防止する。さらに、導電媒体４０がフローガイディングバンプ２２によってブロックされ、複数の接続バンプ１０へと逆流するとき、導電粒子４２は、複数の接続バンプ１０に向かって移動し、その結果、複数の接続バンプ１０と電気接続部材３２との間の導電粒子４２の数が増加する。それにより、チップ２と基板部材３０との間の伝送能力が向上する。本発明の一実施形態によれば、フローガイディングバンプ２２が電気接続部材３２に対応していることは要求されない。換言すれば、フローガイディングバンプ２２が電気接続部材３２に電気的に接続されていることは要求されない。
再び図３を参照されたい。フローガイディング部材２０の少なくとも１つの側面は、複数の接続バンプ１０に隣接している。フローガイディング部材２０の少なくとも１つの側面は、非傾斜面または傾斜面であり得る。本実施形態によれば、フローガイディングバンプ２２は、少なくとも１つのフローガイディング部材２０の実施例である。フローガイディングバンプ２２の少なくとも１つの側面は、傾斜面２０２または非傾斜面であり得る。導電媒体４０が流れるとき、傾斜面２０２は、導電媒体４０と、その中に含まれる導電粒子４２とをガイドして、複数の接続バンプ１０に向かって移動させ、その結果、複数の接続バンプ１０と電気接続部材３２との間の導電粒子４２の数を増加させ得る。フローガイディングバンプ２２の傾斜面２０２と底面２０３との間の角度は、鋭角であり得る。フローガイディングバンプ２２は、導電性または非導電性であり得る。導電媒体４０は異方性導電膜（anisotropic conductive film：ＡＣＦ）であり得るが、それに限定されるものではない。
図４を参照されたい。図４は、本発明の第２の実施形態によるフローガイディング構造の上面図を示す。図に示すように、本実施形態によれば、２つ以上のフローガイディングバンプ２２が少なくとも１つの接続バンプ１０の周囲に配置され得る。すなわち、接続バンプ１０の前側面、後側面、左側面、または右側面にそれぞれ対向して、１つのフローガイディングバンプ２２が配置され得る。多数のフローガイディングバンプ２２は、当該少なくとも１つの接続バンプ１０の複数の側面に隣接している。導電媒体４０のフローを制限するためにフローガイディングバンプ２２を用いることによって、導電粒子４２は、複数の接続バンプ１０と電気接続部材３２との間に集まらざるを得ないようにし得る。
図５を参照されたい。図５は、本発明の第３の実施形態によるフローガイディング構造の立体図を示す。図に示すように、本実施形態によるフローガイディング構造１は、チップ２の表面３上に配置されてそれぞれ複数のバンプ５２を含む、複数の接続バンプ群５０を備える。同一の接続バンプ群５０内の複数のバンプ５２は互いに隣接しており、基板部材３０の同一の電気接続部材３２に対応している。第１の実施形態と比較して、本実施形態による複数の接続バンプ１０は、同一の電気接続部材３２に対応する複数のバンプ５２に分割されている。
図５、図６および図７を参照されたい。図６は、本発明の第３の実施形態によるフローガイディング構造の上面図を示し、図７は、本発明の第３の実施形態によるフローガイディング構造の断面図を示す。図に示すように、本実施形態によれば、チップ２を基板部材３０上に配置するために導電媒体４０をチップ２の表面３に加える間、力がチップ２に及ぼされることにより、導電媒体４０がチップ２の表面３上を流れることが可能になる。導電媒体４０はバンプ２２によってブロックされ、その結果、バンプ５２の周囲の導電媒体４０を最大限に維持する（とどまらせる）ために、そのフローが妨げられる。これにより、導電粒子４２はバンプ５２の表面を離れる（去る）のを防止され得、バンプ５２と電気接続部材３２との間に集められ得る。
図８を参照されたい。図８は、本発明の第４の実施形態によるフローガイディング構造の立体図を示す。図に示すように、本実施形態によるフローガイディング構造１は、複数の接続バンプ１０と、少なくとも１つのフローガイディング部材２０と、を備える。本実施形態によれば、少なくとも１つのフローガイディング部材２０は、チップ２の回路領域４内に詰められ（stuffed）複数の接続バンプ１０に隣接している、少なくとも１つの詰め物部材（stuffing member）２４であり得る。回路領域４は、回路の配置されているチップ２内の領域である。本実施形態によれば、少なくとも１つの詰め物部材２４は、複数の接続バンプ１０を取り囲む。図１０に示すように、少なくとも１つの詰め物部材２４は高さＨ１を有する；複数の接続バンプ１０は高さＨ２を有する。高さＨ１は、高さＨ２以下である。
図８、図９および図１０を参照されたい。図９は、本発明の第４の実施形態によるフローガイディング構造の上面図を示し、図１０は、本発明の第４の実施形態によるフローガイディング構造の断面図を示す。図に示すように、チップ２を基板部材３０上に配置するためにチップ２の表面３に導電媒体４０を加える間、力がチップ２に及ぼされ、その結果、導電媒体４０がチップ２の表面３上および少なくとも１つの詰め物部材２４の表面上を流れることが可能になる。少なくとも１つの詰め物部材２４が複数の接続バンプ１０を取り囲んでいるので、チップ２の表面３上の導電媒体４０は、少なくとも１つの詰め物部材２４によってブロックされ、その結果、複数の接続バンプ１０の位置の周囲を流れるよう制限されることになる。すなわち、少なくとも１つの詰め物部材２４は、導電媒体４０をガイドして、複数の接続バンプ１０の表面へと流れるようにし、複数の接続バンプ１０と電気接続部材３２との間に導電粒子４２を集める。さらに、チップ２を基板部材３０に配置するためにチップ２に力が及ぼされるとき、少なくとも１つの詰め物部材２４の表面上に位置する導電媒体４０は、少なくとも１つの詰め物部材２４によってブロックされ、その結果、少なくとも１つの詰め物部材２４によって詰められていないチップ２の表面へと流れるように導電媒体４０が駆動される、すなわち、複数の接続バンプ１０の位置へと流れるように導電媒体４０が駆動される。図１０に示すように、少なくとも１つの詰め物部材２４の表面上に位置する導電媒体４０内に含まれる導電粒子４２は、それに応じて複数の接続バンプ１０に向かって移動することになる。その結果、複数の接続バンプ１０と電気接続部材３２との間の導電粒子４２の数が増加することになる。
再び図１０を参照されたい。本実施形態によれば、少なくとも１つの詰め物部材２４の少なくとも１つの側面は、複数の接続バンプ１０に隣接している。少なくとも１つの詰め物部材２４の当該少なくとも１つの側面は、傾斜面であり得る。あるいは、それは非傾斜面であってもよい。本実施形態によれば、少なくとも１つの詰め物部材２４の材料は、絶縁材料、例えばポリイミド（polyimide：ＰＩ）またはベンゾシクロブテン（benzocyclobutene：ＢＣＢ）であるが、これらに限定されるものではない。
図１１を参照されたい。図１１は、本発明の第５の実施形態によるフローガイディング構造の上面図を示す。図に示すように、本実施形態によるフローガイディング構造１は、複数の詰め物部材２４を備え得る。詰め物部材２４は、ギャップ２４２によって離隔されている。チップ２を基板部材３０上に配置するためにチップ２の表面３および詰め物部材２４の表面に導電媒体４０を加える間、チップ２の表面３上に位置する導電媒体４０は、詰め物部材２４によってブロックされ、その結果、導電媒体４０のフローが妨げられることになる。導電媒体４０は、複数の接続バンプ１０に逆流することになる。すなわち、導電媒体４０は、複数の接続バンプ１０の表面へと流れるようガイドされる。さらに、上述したように、詰め物部材２４の表面上に位置する導電媒体４０は、複数の接続バンプ１０へと流れることになる。本実施形態によれば、詰め物部材２４の少なくとも一方の側面は、傾斜面であり得る。
図１２を参照されたい。図１２は、本発明の第６の実施形態によるフローガイディング構造の立体図を示す。図に示すように、本実施形態による詰め物部材２４はさらに、詰め物部材２４が複数の接続バンプ１０の側面を包囲するように、複数の接続バンプ１０間の複数のギャップ１２内に詰められている。本実施形態によれば、詰め物部材２４は、チップ２のほぼすべての表面を覆っている。一実施形態によれば、詰め物部材２４の高さは、複数の接続バンプ１０の高さ以下であり得る。
図１２および図１３を参照されたい。図１３は、本発明の第６の実施形態によるフローガイディング構造の断面図を示す。図に示すように、チップ２を基板部材３０上に配置するために詰め物部材２４の表面に導電媒体４０を加える間、上述のように、詰め物部材２４の表面上の導電媒体４０は、複数の接続バンプ１０へと流れることになる。図１３に示されるように、導電媒体４０内に含まれる導電粒子４２は、それに応じて複数の接続バンプ１０に向かって移動することになる。その結果、複数の接続バンプ１０と電気接続部材３２との間の導電粒子４２の数が増加することになる。効果を高めるために、上述の複数の実施形態が相互に適用されてもよい。
要約すれば、本発明は、チップのフローガイディング構造を提供するものであり、前記チップのフローガイディング構造は、チップの表面上に配置される少なくとも１つのフローガイディング部材であって、チップの表面上に配置される複数の接続バンプに隣接する前記少なくとも１つのフローガイディング部材を備える。前記フローガイディング部材は、導電媒体をブロックし、前記導電媒体をガイドして、前記複数の接続バンプに向かって流れるようにし、その結果、前記複数の接続バンプの表面上の複数の導電粒子の数を増加させ得る。あるいは、前記フローガイディング部材は、前記複数の導電粒子が前記複数の接続バンプの前記表面を離れる（去る）のを防止するために、前記導電媒体のフローを妨げ得る。加えて、前記接続バンプは、複数のバンプに分割され得る。前記複数のバンプは、前記複数のバンプの周囲の前記導電媒体を維持するために、前記導電媒体のフローを妨げて、その結果、前記複数のバンプの表面上に位置する前記複数の導電粒子が離れる（去る）のを防止し得る。
したがって、本発明はその新規性、非自明性および有用性ゆえに、法的要件に適合している。しかしながら、前述の説明は、本発明の実施形態に過ぎず、本発明の範囲を限定するために使用されるものではない。本発明の特許請求の範囲に記載された形状、構造、特徴、または趣旨にしたがってなされるこれらの均等な変更または修正は、本発明の特許請求の範囲内に含まれるものである。

Claims (16)

  1. チップの表面上に配置された複数の接続バンプと、
    前記チップの前記表面上に配置され、かつ前記複数の接続バンプに隣接している、少なくとも１つのフローガイディング部材と、
    を備える、チップのフローガイディング構造。
  2. 前記少なくとも１つのフローガイディング部材の高さが、前記複数の接続バンプの高さ以下である、請求項１に記載のチップのフローガイディング構造。
  3. 前記少なくとも１つのフローガイディング部材の少なくとも１つの側面が、前記複数の接続バンプに隣接しており、
    前記少なくとも１つのフローガイディング部材の前記少なくとも１つの側面が、傾斜面である、請求項１に記載のチップのフローガイディング構造。
  4. 前記少なくとも１つのフローガイディング部材が、複数のフローガイディング部材を含み、
    前記複数のフローガイディング部材が、複数のフローガイディングバンプを含み、
    前記複数のフローガイディングバンプが、前記複数の接続バンプに隣接している、請求項１に記載のチップのフローガイディング構造。
  5. 前記複数のフローガイディングバンプの第１の側面が、前記複数の接続バンプの第２の側面に対応しており、
    前記第１の側面の面積が、前記第２の側面の面積よりも大きい、請求項４に記載のチップのフローガイディング構造。
  6. 前記複数のフローガイディングバンプのうちの多数のフローガイディングバンプが、前記複数の接続バンプのうちの少なくとも１つの接続バンプの複数の側面に隣接している、請求項４に記載のチップのフローガイディング構造。
  7. 前記複数のフローガイディングバンプの少なくとも１つの側面が前記複数の接続バンプに隣接しており、
    前記複数のフローガイディングバンプの前記少なくとも１つの側面が傾斜面である、請求項４に記載のチップのフローガイディング構造。
  8. 前記複数のフローガイディングバンプが、導体または非導体である、請求項４に記載のチップのフローガイディング構造。
  9. 前記少なくとも１つのフローガイディング部材が少なくとも１つの詰め物部材であり、
    前記少なくとも１つの詰め物部材が、前記チップの回路領域内に詰められ、かつ前記複数の接続バンプに隣接している、請求項１に記載のチップのフローガイディング構造。
  10. 前記少なくとも１つの詰め物部材が、複数の詰め物部材を含み、
    前記複数の詰め物部材が、ギャップによって離隔されている、請求項９に記載のチップのフローガイディング構造。
  11. 前記少なくとも１つの詰め物部材がさらに、前記複数の接続バンプ間の複数のギャップ内に詰められている、請求項９に記載のチップのフローガイディング構造。
  12. 前記少なくとも１つの詰め物部材の少なくとも１つの側面が、前記複数の接続バンプに隣接しており、
    前記少なくとも１つの詰め物部材の前記少なくとも１つの側面が、傾斜面である、請求項９に記載のチップのフローガイディング構造。
  13. 前記少なくとも１つの詰め物部材の材料が絶縁材料である、請求項９に記載のチップのフローガイディング構造。
  14. 前記複数の接続バンプがそれぞれ、複数の電気接続部材に対応しており、
    前記複数の電気接続部材が、基板部材上に配置されている、請求項１に記載のチップのフローガイディング構造。
  15. チップのフローガイディング構造であって、
    チップの表面上に配置され、かつそれぞれ複数のバンプを含む複数の接続バンプ群を備え、
    同一の前記接続バンプ群内の前記複数のバンプは、互いに隣接し、かつ同一の電気接続部材に対応している、チップのフローガイディング構造。
  16. 前記電気接続部材が、基板部材上に配置されている、請求項１５に記載のチップのフローガイディング構造。
JP2021126580A 2020-07-31 2021-08-02 チップのフローガイディング構造 Active JP7394273B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063059178P 2020-07-31 2020-07-31
US63/059,178 2020-07-31

Publications (2)

Publication Number Publication Date
JP2022028636A true JP2022028636A (ja) 2022-02-16
JP7394273B2 JP7394273B2 (ja) 2023-12-08

Family

ID=80003342

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021126580A Active JP7394273B2 (ja) 2020-07-31 2021-08-02 チップのフローガイディング構造
JP2021126948A Active JP7311561B2 (ja) 2020-07-31 2021-08-02 チップのテストパッド構造

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021126948A Active JP7311561B2 (ja) 2020-07-31 2021-08-02 チップのテストパッド構造

Country Status (5)

Country Link
US (2) US11694983B2 (ja)
JP (2) JP7394273B2 (ja)
KR (2) KR20220016004A (ja)
CN (2) CN114068463A (ja)
TW (3) TWI806112B (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329747A (ja) * 2001-02-06 2002-11-15 Au Optronics Corp 半導体装置の実装構造、その実装方法および液晶表示パネル
JP2003273490A (ja) * 2002-03-12 2003-09-26 Sharp Corp 基板接合構造及びそれを備えた電子装置
JP2005228871A (ja) * 2004-02-12 2005-08-25 Seiko Epson Corp 実装構造体、電気光学装置及び電子機器
JP2005259924A (ja) * 2004-03-11 2005-09-22 Sharp Corp 半導体装置、半導体装置の実装構造およびそれを備える電子機器ならびに表示装置
JP2008135468A (ja) * 2006-11-27 2008-06-12 Nec Lcd Technologies Ltd 半導体素子及び該半導体素子を備える表示装置
WO2010146884A1 (ja) * 2009-06-16 2010-12-23 シャープ株式会社 半導体チップおよびその実装構造
JP2014053597A (ja) * 2012-08-09 2014-03-20 Hitachi Chemical Co Ltd チップ型電子部品及び接続構造体

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55141949U (ja) * 1979-03-29 1980-10-11
JPH0375531U (ja) * 1989-11-27 1991-07-29
US6180426B1 (en) * 1999-03-01 2001-01-30 Mou-Shiung Lin High performance sub-system design and assembly
US6937047B2 (en) * 2003-08-05 2005-08-30 Freescale Semiconductor, Inc. Integrated circuit with test pad structure and method of testing
TWI243386B (en) * 2004-02-26 2005-11-11 Au Optronics Corp Anisotropic conductive film pad
JP4141403B2 (ja) * 2004-04-01 2008-08-27 富士通株式会社 半導体装置及び半導体装置の製造方法
US20060109014A1 (en) 2004-11-23 2006-05-25 Te-Tsung Chao Test pad and probe card for wafer acceptance testing and other applications
TWI269045B (en) 2004-12-16 2006-12-21 Nanya Technology Corp Method for measuring the resistance of deep trench capacitor
TW201117336A (en) * 2009-11-05 2011-05-16 Raydium Semiconductor Corp Electronic chip and substrate providing insulation protection between conducting nodes
KR20140128739A (ko) * 2013-04-29 2014-11-06 삼성디스플레이 주식회사 도전성 입자 및 이를 포함하는 표시 장치
US10283424B1 (en) 2018-03-08 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer structure and packaging method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329747A (ja) * 2001-02-06 2002-11-15 Au Optronics Corp 半導体装置の実装構造、その実装方法および液晶表示パネル
JP2003273490A (ja) * 2002-03-12 2003-09-26 Sharp Corp 基板接合構造及びそれを備えた電子装置
JP2005228871A (ja) * 2004-02-12 2005-08-25 Seiko Epson Corp 実装構造体、電気光学装置及び電子機器
JP2005259924A (ja) * 2004-03-11 2005-09-22 Sharp Corp 半導体装置、半導体装置の実装構造およびそれを備える電子機器ならびに表示装置
JP2008135468A (ja) * 2006-11-27 2008-06-12 Nec Lcd Technologies Ltd 半導体素子及び該半導体素子を備える表示装置
WO2010146884A1 (ja) * 2009-06-16 2010-12-23 シャープ株式会社 半導体チップおよびその実装構造
JP2014053597A (ja) * 2012-08-09 2014-03-20 Hitachi Chemical Co Ltd チップ型電子部品及び接続構造体

Also Published As

Publication number Publication date
US20220037218A1 (en) 2022-02-03
CN114062718A (zh) 2022-02-18
JP7311561B2 (ja) 2023-07-19
KR20220016003A (ko) 2022-02-08
JP2022031629A (ja) 2022-02-22
TW202207379A (zh) 2022-02-16
TWI812987B (zh) 2023-08-21
KR20220016004A (ko) 2022-02-08
TW202210843A (zh) 2022-03-16
JP7394273B2 (ja) 2023-12-08
TWI806112B (zh) 2023-06-21
KR102663115B1 (ko) 2024-05-21
TW202349576A (zh) 2023-12-16
US11694983B2 (en) 2023-07-04
CN114068463A (zh) 2022-02-18
US20220037275A1 (en) 2022-02-03

Similar Documents

Publication Publication Date Title
JP4651288B2 (ja) 駆動ｉｃ及びこれを具備したディスプレイ装置
TW579583B (en) Electronic package with high density interconnect and associated methods
JP5539346B2 (ja) 半導体チップおよびその実装構造
CN107360670B (zh) 印刷电路板和包括该印刷电路板的显示设备
US11044809B2 (en) Flexible circuit board, display panel, and display module
JP7183427B2 (ja) ディスプレイモジュール及びディスプレイ装置
CN113261097B (zh) 一种芯片封装装置、终端设备
JP2020520559A (ja) 低クロストークの垂直接続インターフェース
CN107680948A (zh) 半导体装置、显示面板总成、半导体结构
JP2022028636A (ja) チップのフローガイディング構造
CN110120387A (zh) 半导体封装
KR100512992B1 (ko) 플라즈마 디스플레이 패널의 접속 구조 및 방법
US10561014B2 (en) Electronic device
JPWO2018083723A1 (ja) 電子装置、電子装置の製造方法及び電子機器
TW201929176A (zh) 半導體裝置
JP4658529B2 (ja) 集積回路モジュールの構造
US10546617B2 (en) Alternately shaped backplane for receiving electrical components
KR20220138839A (ko) 칩의 범프 구조체
US20230369265A1 (en) Film package and package module including the same
US20220335981A1 (en) System and method for providing compression attached memory module compression connectors
US20230361065A1 (en) Module and substrate
JP2006237364A (ja) 半導体装置
WO2022082651A9 (zh) 显示装置
WO2023225790A1 (zh) 柔性电路板、显示模组
KR20240008178A (ko) 반도체 패키지 및 이를 포함하는 패키지 모듈

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220705

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20221003

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20221122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20230816

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230926

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20231006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20231006

R150 Certificate of patent or registration of utility model

Ref document number: 7394273

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150