JP2017224753A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2017224753A
JP2017224753A JP2016119828A JP2016119828A JP2017224753A JP 2017224753 A JP2017224753 A JP 2017224753A JP 2016119828 A JP2016119828 A JP 2016119828A JP 2016119828 A JP2016119828 A JP 2016119828A JP 2017224753 A JP2017224753 A JP 2017224753A
Authority
JP
Japan
Prior art keywords
pad
semiconductor device
insulating layer
insulating film
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016119828A
Other languages
English (en)
Inventor
隆彦 吉澤
Takahiko Yoshizawa
隆彦 吉澤
渡邊　邦雄
Kunio Watanabe
邦雄 渡邊
白澤　立基
Tatsumoto Shirasawa
立基 白澤
作田　孝
Takashi Sakuta
孝 作田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2016119828A priority Critical patent/JP2017224753A/ja
Priority to CN201710303451.6A priority patent/CN107527821B/zh
Priority to US15/603,984 priority patent/US10236248B2/en
Publication of JP2017224753A publication Critical patent/JP2017224753A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03602—Mechanical treatment, e.g. polishing, grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05095—Disposition of the additional element of a plurality of vias at the periphery of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48817—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48824—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】パッドの機械的強度を従来よりも向上させてクラックの発生を抑制できる半導体装置及びその製造方法を提供する。
【解決手段】この半導体装置の製造方法は、第１の金属層からなる第１のパッドを形成する工程（ａ）と、第１のパッド上に絶縁層を形成する工程（ｂ）と、第１のパッドの少なくとも一部の領域上の絶縁層を除去することにより、絶縁層に開口部を設ける工程（ｃ）と、絶縁層の膜厚よりも小さい膜厚を有するように、絶縁層の開口部に第２の金属層からなる第２のパッドを形成する工程（ｄ）と、第２のパッド上に第３の金属層からなる第３のパッドを形成する工程（ｅ）とを備える。
【選択図】図１６

Description

本発明は、半導体装置及びその製造方法等に関する。
半導体装置を構成する半導体チップに形成される金属配線の材料としては、一般に、アルミニウム（Ａｌ）又はその合金が用いられている。半導体チップにおいて、金属配線の一部の領域が、電源供給や信号伝送のために外部と電気的に接続されるパッド（端子）を構成する。例えば、多層配線構造を有する半導体チップの場合には、層間絶縁膜上に形成された最上層の金属配線の一部の領域が、パッドを構成することになる。
さらに、半導体チップのパッドと半導体パッケージ又はプリント基板等の端子又は電極とが、ワイヤーボンディングによって電気的に接続される。従来は、ワイヤーボンディングにおいて金（Ａｕ）のワイヤーが用いられていたが、近年においては、銅（Ｃｕ）のワイヤーも用いられている。しかしながら、銅のワイヤーは、金のワイヤーやアルミニウムのパッドと比較して高い硬度を有しており、ワイヤーボンディングの際に、パッドの強度が不足して機械的ストレスに耐えられず、パッドや層間絶縁膜にクラックが発生する場合があった。
関連する技術として、特許文献１には、半導体装置のボンディングパッドを水分等による腐食から守ることが開示されている。この半導体装置は、半導体基板上に絶縁膜を介して設けられたボンディングパッドを含む金属配線パターンと、金属配線パターンを被覆する絶縁保護膜と、ボンディングパッドに接合するボンディングワイヤーとを有する半導体装置において、絶縁保護膜が、有機樹脂膜から成り、且つ、ボンディングワイヤーと接合する部分を除くボンディングパッドの露出面を被覆していることを特徴とする。
しかしながら、特許文献１においても、半導体基板上に絶縁膜を介して設けられたボンディングパッドを含む金属配線パターンは単層である。従って、特に、銅のボンディングワイヤーを用いる場合には、ボンディングワイヤーをボンディングパッドに接合する際に、ボンディングパッドや絶縁膜にクラックが発生するおそれがある。
特開平７−９４６３９号公報（要約書、請求項１、図１）
本発明の幾つかの態様は、パッドの機械的強度を従来よりも向上させてクラックの発生を抑制できる半導体装置及びその製造方法を提供することに関連している。また、本発明の他の幾つかの態様は、一般的な半導体装置の製造方法に新たな工程を追加することなく、そのような半導体装置を製造することに関連している。
本発明の第１の態様に係る半導体装置の製造方法は、第１の金属層からなる第１のパッドを形成する工程（ａ）と、第１のパッド上に絶縁層を形成する工程（ｂ）と、第１のパッドの少なくとも一部の領域上の絶縁層を除去することにより、絶縁層に開口部を設ける工程（ｃ）と、絶縁層の膜厚よりも小さい膜厚を有するように、絶縁層の開口部に第２の金属層からなる第２のパッドを形成する工程（ｄ）と、第２のパッド上に第３の金属層からなる第３のパッドを形成する工程（ｅ）とを備える。
本発明の第１の態様によれば、第１〜第３のパッドを含む複数のメタルプレートによって多層構造のパッドが構成されるので、パッドの機械的強度を従来よりも向上させてクラックの発生を抑制することができる。また、絶縁層の膜厚よりも小さい膜厚を有するように第２のパッドが形成されるので、第２のパッドを研磨して薄くする必要がない。さらに、金属配線又はプラグを形成するのと同時に第１及び第２のパッドを形成することにより、一般的な半導体装置の製造方法に新たな工程を追加することなく、そのような半導体装置を製造することができる。
ここで、工程（ｃ）が、絶縁層に開口部の開口径よりも小さい開口径を有するスルーホールを設けることを含み、工程（ｄ）が、絶縁層の膜厚よりも大きい膜厚を有するように、絶縁層のスルーホールに第２の金属層を形成することを含むようにしても良い。それにより、スルーホール内に十分な量の金属を充填してプラグを形成するのと同時に、開口部に第２のパッドを形成することができる。
その場合に、工程（ｄ）が、絶縁層の上層に形成された第２の金属層を除去することをさらに含むようにしても良い。それにより、プラグがスルーホールから突出しないようにして、絶縁層の上面を平坦化することができる。
本発明の第１の態様に係る半導体装置の製造方法は、第３のパッドに銅（Ｃｕ）のワイヤーの一端をボンディングする工程（ｆ）をさらに備えるようにしても良い。それにより、半導体チップのパッドと半導体パッケージ又はプリント基板等の端子又は電極とを電気的に接続することができる。
本発明の第２の態様に係る半導体装置は、第１の金属層からなる第１のパッドと、第１のパッド上に配置され、開口部を有する絶縁層と、絶縁層の開口部に配置されて絶縁層の膜厚よりも小さい膜厚を有し、第２の金属層からなる第２のパッドと、第２のパッド上に配置され、第３の金属層からなる第３のパッドとを備える。
本発明の第２の態様によれば、第１〜第３のパッドを含む複数のメタルプレートによって多層構造のパッドが構成されるので、パッドの機械的強度を従来よりも向上させてクラックの発生を抑制することができる。
ここで、半導体装置が、平面視で第３のパッドの周辺部を覆う保護膜をさらに備える場合に、保護膜で覆われていない第３のパッドの領域の下層において第２のパッドが一様な膜厚を有することが望ましい。それにより、第２のパッドの中央部が周辺部よりも薄い場合に生じる中央部への応力集中が緩和されて、パッドにおけるクラックの発生を抑制することができる。
さらに、第２のパッドが、第１のパッドに沿って配置された底部と、絶縁層の開口部の４つの側面に沿って配置された４つの側壁とで構成される箱型の形状を有するようにしても良い。第２のパッドの底部の膜厚は絶縁層の膜厚よりも小さいので、第１のパッドと第３のパッドとの間における第２のパッドの抵抗値を低下させたり、又は、第２のパッドの製造コストを低下させたりすることができる。
また、絶縁層が、開口部の開口径よりも小さい開口径を有するスルーホールをさらに有し、半導体装置が、絶縁層のスルーホールに配置されて第１及び第３のパッドに電気的に接続されたプラグをさらに備えるようにしても良い。それにより、第１のパッドと第３のパッドとの間の電気的接続を強化することができる。
以上において、第１のパッドが、１．５μｍ以下の膜厚を有するようにしても良い。多層構造のパッドを用いる場合には、半導体装置の高集積化のために各層のパッドの膜厚を薄くしても、パッドの機械的強度を向上させてクラックの発生を抑制することができる。
さらに、第２のパッドが、第１及び第３のパッドの各々のヤング率よりも大きいヤング率を有するようにしても良い。例えば、第１及び第３のパッドの各々が、アルミニウム（Ａｌ）を含み、第２のパッドが、タングステン（Ｗ）を含むようにしても良い。それにより、第３のパッドの一部の領域に加えられた力が、第２のパッドの主面に沿って分散された後に、第１のパッドを介して層間絶縁膜に加えられるので、層間絶縁膜におけるクラックの発生を抑制することができる。
また、第１のパッドが、ＦＳＧ（フッ素をドープした珪酸塩ガラス）又はＬｏｗ-ｋ材料を含む層間絶縁膜上に配置されても良い。そのような層間絶縁膜を用いることにより、パッドの寄生容量を低減できるが、層間絶縁膜の機械的強度が低下する。しかしながら、多層構造のパッドを用いる場合には、層間絶縁膜の機械的強度が低くても、パッドの機械的強度を向上させてクラックの発生を抑制することができる。
本発明の一実施形態に係る半導体装置の第１の工程における断面図。 本発明の一実施形態に係る半導体装置の第２の工程における断面図。 本発明の一実施形態に係る半導体装置の第３の工程における断面図。 本発明の一実施形態に係る半導体装置の第３の工程における断面図。 本発明の一実施形態に係る半導体装置の第４の工程における断面図。 本発明の一実施形態に係る半導体装置の第５の工程における断面図。 本発明の一実施形態に係る半導体装置の第５の工程における断面図。 本発明の一実施形態に係る半導体装置の第６の工程における断面図。 本発明の一実施形態に係る半導体装置の第７の工程における断面図。 本発明の一実施形態に係る半導体装置の第８の工程における断面図。 本発明の一実施形態に係る半導体装置の第８の工程における断面図。 本発明の一実施形態に係る半導体装置の第９の工程における断面図。 本発明の一実施形態に係る半導体装置の第９の工程における断面図。 本発明の一実施形態に係る半導体装置の第１０の工程における断面図。 本発明の一実施形態に係る半導体装置の第１１の工程における断面図。 本発明の一実施形態に係る半導体装置の断面図。 本発明の一実施形態に係る半導体装置の平面図。
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、同一の構成要素には同一の参照符号を付して、重複する説明を省略する。
＜半導体装置の製造方法＞
図１〜図１５は、本発明の一実施形態に係る半導体装置の製造工程における断面図である。以下においては、一例として、Ｐ型の半導体基板を用いてＮチャネルＭＯＳトランジスターを含む半導体装置を製造する場合について説明する。
第１の工程において、図１に示すように、半導体基板１０上にゲート絶縁膜を介してゲート電極１１が形成され、フォトリソグラフィー法によってパターニングされる。例えば、半導体基板１０は、ボロン（Ｂ）イオン等のＰ型の不純物を含むシリコン（Ｓｉ）等で構成される。ゲート絶縁膜は、酸化シリコン（ＳｉＯ２）等で構成され、ゲート電極１１は、不純物がドープされて導電性を有するポリシリコン等で構成される。
また、フォトリソグラフィー法によって形成されたマスクを用いて、ゲート電極１１の両側の半導体基板１０の領域にアンチモン（Ｓｂ）若しくは燐（Ｐ）イオン等のＮ型の不純物が注入される。それにより、ＮチャネルＭＯＳトランジスターのソース及びドレインとなるＮ型の不純物領域１２及び１３が形成される。
さらに、フォトリソグラフィー法によって形成されたマスクを用いて、半導体基板１０の所定の領域にボロン（Ｂ）イオン等のＰ型の不純物が注入される。それにより、半導体基板１０のコンタクト領域となるＰ型の不純物領域１４が形成される。加えて、図１に示すように、ゲート絶縁膜及びゲート電極１１の側面にサイドウォール絶縁膜１５及び１６が形成されても良い。
第２の工程において、図２に示すように、ゲート電極１１等が設けられた半導体基板１０上に層間絶縁膜２０が形成される。層間絶縁膜２０、及び、以下に説明する層間絶縁膜４０及び６０は、例えば、酸化シリコン（ＳｉＯ２）又はＢＰＳＧ（Boron Phosphorus Silicon Glass）等で構成されても良い。さらに、層間絶縁膜２０上にフォトリソグラフィー法によってフォトレジストを設けて、フォトレジストをマスクとして層間絶縁膜２０をエッチングすることにより、層間絶縁膜２０にスルーホール及びコンタクトホールが設けられる。
層間絶縁膜２０のスルーホール及びコンタクトホールにタングステン（Ｗ）等の金属が充填されて、プラグ２１及び２２が形成される。なお、プラグを形成する際には、タングステン（Ｗ）等の金属の周囲に、チタン（Ｔｉ）又は窒化チタン（ＴｉＮ）等のバリアメタルを配置しても良い。その後、層間絶縁膜２０の上面をＣＭＰ（Chemical Mechanical Polishing：化学機械研磨）等によって研磨することにより、層間絶縁膜２０の上面に形成された余分な金属膜が除去される。
層間絶縁膜２０のスルーホールは、ゲート電極１１に達しており、スルーホールに形成されたプラグ２１は、ゲート電極１１に電気的に接続される。層間絶縁膜２０のコンタクトホールは、半導体基板１０のコンタクト領域１４に達しており、コンタクトホールに形成されたプラグ２２は、コンタクト領域１４に電気的に接続される。
第３の工程において、図３に示すように、層間絶縁膜２０上に金属層３０が形成される。金属層３０は、例えば、アルミニウム（Ａｌ）を含んでいる。さらに、金属層３０上にフォトリソグラフィー法によってフォトレジストを設けて、フォトレジストをマスクとして金属層３０をエッチングすることにより、図４に示すように、層間絶縁膜２０上に金属配線３１及び３２が形成される。金属配線３１は、プラグ２１を介してゲート電極１１に電気的に接続され、金属配線３２は、プラグ２２を介して半導体基板１０のコンタクト領域１４に電気的に接続される。
第４の工程において、図５に示すように、金属配線３１及び３２が設けられた層間絶縁膜２０上に層間絶縁膜４０が形成される。さらに、層間絶縁膜４０上にフォトリソグラフィー法によってフォトレジストを設けて、フォトレジストをマスクとして層間絶縁膜４０をエッチングすることにより、層間絶縁膜４０にスルーホールが設けられる。
層間絶縁膜４０のスルーホールにタングステン（Ｗ）等の金属が充填されて、プラグ４１及び４２が形成される。その後、層間絶縁膜４０の上面をＣＭＰ等によって研磨することにより、層間絶縁膜４０の上層に形成された余分な金属膜が除去される。層間絶縁膜４０のスルーホールは、金属配線３１及び３２に達しており、スルーホールに形成されたプラグ４１及び４２は、金属配線３１及び３２にそれぞれ電気的に接続される。
第５の工程において、図６に示すように、層間絶縁膜４０上に金属層５０が形成される。金属層５０は、例えば、アルミニウム（Ａｌ）を含んでおり、多層構造のパッドを構成する第１の金属層に相当する。さらに、金属層５０上にフォトリソグラフィー法によってフォトレジストを設けて、フォトレジストをマスクとして金属層５０をエッチングすることにより、図７に示すように、層間絶縁膜４０上に金属配線５１が形成される。それと同時に、層間絶縁膜４０上に第１の金属層からなる第１のパッド５２が形成される。金属配線５１は、プラグ４１を介して金属配線３１に電気的に接続され、第１のパッド５２は、プラグ４２を介して金属配線３２に電気的に接続される。
第６の工程において、図８に示すように、金属配線５１及び第１のパッド５２が設けられた層間絶縁膜４０上に、絶縁層として層間絶縁膜６０が形成される。さらに、第７の工程において、層間絶縁膜６０上にフォトリソグラフィー法によってフォトレジストを設けて、フォトレジストをマスクとして層間絶縁膜６０をエッチングすることにより、図９に示すように、層間絶縁膜６０にスルーホール６０ａが設けられる。それと同時に、第１のパッド５２の少なくとも一部の領域上の層間絶縁膜６０を除去することにより、層間絶縁膜６０に開口部６０ｂが設けられる。スルーホール６０ａは、開口部６０ｂの開口径よりも小さい開口径を有している。
第８の工程において、図１０に示すように、第１のパッド５２及び層間絶縁膜６０上に金属膜７０が形成される。金属膜７０は、例えば、タングステン（Ｗ）を含んでおり、多層構造のパッドを構成する第２の金属層に相当する。それにより、層間絶縁膜６０のスルーホール６０ａに、タングステン（Ｗ）を含む金属が充填されて、プラグ７１が形成される。それと同時に、層間絶縁膜６０の開口部６０ｂにおいて、第２の金属層からなる第２のパッド７２が第１のパッド５２上に形成される。
第２のパッド７２は、層間絶縁膜６０の側壁となる部分を除き、隣接する層間絶縁膜６０の膜厚（プラグ７１の厚さ）よりも小さい膜厚を有するように形成される。それにより、第２のパッド７２の中央部を研磨して薄くする必要がないので、研磨工程におけるディッシング（中央部の過剰研磨）の発生を防止して、中央部への応力集中を緩和することにより、パッドにおけるクラックの発生を抑制することができる。
一般に、ＣＭＰによってパッドのような大きなプレートを研磨すると、ディッシングが発生する。ディッシングによってパッドの中央部が凹むと、ワイヤーボンディング工程においてパッドの中央部にストレスが集中する。従って、パッドの中央部を研磨する必要がなければ、ディッシングが発生しないので、パッドの機械的強度を従来よりも向上させてクラックの発生を抑制することができる。
一方、層間絶縁膜６０のスルーホール６０ａにおいては、隣接する層間絶縁膜６０の膜厚よりも大きい膜厚を有するように金属膜７０が形成されても良い。それにより、スルーホール６０ａ内に十分な量の金属を充填してプラグ７１を形成するのと同時に、開口部６０ｂに第２のパッド７２を形成することができる。
その後、図１１に示すように、層間絶縁膜６０の上面をＣＭＰ等によって研磨することにより、層間絶縁膜６０の上層に形成された余分な金属膜が除去される。それにより、プラグ７１がスルーホール６０ａから突出しないようにして、層間絶縁膜６０の上面を平坦化することができる。プラグ７１及び第２のパッド７２は、第１のパッド５２に電気的に接続される。
第９の工程において、図１２に示すように、層間絶縁膜６０及び第２のパッド７２上に金属層８０が形成される。金属層８０は、例えば、アルミニウム（Ａｌ）を含み、多層構造のパッドを構成する第３の金属層に相当する。さらに、金属層８０上にフォトリソグラフィー法によってフォトレジストを設けて、フォトレジストをマスクとして金属層８０をエッチングすることにより、図１３に示すように、層間絶縁膜６０及び第２のパッド７２上に第３の金属層からなる第３のパッド８１が形成される。第３のパッド８１は、プラグ７１及び第２のパッド７２を介して第１のパッド５２に電気的に接続される。
第１０の工程において、図１４に示すように、フォトリソグラフィー法によって、層間絶縁膜６０及び第３のパッド８１上に、平面視で第３のパッド８１の周辺部を覆うパッシベーション膜（保護膜）９０が形成される。なお、本願において、「平面視」とは、半導体基板１０の主面（図中の上面）に垂直な方向から各部を透視することを言う。パッシベーション膜９０は、例えば、窒化シリコン（Ｓｉ３Ｎ４）、酸化シリコン（ＳｉＯ２）、又は、酸化マグネシウム（ＭｇＯ）等の絶縁膜で構成される。
さらに、第１１の工程において、図１５に示すように、第３のパッド８１にワイヤー１００の一端がボンディングされても良い。それにより、半導体チップのパッドと半導体パッケージ又はプリント基板等の端子又は電極とを電気的に接続することができる。本願においては、第３のパッド８１の主面（図中の上面）においてパッシベーション膜９０に覆われていない領域を「ボンディング領域」とも言う。例えば、ワイヤー１００の先端の金属を放電によって溶融させてボール状にした後に、熱、超音波、又は、圧力によって、ワイヤー１００の先端が第３のパッド８１のボンディング領域に接続される。
ワイヤーボンディング工程においては、銅（Ｃｕ）又は金（Ａｕ）等のワイヤーが用いられる。特に、銅のワイヤーは、金のワイヤーやアルミニウムのパッドと比較して高い硬度を有しており、ワイヤーボンディングの際に、パッドの強度が不足して機械的ストレスに耐えられず、パッドや層間絶縁膜にクラックが発生する場合があった。
本実施形態によれば、第１のパッド５２、第２のパッド７２、及び、第３のパッド８１を含む複数のメタルプレートによって多層構造のパッドが構成されるので、パッドの機械的強度を従来よりも向上させてクラックの発生を抑制することができる。また、層間絶縁膜６０の膜厚よりも小さい膜厚を有するように第２のパッド７２が形成されるので、第２のパッド７２を研磨して薄くする必要がない。さらに、金属配線５１又はプラグ７１を形成するのと同時に第１のパッド５２及び第２のパッド７２を形成することにより、一般的な半導体装置の製造方法に新たな工程を追加することなく、本実施形態に係る半導体装置を製造することができる。
＜半導体装置＞
図１６は、本発明の一実施形態に係る半導体装置の断面図であり、図１７は、本発明の一実施形態に係る半導体装置の平面図である。図１６及び図１７に示すように、本発明の一実施形態に係る半導体装置は、半導体基板１０と、層間絶縁膜２０と、金属配線３１及び３２と、層間絶縁膜４０と、金属配線５１及び第１のパッド５２と、層間絶縁膜６０と、第２のパッド７２と、第３のパッド８１と、パッシベーション膜９０とを備えている。
図１６に示すように、Ｐ型の半導体基板１０には、例えば、ゲート電極１１を有するＮチャネルＭＯＳトランジスターと、コンタクト領域１４とが配置されている。半導体基板１０上には、層間絶縁膜２０が配置され、層間絶縁膜２０上には、金属配線３１及び３２と、層間絶縁膜４０とが配置されている。金属配線３１は、層間絶縁膜２０のスルーホールに配置されたプラグを介して、ゲート電極１１に電気的に接続されている。金属配線３２は、層間絶縁膜２０のコンタクトホールに配置されたプラグを介して、半導体基板１０のコンタクト領域１４に電気的に接続されている。
層間絶縁膜４０上には、金属配線５１と、第１の金属層からなる第１のパッド５２と、層間絶縁膜６０とが配置されている。金属配線５１は、層間絶縁膜４０のスルーホールに配置されたプラグを介して、金属配線３１に電気的に接続されている。この例において、金属配線５１は、ＮチャネルＭＯＳトランジスターのゲート電極１１に電気的に接続されて、ゲート電極１１に信号を供給するために用いられる。第１のパッド５２は、層間絶縁膜４０のスルーホールに配置されたプラグを介して、金属配線３２に電気的に接続されている。
第１のパッド５２上には、スルーホール６０ａ（図９）及び開口部６０ｂ（図９）を有する絶縁層である層間絶縁膜６０が配置されている。スルーホール６０ａは、開口部６０ｂの開口径よりも小さい開口径を有している。層間絶縁膜６０の開口部６０ｂには、第２の金属層からなる第２のパッド７２が配置されている。また、層間絶縁膜６０及び第２のパッド７２上には、第３の金属層からなる第３のパッド８１が配置されている。さらに、第３のパッド８１にワイヤー１００（図１５）の一端がボンディングされても良い。
図１６及び図１７に示すように、第１のパッド５２、第２のパッド７２、及び、第３のパッド８１が積層されて、多層構造のパッドが構成される。この例において、多層構造のパッドは、半導体基板１０のコンタクト領域１４に電気的に接続され、半導体基板１０に電位を供給するために用いられる。本実施形態によれば、第１のパッド５２、第２のパッド７２、及び、第３のパッド８１を含む複数のメタルプレートによって多層構造のパッドが構成されるので、パッドの機械的強度を従来よりも向上させてクラックの発生を抑制することができる。
また、半導体装置は、層間絶縁膜６０のスルーホール６０ａに配置されたプラグ７１をさらに備えても良い。プラグ７１は、第１のパッド５２及び第３のパッド８１に電気的に接続されている。それにより、第１のパッド５２と第３のパッド８１との間の電気的接続を強化することができる。
パッシベーション膜９０は、平面視で第３のパッド８１の周辺部を覆っている。ここで、パッシベーション膜９０で覆われていない第３のパッド８１の領域（ボンディング領域）の下層において、第２のパッド７２が一様な（略一定の）膜厚を有することが望ましい。それにより、第２のパッド７２の中央部が周辺部よりも薄い場合に生じる中央部への応力集中が緩和されて、パッドにおけるクラックの発生を抑制することができる。
第２のパッド７２は、層間絶縁膜６０の側壁となる部分を除き、隣接する層間絶縁膜６０の膜厚（プラグ７１の厚さ）よりも小さい膜厚を有している。例えば、第２のパッド７２は、第１のパッド５２に沿って配置された底部７２ａと、層間絶縁膜６０の開口部６０ｂ（図９）の４つの側面に沿って配置された４つの側壁７２ｂ〜７２ｅとで構成される箱型の形状を有している。第２のパッド７２の底部７２ａの膜厚は層間絶縁膜６０の膜厚よりも小さいので、第１のパッド５２と第３のパッド８１との間における第２のパッド７２の抵抗値を低下させたり、又は、第２のパッド７２の製造コストを低下させたりすることができる。
以上において、第１のパッド５２が、１．５μｍ以下の膜厚を有するようにしても良い。多層構造のパッドを用いる場合には、半導体装置の高集積化のために各層のパッドの膜厚を薄くしても、パッドの機械的強度を向上させてクラックの発生を抑制することができる。また、層間絶縁膜６０に配置されたプラグ７１が、１．５μｍ以下の厚さを有し、第２のパッド７２が、１．５μｍ以下の膜厚を有し、又は、第３のパッド８１が、１．５μｍ以下の膜厚を有するようにしても良い。
さらに、第２のパッド７２が、第１のパッド５２及び第３のパッド８１の各々のヤング率よりも大きいヤング率を有するようにしても良い。例えば、第１のパッド５２及び第３のパッド８１の各々は、アルミニウム（Ａｌ）を含んでおり、アルミニウム（Ａｌ）、又は、アルミニウムの合金（Ａｌ−Ｃｕ等）で構成される。また、第２のパッド７２は、タングステン（Ｗ）を含んでおり、タングステン（Ｗ）、又は、タングステンとシリコンとの化合物であるタングステンシリサイド（ＷＳｉ）等で構成される。
ここで、アルミニウム（Ａｌ）のヤング率は、約７０ＧＰａである。また、タングステン（Ｗ）のヤング率は、約４１０ＧＰａであり、タングステンシリサイド（ＷＳｉ）のヤング率は、約４０３ＧＰａである。なお、酸化シリコン（ＳｉＯ２）のヤング率は、約７０ＧＰａである。
上記のようなヤング率を有する第１のパッド５２、第２のパッド７２、及び、第３のパッド８１で多層構造のパッドを構成することにより、第３のパッド８１の一部の領域に加えられた力が、第２のパッド７２の主面に沿って分散された後に、第１のパッド５２を介して層間絶縁膜４０に加えられるので、層間絶縁膜４０におけるクラックの発生を抑制することができる。
また、第１のパッド５２が、ＦＳＧ（比誘電率を下げるためにフッ素をドープした珪酸塩ガラス）又はＬｏｗ-ｋ材料を含む層間絶縁膜４０上に配置されるようにしても良い。Ｌｏｗ-ｋ材料とは、酸化シリコン（ＳｉＯ２）よりも比誘電率が低い層間絶縁膜材料のことであり、例えば、３．０以下の比誘電率（ｋ）を有している。
具体的には、層間絶縁膜４０として、ＰＥ-ＣＶＤ（Plasma Enhanced-Chemical Vapor Deposition）炭素添加シリコン酸化膜（ＳｉＯＣ膜）や、酸化シリコン（ＳｉＯ２）に空孔を導入して比誘電率を低減した多孔質シリカ膜を用いることができる。
そのような層間絶縁膜４０を用いることにより、パッドの寄生容量を低減できるが、層間絶縁膜４０の機械的強度が低下する。しかしながら、多層構造のパッドを用いる場合には、層間絶縁膜４０の機械的強度が低くても、パッドの機械的強度を向上させてクラックの発生を抑制することができる。
１０…半導体基板、１１…ゲート電極、１２、１３…不純物領域、１４…コンタクト領域、１５、１６…サイドウォール絶縁膜、２０…層間絶縁膜、２１、２２…プラグ、３０…金属層、３１、３２…金属配線、４０…層間絶縁膜、４１、４２…プラグ、５０…金属層、５１…金属配線、５２…第１のパッド、６０…層間絶縁膜、６０ａ…スルーホール、６０ｂ…開口部、７０…金属膜、７１…プラグ、７２…第２のパッド、７２ａ…底部、７２ｂ〜７２ｅ…側壁、８０…金属層、８１…第３のパッド、９０…パッシベーション膜、１００…ワイヤー。

Claims (12)

  1. 第１の金属層からなる第１のパッドを形成する工程（ａ）と、
    前記第１のパッド上に絶縁層を形成する工程（ｂ）と、
    前記第１のパッドの少なくとも一部の領域上の前記絶縁層を除去することにより、前記絶縁層に開口部を設ける工程（ｃ）と、
    前記絶縁層の膜厚よりも小さい膜厚を有するように、前記絶縁層の前記開口部に第２の金属層からなる第２のパッドを形成する工程（ｄ）と、
    前記第２のパッド上に第３の金属層からなる第３のパッドを形成する工程（ｅ）と、
    を備える半導体装置の製造方法。
  2. 工程（ｃ）が、前記絶縁層に前記開口部の開口径よりも小さい開口径を有するスルーホールを設けることを含み、
    工程（ｄ）が、前記絶縁層の膜厚よりも大きい膜厚を有するように、前記絶縁層の前記スルーホールに前記第２の金属層を形成することを含む、
    請求項１記載の製造方法。
  3. 工程（ｄ）が、前記絶縁層の上層に形成された前記第２の金属層を除去することをさらに含む、請求項２記載の製造方法。
  4. 前記第３のパッドに銅（Ｃｕ）のワイヤーの一端をボンディングする工程（ｆ）をさらに備える、請求項１〜３のいずれか１項記載の製造方法。
  5. 第１の金属層からなる第１のパッドと、
    前記第１のパッド上に配置され、開口部を有する絶縁層と、
    前記絶縁層の前記開口部に配置されて前記絶縁層の膜厚よりも小さい膜厚を有し、第２の金属層からなる第２のパッドと、
    前記第２のパッド上に配置され、第３の金属層からなる第３のパッドと、
    を備える半導体装置。
  6. 平面視で前記第３のパッドの周辺部を覆う保護膜をさらに備え、
    前記保護膜で覆われていない前記第３のパッドの領域の下層において前記第２のパッドが一様な膜厚を有する、請求項５記載の半導体装置。
  7. 前記第２のパッドが、前記第１のパッドに沿って配置された底部と、前記絶縁層の前記開口部の４つの側面に沿って配置された４つの側壁とで構成される箱型の形状を有する、請求項５又は６記載の半導体装置。
  8. 前記絶縁層が、前記開口部の開口径よりも小さい開口径を有するスルーホールをさらに有し、
    前記絶縁層の前記スルーホールに配置されて前記第１及び第３のパッドに電気的に接続されたプラグをさらに備える、請求項５〜７のいずれか１項記載の半導体装置。
  9. 前記第１のパッドが、１．５μｍ以下の膜厚を有する、請求項５〜８のいずれか１項記載の半導体装置。
  10. 前記第２のパッドが、前記第１及び第３のパッドの各々のヤング率よりも大きいヤング率を有する、請求項５〜９のいずれか１項記載の半導体装置。
  11. 前記第１及び第３のパッドの各々が、アルミニウム（Ａｌ）を含み、前記第２のパッドが、タングステン（Ｗ）を含む、請求項５〜１０のいずれか１項記載の半導体装置。
  12. 前記第１のパッドが、ＦＳＧ（フッ素をドープした珪酸塩ガラス）又はＬｏｗ-ｋ材料を含む層間絶縁膜上に配置されている、請求項５〜１１のいずれか１項記載の半導体装置。
JP2016119828A 2016-06-16 2016-06-16 半導体装置及びその製造方法 Pending JP2017224753A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016119828A JP2017224753A (ja) 2016-06-16 2016-06-16 半導体装置及びその製造方法
CN201710303451.6A CN107527821B (zh) 2016-06-16 2017-05-02 半导体装置及其制造方法
US15/603,984 US10236248B2 (en) 2016-06-16 2017-05-24 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016119828A JP2017224753A (ja) 2016-06-16 2016-06-16 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2017224753A true JP2017224753A (ja) 2017-12-21

Family

ID=60659774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016119828A Pending JP2017224753A (ja) 2016-06-16 2016-06-16 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US10236248B2 (ja)
JP (1) JP2017224753A (ja)
CN (1) CN107527821B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102564086B1 (ko) * 2019-03-06 2023-08-07 미쓰비시덴키 가부시키가이샤 반도체 장치
JP2021034560A (ja) * 2019-08-23 2021-03-01 キオクシア株式会社 半導体装置およびその製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01130545A (ja) * 1987-11-17 1989-05-23 Mitsubishi Electric Corp 樹脂封止型半導体装置
JPH0878413A (ja) * 1994-09-09 1996-03-22 Matsushita Electron Corp 半導体保護装置
JPH09219451A (ja) * 1995-12-07 1997-08-19 Ricoh Co Ltd 半導体装置及びその製造方法
JP2001326242A (ja) * 2000-05-16 2001-11-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003068740A (ja) * 2001-08-30 2003-03-07 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2005252230A (ja) * 2004-02-05 2005-09-15 Matsushita Electric Ind Co Ltd 半導体装置
JP2010080772A (ja) * 2008-09-26 2010-04-08 Rohm Co Ltd 半導体装置
JP2012146720A (ja) * 2011-01-07 2012-08-02 Renesas Electronics Corp 半導体装置およびその製造方法
JP2012164825A (ja) * 2011-02-07 2012-08-30 Seiko Instruments Inc 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794639A (ja) 1993-06-14 1995-04-07 Toshiba Corp 半導体装置及び製造方法
JP2974022B1 (ja) * 1998-10-01 1999-11-08 ヤマハ株式会社 半導体装置のボンディングパッド構造
US6647198B2 (en) * 2000-07-14 2003-11-11 Semco Machine Corporation Apparatus for housing fiber optic modules
JP2002324797A (ja) * 2001-04-24 2002-11-08 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR100437460B1 (ko) * 2001-12-03 2004-06-23 삼성전자주식회사 본딩패드들을 갖는 반도체소자 및 그 제조방법
JP2005243907A (ja) * 2004-02-26 2005-09-08 Renesas Technology Corp 半導体装置
US7741714B2 (en) * 2004-11-02 2010-06-22 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure with stress-buffering layer capping interconnection metal layer
JP2008244134A (ja) * 2007-03-27 2008-10-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP5034740B2 (ja) * 2007-07-23 2012-09-26 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP5205066B2 (ja) * 2008-01-18 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR101960686B1 (ko) * 2012-08-10 2019-03-21 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01130545A (ja) * 1987-11-17 1989-05-23 Mitsubishi Electric Corp 樹脂封止型半導体装置
JPH0878413A (ja) * 1994-09-09 1996-03-22 Matsushita Electron Corp 半導体保護装置
JPH09219451A (ja) * 1995-12-07 1997-08-19 Ricoh Co Ltd 半導体装置及びその製造方法
JP2001326242A (ja) * 2000-05-16 2001-11-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003068740A (ja) * 2001-08-30 2003-03-07 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2005252230A (ja) * 2004-02-05 2005-09-15 Matsushita Electric Ind Co Ltd 半導体装置
JP2010080772A (ja) * 2008-09-26 2010-04-08 Rohm Co Ltd 半導体装置
JP2012146720A (ja) * 2011-01-07 2012-08-02 Renesas Electronics Corp 半導体装置およびその製造方法
JP2012164825A (ja) * 2011-02-07 2012-08-30 Seiko Instruments Inc 半導体装置

Also Published As

Publication number Publication date
CN107527821B (zh) 2023-04-07
US10236248B2 (en) 2019-03-19
CN107527821A (zh) 2017-12-29
US20170365549A1 (en) 2017-12-21

Similar Documents

Publication Publication Date Title
JP4801296B2 (ja) 半導体装置及びその製造方法
JP5329068B2 (ja) 半導体装置
JP5622433B2 (ja) 半導体装置およびその製造方法
JP3354424B2 (ja) 半導体装置および半導体装置の製造方法
US7642653B2 (en) Semiconductor device, wiring of semiconductor device, and method of forming wiring
TWI311790B (en) Semiconductor device having bonding pad above low-k kielectric film and manufacturing method therefor
US6696357B2 (en) Method for manufacturing semiconductor integrated circuit devices using a conductive layer to prevent peeling between a bonding pad and an underlying insulating film
JP2011530812A5 (ja)
KR20110044850A (ko) 쓰루 웨이퍼 비아 및 이것의 제조 방법
TWI423406B (zh) 積體電路晶片
KR20130092825A (ko) 관통전극을 갖는 반도체 소자 및 그 제조방법
JP4280204B2 (ja) 半導体装置
JP2011146563A (ja) 半導体装置
JP4050876B2 (ja) 半導体集積回路装置とその製造方法
US8044482B2 (en) Semiconductor device
US8049263B2 (en) Semiconductor device including metal-insulator-metal capacitor and method of manufacturing same
CN107527821B (zh) 半导体装置及其制造方法
CN109712953B (zh) 一种半导体器件的制造方法和半导体器件
US7943529B2 (en) Passivation structure and fabricating method thereof
JP2005142351A (ja) 半導体装置およびその製造方法
JP5261926B2 (ja) 半導体装置およびその製造方法
JP5041088B2 (ja) 半導体装置
JP2007173419A (ja) 半導体装置
TW201123346A (en) Interconnect structure having air gap and manufacturing method thereof
JP4211910B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20190410

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200407

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200724

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200724

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200803

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20200804

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20201009

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20201013

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20201222

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210216

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20210420

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20210525

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20210525