JPH09219451A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH09219451A JPH09219451A JP8106560A JP10656096A JPH09219451A JP H09219451 A JPH09219451 A JP H09219451A JP 8106560 A JP8106560 A JP 8106560A JP 10656096 A JP10656096 A JP 10656096A JP H09219451 A JPH09219451 A JP H09219451A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- etching
- semiconductor device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
- H01L2224/05096—Uniform arrangement, i.e. array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01011—Sodium [Na]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Drying Of Semiconductors (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 この発明は、平坦化した半導体装置の多層配
線部を形成する際に生ずるヴィアホールエッチング時の
オーバーエッチングの問題を解決することを目的とする
ものである。 【解決手段】 この発明は、３層以上の多層配線構造を
有する部分において、各配線層２、４、８上の層間絶縁
膜３、５の平坦性が０．３μｍ以下であり、各配線層
２、４、８間のヴィアホール７ａ、７ｂは、各配線層
２、４、８間の最小接続孔サイズの２倍以下のサイズあ
るいは最小ヴィアホールサイズの２倍以下のサイズの短
辺を持つ長方形状により開孔され、ボンディングパッド
用配線パターン部６の配線層間は、複数個のヴィアホー
ル７ａ、７ｂを介して接続される。
線部を形成する際に生ずるヴィアホールエッチング時の
オーバーエッチングの問題を解決することを目的とする
ものである。 【解決手段】 この発明は、３層以上の多層配線構造を
有する部分において、各配線層２、４、８上の層間絶縁
膜３、５の平坦性が０．３μｍ以下であり、各配線層
２、４、８間のヴィアホール７ａ、７ｂは、各配線層
２、４、８間の最小接続孔サイズの２倍以下のサイズあ
るいは最小ヴィアホールサイズの２倍以下のサイズの短
辺を持つ長方形状により開孔され、ボンディングパッド
用配線パターン部６の配線層間は、複数個のヴィアホー
ル７ａ、７ｂを介して接続される。
Description
【０００１】
【発明の属する技術分野】この発明は、多層配線構造を
有する半導体装置に関し、特に層間絶縁膜が平坦化処理
された半導体装置及びその製造方法に関する。
有する半導体装置に関し、特に層間絶縁膜が平坦化処理
された半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】半導体集積回路（ＬＳＩ）の高性能化、
高集積化に伴い、配線ピッチも縮小され、それと同時に
配線層の多層化も進んでいる。この配線層数の増加によ
り、層間絶縁膜に凹凸が生じる。
高集積化に伴い、配線ピッチも縮小され、それと同時に
配線層の多層化も進んでいる。この配線層数の増加によ
り、層間絶縁膜に凹凸が生じる。
【０００３】一方、配線ピッチの微細化に対応するため
に、高ＮＡステッパーが採用されている。この高ＮＡス
テッパーは焦点深度が浅いためパターンを形成する場合
に、基板に対し高い平坦度が要求される。上述したよう
に、配線層の多層化により層間絶縁膜に凹凸が発生する
ので、種々の方法により平坦化が行われている。近年、
ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐ
ｏｌｉｓｈｉｎｇ）（化学機械研磨）技術を用いて平坦
化する例が増えている。
に、高ＮＡステッパーが採用されている。この高ＮＡス
テッパーは焦点深度が浅いためパターンを形成する場合
に、基板に対し高い平坦度が要求される。上述したよう
に、配線層の多層化により層間絶縁膜に凹凸が発生する
ので、種々の方法により平坦化が行われている。近年、
ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐ
ｏｌｉｓｈｉｎｇ）（化学機械研磨）技術を用いて平坦
化する例が増えている。
【０００４】しかし、ＣＭＰにより平坦化された基板に
対し、特に３層以上の多層配線構造の場合には、ヴィア
ホールエッチングを施す際に、ボンディングパッド部等
のように広いスペースを開口する部分が混在すると下記
のような問題が生ずることがわかった。
対し、特に３層以上の多層配線構造の場合には、ヴィア
ホールエッチングを施す際に、ボンディングパッド部等
のように広いスペースを開口する部分が混在すると下記
のような問題が生ずることがわかった。
【０００５】図１３及び図１４に従来の配線構造を示
す。図１３は平面図、図１４は図１３のＡ−Ａ’線断面
図である。この図に示すように、トランジスタ等が形成
されたシリコン基板１上に第１層目の配線層２が形成さ
れ、この第１層目の配線層２を覆うようにＢＰＳＧ等の
層間絶縁膜３が形成され、ＣＭＰ等により平坦化された
後、ヴィアホールエッチングによりヴィアホール（接続
孔）７ａが形成される。このヴィアホール７ａは、最小
サイズの接続孔であり、ＬＳＩチップ内の回路ブロック
内や回路ブロック間の電気接続のための配線部分に用い
られる。そして、この層間絶縁膜３上に第２層目の配線
層４が形成され、この第２層目の配線層４を覆うように
第２の層間絶縁膜５が形成され、ＣＭＰ等により平坦化
される。
す。図１３は平面図、図１４は図１３のＡ−Ａ’線断面
図である。この図に示すように、トランジスタ等が形成
されたシリコン基板１上に第１層目の配線層２が形成さ
れ、この第１層目の配線層２を覆うようにＢＰＳＧ等の
層間絶縁膜３が形成され、ＣＭＰ等により平坦化された
後、ヴィアホールエッチングによりヴィアホール（接続
孔）７ａが形成される。このヴィアホール７ａは、最小
サイズの接続孔であり、ＬＳＩチップ内の回路ブロック
内や回路ブロック間の電気接続のための配線部分に用い
られる。そして、この層間絶縁膜３上に第２層目の配線
層４が形成され、この第２層目の配線層４を覆うように
第２の層間絶縁膜５が形成され、ＣＭＰ等により平坦化
される。
【０００６】この層間絶縁膜５にヴィアホールエッチン
グによりヴィアホール７ｂが形成される。そして、半導
体装置の配線部分においては、通常各配線層毎にボンデ
ィングパッド用の広い配線パターン部６（６ａ、６ｂ）
が設けられ、この上の絶縁膜３、５を大きく開口するこ
とが行われている。
グによりヴィアホール７ｂが形成される。そして、半導
体装置の配線部分においては、通常各配線層毎にボンデ
ィングパッド用の広い配線パターン部６（６ａ、６ｂ）
が設けられ、この上の絶縁膜３、５を大きく開口するこ
とが行われている。
【０００７】すなわち、上記したヴィアホール７ａの形
成の際に、図１４に示すように、ボンディングパッド用
配線パターン部６ａは、他のヴィアホールとは異なり、
大きなエリアを開口して形成され、さらに上層のボンデ
ィングパッド用配線パターン部６ｂも同様に形成され
る。層間絶縁膜をそれぞれ平坦化せず多層配線を行う場
合には、基本的にこれは特に問題とはならない。しかし
ながら、各層間絶縁膜を平坦化した場合においては、第
１のヴィアホール７ａのエッチングにおいては、特に問
題は生じないが、第２のヴィアホール７ｂの形成時には
問題が生じる。
成の際に、図１４に示すように、ボンディングパッド用
配線パターン部６ａは、他のヴィアホールとは異なり、
大きなエリアを開口して形成され、さらに上層のボンデ
ィングパッド用配線パターン部６ｂも同様に形成され
る。層間絶縁膜をそれぞれ平坦化せず多層配線を行う場
合には、基本的にこれは特に問題とはならない。しかし
ながら、各層間絶縁膜を平坦化した場合においては、第
１のヴィアホール７ａのエッチングにおいては、特に問
題は生じないが、第２のヴィアホール７ｂの形成時には
問題が生じる。
【０００８】これは、ボンディングパッド用配線パター
ン部６のみ第１のヴィアホールの埋め込みが完全に出来
ていないため、広い開口部の上の層間絶縁膜５の厚みは
厚くなる。図１４に示すように、通常のヴィアホールサ
イズ上の第２の配線層２を覆う層間絶縁膜５の膜厚ａは
ボンディングパッド用配線パターン部６ａの上の層間絶
縁膜５の膜厚ｂより薄くなる。このため、第２のヴィア
ホール７ｂを形成する際に、エッチング深さが異なる部
分が生じてしまう。この様な場合、通常のサイズのヴィ
アホール７ｂは、ボンディングパッド用配線パターン部
６ｂよりホール深さが浅いために、前述したように、膜
厚ａの部分では、深い部分のエッチングを終了するまで
にかなりオーバーエッチングがかかってしまう。オーバ
ーエッチング量が多くなると、ホールは広がってしまう
ため配線の設計ルールを圧迫してしまうとともに、異物
が発生する等の問題が生ずる。
ン部６のみ第１のヴィアホールの埋め込みが完全に出来
ていないため、広い開口部の上の層間絶縁膜５の厚みは
厚くなる。図１４に示すように、通常のヴィアホールサ
イズ上の第２の配線層２を覆う層間絶縁膜５の膜厚ａは
ボンディングパッド用配線パターン部６ａの上の層間絶
縁膜５の膜厚ｂより薄くなる。このため、第２のヴィア
ホール７ｂを形成する際に、エッチング深さが異なる部
分が生じてしまう。この様な場合、通常のサイズのヴィ
アホール７ｂは、ボンディングパッド用配線パターン部
６ｂよりホール深さが浅いために、前述したように、膜
厚ａの部分では、深い部分のエッチングを終了するまで
にかなりオーバーエッチングがかかってしまう。オーバ
ーエッチング量が多くなると、ホールは広がってしまう
ため配線の設計ルールを圧迫してしまうとともに、異物
が発生する等の問題が生ずる。
【０００９】
【発明が解決しようとする課題】この発明は、このよう
な状況を鑑みてなされたものにして、平坦化した半導体
装置の多層配線部を形成する際に生ずるヴィアホールエ
ッチング時のオーバーエッチングの問題を解決すること
を目的とするものである。
な状況を鑑みてなされたものにして、平坦化した半導体
装置の多層配線部を形成する際に生ずるヴィアホールエ
ッチング時のオーバーエッチングの問題を解決すること
を目的とするものである。
【００１０】また、ボンディングパッド用の配線パター
ン部は、半導体チップをボンディングする部分であるの
で、この部分に凹凸がある場合には、ボンディング強度
が落ちてしまう問題がある。このため、この発明では、
ボンディングパッド用配線パターン部の表面の平坦性を
保つことを第２の目的とする。
ン部は、半導体チップをボンディングする部分であるの
で、この部分に凹凸がある場合には、ボンディング強度
が落ちてしまう問題がある。このため、この発明では、
ボンディングパッド用配線パターン部の表面の平坦性を
保つことを第２の目的とする。
【００１１】さらに、この発明は、ボンディングパッド
用配線パターン部へ接続できる配線層を増やすことで設
計の自由度を増加することを第３の目的としている。
用配線パターン部へ接続できる配線層を増やすことで設
計の自由度を増加することを第３の目的としている。
【００１２】また、この発明は、より簡単にヴィアホー
ルエッチング後の検査が行えるＣＭＰプロセスを用いた
ヴィアホールパターンを提供することを第４の目的とす
る。
ルエッチング後の検査が行えるＣＭＰプロセスを用いた
ヴィアホールパターンを提供することを第４の目的とす
る。
【００１３】
【課題を解決するための手段】この発明は、ｎ（ｎは３
以上の整数）層の多層配線構造を有する部分において、
各配線層上の層間絶縁膜が平坦化されており、各配線層
間の接続孔は、チップ内全体にわたって各配線層間の回
路ブロック内や回路ブロック間の接続用配線部に用いる
最小接続孔サイズの２倍以下のサイズあるいは最小接続
孔サイズの２倍以下のサイズの短辺を持つ長方形状によ
り開孔されていることを特徴とする。
以上の整数）層の多層配線構造を有する部分において、
各配線層上の層間絶縁膜が平坦化されており、各配線層
間の接続孔は、チップ内全体にわたって各配線層間の回
路ブロック内や回路ブロック間の接続用配線部に用いる
最小接続孔サイズの２倍以下のサイズあるいは最小接続
孔サイズの２倍以下のサイズの短辺を持つ長方形状によ
り開孔されていることを特徴とする。
【００１４】接続孔のサイズを上記サイズにすること
で、接続孔へ導電性材料を埋め込むことができる。
で、接続孔へ導電性材料を埋め込むことができる。
【００１５】上記層間絶縁膜の平坦性が０．３μｍ以下
にするとよい。
にするとよい。
【００１６】層間絶縁膜の平坦性を０．３μｍ以下にす
ることで、例えば０．５μｍライン＆スペースのような
微細配線をパターニングする場合にも確実にリソグラフ
ィが行える。
ることで、例えば０．５μｍライン＆スペースのような
微細配線をパターニングする場合にも確実にリソグラフ
ィが行える。
【００１７】また、この発明は、半導体チップがその入
出力のために有するボンディングパッド用配線パターン
部の配線層間は、複数個の上記接続孔により開孔される
ことを特徴とする。
出力のために有するボンディングパッド用配線パターン
部の配線層間は、複数個の上記接続孔により開孔される
ことを特徴とする。
【００１８】上記のように構成することで、１層目の配
線層と２層目の配線層４とが平面状に接触する部分がな
くなり、この２層目の配線層上の接続孔の深さが一定に
される。この結果、全てのホールでのオーバーエッチン
グ量も一定にすることができ、ホールの仕上がり径の広
がりを極力小さくすることができ、オーバーエッチング
され過ぎると生ずる異物も減らせる。
線層と２層目の配線層４とが平面状に接触する部分がな
くなり、この２層目の配線層上の接続孔の深さが一定に
される。この結果、全てのホールでのオーバーエッチン
グ量も一定にすることができ、ホールの仕上がり径の広
がりを極力小さくすることができ、オーバーエッチング
され過ぎると生ずる異物も減らせる。
【００１９】更に、上記接続孔は、配線層と異なる工程
により金属等の導電性の材料により埋め込まれてなるこ
とを特徴とする。
により金属等の導電性の材料により埋め込まれてなるこ
とを特徴とする。
【００２０】接続孔を配線層と異なる工程により埋め込
むことで、その上に設けられる配線層の表面は平坦にす
ることができ、ボンディング強度が低下することが防止
できる。
むことで、その上に設けられる配線層の表面は平坦にす
ることができ、ボンディング強度が低下することが防止
できる。
【００２１】また、上記接続孔を埋める金属等の導電性
の材料の上部は、接続孔の上部を基準として±０．３μ
ｍ以下の突出量であることを特徴とする。
の材料の上部は、接続孔の上部を基準として±０．３μ
ｍ以下の突出量であることを特徴とする。
【００２２】また、この発明は、上記半導体チップがそ
の入出力のために有するボンディングパッド用配線パタ
ーン部は、多層配線層の最上部にのみ形成されることを
特徴とする。
の入出力のために有するボンディングパッド用配線パタ
ーン部は、多層配線層の最上部にのみ形成されることを
特徴とする。
【００２３】上記のように構成することで、構造がシン
プルになるとともに、ボンディングパッド用配線パター
ン部の平坦性がさらに良好にできることから信頼性が向
上する。
プルになるとともに、ボンディングパッド用配線パター
ン部の平坦性がさらに良好にできることから信頼性が向
上する。
【００２４】さらに、この発明は、半導体チップがその
入出力のために有するボンディングパッド用配線パター
ン部は、第ｎ層及び第（ｎ−１）層にのみ形成されるこ
とを特徴とする。
入出力のために有するボンディングパッド用配線パター
ン部は、第ｎ層及び第（ｎ−１）層にのみ形成されるこ
とを特徴とする。
【００２５】上記のように、（ｎ−１）層目のボンディ
ングパッド用配線パターン部を付加することにより、各
メタル配線層の設計時の自由度が増し、さらにｎ層目の
配線に余裕ができるためチップサイズを縮小することも
できる。
ングパッド用配線パターン部を付加することにより、各
メタル配線層の設計時の自由度が増し、さらにｎ層目の
配線に余裕ができるためチップサイズを縮小することも
できる。
【００２６】さらに、この発明は、半導体チップ内また
はダイシングライン部に少なくとも１ヵ所以上の電気的
接続の用に供しない接続孔エッチングの検査用開口部を
設けたことを特徴とする。
はダイシングライン部に少なくとも１ヵ所以上の電気的
接続の用に供しない接続孔エッチングの検査用開口部を
設けたことを特徴とする。
【００２７】上記のように接続孔エッチングの検査用開
口部を設けることで、インライン検査が可能になるため
量産条件の決定が短時間で行えるとともに、ＣＭＰを用
い半導体の製造時における歩留まりも向上できる。
口部を設けることで、インライン検査が可能になるため
量産条件の決定が短時間で行えるとともに、ＣＭＰを用
い半導体の製造時における歩留まりも向上できる。
【００２８】上記接続孔エッチングの検査用開口部は、
１μｍ角以上、好ましくは１０μｍ角以上の面積を持つ
ことを特徴とする。
１μｍ角以上、好ましくは１０μｍ角以上の面積を持つ
ことを特徴とする。
【００２９】金属顕微鏡を用いて検査を行う場合は、倍
率を上げることによって１μｍ角以上の開口部であれば
検査可能である。１０μｍ角以上の開口部であれば、５
０〜１５０倍の拡大率で検査が行える。
率を上げることによって１μｍ角以上の開口部であれば
検査可能である。１０μｍ角以上の開口部であれば、５
０〜１５０倍の拡大率で検査が行える。
【００３０】上記接続孔エッチングの検査用開口部は下
層の同様の検査用開口部と異なる位置に配置されること
を特徴とする。
層の同様の検査用開口部と異なる位置に配置されること
を特徴とする。
【００３１】上記接続孔エッチングの検査用開口部直下
に設けられる配線パターンの基板からの標高はすべての
パターンのうち最底部に位置することを特徴とする。
に設けられる配線パターンの基板からの標高はすべての
パターンのうち最底部に位置することを特徴とする。
【００３２】上記下部に配線パターンを配置した接続孔
エッチングの検査用開口部と下部に配線パターンを配置
しない接続用エッチングの検査用開口部を設けたことを
特徴とする。
エッチングの検査用開口部と下部に配線パターンを配置
しない接続用エッチングの検査用開口部を設けたことを
特徴とする。
【００３３】上記のように構成することで、さらに、精
度がより向上しさらに高歩留まりが達成できるととも
に、エッチング時間を短縮できる効果がある。
度がより向上しさらに高歩留まりが達成できるととも
に、エッチング時間を短縮できる効果がある。
【００３４】上記接続孔の検査用開口部は基板からの標
高がすべてのパターンのうち最高部に位置する配線パタ
ーンにより囲まれてなることを特徴とする。
高がすべてのパターンのうち最高部に位置する配線パタ
ーンにより囲まれてなることを特徴とする。
【００３５】上記のように構成することで、より深い開
口部が形成されるため検査の確実性が向上する。
口部が形成されるため検査の確実性が向上する。
【００３６】この発明の半導体装置の製造方法は、基板
上にボンディングパッド用配線パターン部を有する第１
層目の配線層を形成した後、この配線層を覆って層間絶
縁膜を堆積し、化学機械研磨により層間絶縁膜を平坦化
する工程と、上記ボンディングパッド用配線パターン部
上の層間絶縁膜に接続孔が複数個並ぶように形成する工
程と、上記層間絶縁膜上にボンディングパッド用配線パ
ターン部を有する第２層目の配線層を形成し、接続孔を
介して第１層目と第２層目のボンディングパッド用配線
パターン部を接続する工程と、この配線層を覆って層間
絶縁膜を堆積し、化学機械研磨により層間絶縁膜を平坦
化する工程と、上記ボンディングパッド用配線パターン
部上の層間絶縁膜に接続孔が複数個並ぶように形成する
工程と、からなる。
上にボンディングパッド用配線パターン部を有する第１
層目の配線層を形成した後、この配線層を覆って層間絶
縁膜を堆積し、化学機械研磨により層間絶縁膜を平坦化
する工程と、上記ボンディングパッド用配線パターン部
上の層間絶縁膜に接続孔が複数個並ぶように形成する工
程と、上記層間絶縁膜上にボンディングパッド用配線パ
ターン部を有する第２層目の配線層を形成し、接続孔を
介して第１層目と第２層目のボンディングパッド用配線
パターン部を接続する工程と、この配線層を覆って層間
絶縁膜を堆積し、化学機械研磨により層間絶縁膜を平坦
化する工程と、上記ボンディングパッド用配線パターン
部上の層間絶縁膜に接続孔が複数個並ぶように形成する
工程と、からなる。
【００３７】
【発明の実施の形態】以下、この発明の実施の形態につ
き図面を参照して説明する。図１はこの発明の第１の実
施の形態を示す平面図、図２は図１のＡ−Ａ’線断面図
である。尚、この実施の形態では、３層配線の構造につ
いて説明する。
き図面を参照して説明する。図１はこの発明の第１の実
施の形態を示す平面図、図２は図１のＡ−Ａ’線断面図
である。尚、この実施の形態では、３層配線の構造につ
いて説明する。
【００３８】トランジスタ等が形成され、絶縁膜で覆わ
れたシリコン基板１上に第１層目の配線メタルを堆積
し、パターニングすることにより第１層目のメタル配線
層２が形成される。この第１層目のメタル配線層２に
は、ボンディングパッド用配線パターン部６ａが設けら
れている。この第１層目のメタル配線層２上に、このメ
タル配線層２を覆って層間絶縁膜３を堆積し、平坦化す
る。ここで、第１層目のメタル配線層２の平坦性は問わ
ない。
れたシリコン基板１上に第１層目の配線メタルを堆積
し、パターニングすることにより第１層目のメタル配線
層２が形成される。この第１層目のメタル配線層２に
は、ボンディングパッド用配線パターン部６ａが設けら
れている。この第１層目のメタル配線層２上に、このメ
タル配線層２を覆って層間絶縁膜３を堆積し、平坦化す
る。ここで、第１層目のメタル配線層２の平坦性は問わ
ない。
【００３９】上記層間絶縁膜３の平坦化は、リソグラフ
ィーからの要求によりチップ内段差が０．３μｍ以下と
なるまでＣＭＰ等により行う。この平坦度の要求は、例
えば、０．５μｍライン＆スペースのような微細配線を
パターニングする場合、リソグラフィーの焦点深度は
１．５μｍ程度になってしまうこと、さらに装置上の位
置精度が現状のステッパーでは０．７５μｍ程度必要で
あることから配線部の段差をトータルで０．７５μｍ程
度以下にしなければならない、という前提から来てい
る。
ィーからの要求によりチップ内段差が０．３μｍ以下と
なるまでＣＭＰ等により行う。この平坦度の要求は、例
えば、０．５μｍライン＆スペースのような微細配線を
パターニングする場合、リソグラフィーの焦点深度は
１．５μｍ程度になってしまうこと、さらに装置上の位
置精度が現状のステッパーでは０．７５μｍ程度必要で
あることから配線部の段差をトータルで０．７５μｍ程
度以下にしなければならない、という前提から来てい
る。
【００４０】また、３層配線の場合で２回の平坦化を行
う場合で最大段差を容認できる条件であるが、各層の平
坦度は少なくとも０．３２５μｍ以下、望ましくは０．
３０μｍ以下にする必要がある。
う場合で最大段差を容認できる条件であるが、各層の平
坦度は少なくとも０．３２５μｍ以下、望ましくは０．
３０μｍ以下にする必要がある。
【００４１】次に、リソグラフィーにより層間絶縁膜３
にヴィアホール７ａのレジストのパターニングを行う。
この際、ボンディングパッド用配線パターン部６は、図
１及び図２に示すように、ヴィアホール７ａがアレイ状
に複数個並ぶように、レジストをパターニングし、その
後ドライエッチングにより層間絶縁膜３のエッチングを
行って、ヴィアホール７ａを形成する。そして、タング
ステン（Ｗ）をＣＶＤ等により堆積した後、エッチバッ
クによりタングステンをホール内にのみ残すブランケッ
トタングステン法等の埋め込みメタルプロセスによっ
て、ヴィアホール７ａをメタル（タングステン）９によ
り充填すると共に、層間絶縁膜３上に第２層目のメタル
配線層４を形成する。
にヴィアホール７ａのレジストのパターニングを行う。
この際、ボンディングパッド用配線パターン部６は、図
１及び図２に示すように、ヴィアホール７ａがアレイ状
に複数個並ぶように、レジストをパターニングし、その
後ドライエッチングにより層間絶縁膜３のエッチングを
行って、ヴィアホール７ａを形成する。そして、タング
ステン（Ｗ）をＣＶＤ等により堆積した後、エッチバッ
クによりタングステンをホール内にのみ残すブランケッ
トタングステン法等の埋め込みメタルプロセスによっ
て、ヴィアホール７ａをメタル（タングステン）９によ
り充填すると共に、層間絶縁膜３上に第２層目のメタル
配線層４を形成する。
【００４２】尚、１層目のホール埋め込みに関しては、
例えば、アルミニウム（Ａｌ）系材料のリフローや高温
スパッタにより１工程でホールの埋め込みとメタル配線
層を形成するような工程のみの埋め込みプロセスを用い
てもかまわない。
例えば、アルミニウム（Ａｌ）系材料のリフローや高温
スパッタにより１工程でホールの埋め込みとメタル配線
層を形成するような工程のみの埋め込みプロセスを用い
てもかまわない。
【００４３】ここでは、ボンディングパッド用配線パタ
ーン部６にヴィアホールがアレイ状に複数個並ぶように
して、第１層目のメタル配線層２と第２層目のメタル配
線層４とが平面状に接触する部分をなくするようにする
ことが重要な点である。そして、第１層目のボンディン
グパッド用配線パターン部６ａと第２層目のボンディン
グパッド用配線パターン部６ｂはヴィアホール７ａに埋
め込まれたメタル９により接続されている。
ーン部６にヴィアホールがアレイ状に複数個並ぶように
して、第１層目のメタル配線層２と第２層目のメタル配
線層４とが平面状に接触する部分をなくするようにする
ことが重要な点である。そして、第１層目のボンディン
グパッド用配線パターン部６ａと第２層目のボンディン
グパッド用配線パターン部６ｂはヴィアホール７ａに埋
め込まれたメタル９により接続されている。
【００４４】次に、以上の工程を繰り返して第２層目の
メタル配線層４を覆うように層間絶縁膜５を設け、この
層間絶縁膜５にヴィアホール７ｂを形成する。図１及び
図２に示す第１の実施の形態では、第２ヴィアホール７
ｂのホールの位置のヴィアホールとボンディングパッド
用配線パッド部６のヴィアホールの深さａ、ｂが平坦化
により最大でも０．６μｍ以下となるように構成されて
いる。このためヴィアホールエッチング後のホール径は
リソグラフィーの仕上がり径に対し、０．０５μｍ以下
に仕上がる。詳細にはａ、ｂの深さの違いは下地メタル
のパターンによっても依存するが０．６μｍ以下に抑え
られていれば、ホールの仕上がり径の広がり（ＣＤロ
ス）という従来の問題は発生しない。
メタル配線層４を覆うように層間絶縁膜５を設け、この
層間絶縁膜５にヴィアホール７ｂを形成する。図１及び
図２に示す第１の実施の形態では、第２ヴィアホール７
ｂのホールの位置のヴィアホールとボンディングパッド
用配線パッド部６のヴィアホールの深さａ、ｂが平坦化
により最大でも０．６μｍ以下となるように構成されて
いる。このためヴィアホールエッチング後のホール径は
リソグラフィーの仕上がり径に対し、０．０５μｍ以下
に仕上がる。詳細にはａ、ｂの深さの違いは下地メタル
のパターンによっても依存するが０．６μｍ以下に抑え
られていれば、ホールの仕上がり径の広がり（ＣＤロ
ス）という従来の問題は発生しない。
【００４５】これに対し、図１４に示す従来例では、ａ
に対するｂの深さは、例えばメタル配線層４の厚みが
０．６μｍ、層間絶縁膜５のメタル配線層４上の膜厚が
１．０μｍの場合には、中心値で２．０μｍ、最大値で
は２．６μｍにもなり、リソグラフィーの仕上がり径に
対するエッチング後のＣＤロスは、２〜３倍にもなって
しまい、配線部分の設計を行う際のデザインルールを緩
くしなければならないという不具合が生ずる。
に対するｂの深さは、例えばメタル配線層４の厚みが
０．６μｍ、層間絶縁膜５のメタル配線層４上の膜厚が
１．０μｍの場合には、中心値で２．０μｍ、最大値で
は２．６μｍにもなり、リソグラフィーの仕上がり径に
対するエッチング後のＣＤロスは、２〜３倍にもなって
しまい、配線部分の設計を行う際のデザインルールを緩
くしなければならないという不具合が生ずる。
【００４６】この第１の実施の形態と図１４に示す従来
例により、ヴィアホールのＣＤロスを測定した結果を表
１に示す。
例により、ヴィアホールのＣＤロスを測定した結果を表
１に示す。
【００４７】
【表１】
【００４８】配線が３層配線の場合には、ここでのヴィ
アホール７ｂは、タングステン（Ｗ）ＣＶＤ等によりヴ
ィアホールを埋め込み、エッチバックによりタングステ
ンをホール内にのみ残すブランケットタングステン法を
行う等の埋め込みメタルプロセスにてヴィアホールをメ
タルにより充填する方が望ましい。これは、例えば、ア
ルミニウム（Ａｌ）系の材料のリフローや高温スパッタ
により１工程で埋め込みとメタル配線層を形成するよう
な工程で行うと、ホールにメタルを供給する必要からホ
ール上部の３層目のメタル配線層８上に図３に示すよう
な凹部が出来てしまう問題があるためである。ボンディ
ングパッド用配線パターン部６ｃは、半導体チップをフ
レームにボンディングワイヤーにより接続する部分であ
るので、この部分に凹凸がある場合は、ボンディング強
度が落ちてしまうため平坦であることが望ましい。図４
に示すように、埋め込みメタルプロセスによりヴィアホ
ール７ｂをメタルにより充填する場合には、エッチバッ
クやＣＭＰにより平坦化が可能であり、その上に設けら
れる３層目のメタル配線層８の表面は平坦にすることが
できる。
アホール７ｂは、タングステン（Ｗ）ＣＶＤ等によりヴ
ィアホールを埋め込み、エッチバックによりタングステ
ンをホール内にのみ残すブランケットタングステン法を
行う等の埋め込みメタルプロセスにてヴィアホールをメ
タルにより充填する方が望ましい。これは、例えば、ア
ルミニウム（Ａｌ）系の材料のリフローや高温スパッタ
により１工程で埋め込みとメタル配線層を形成するよう
な工程で行うと、ホールにメタルを供給する必要からホ
ール上部の３層目のメタル配線層８上に図３に示すよう
な凹部が出来てしまう問題があるためである。ボンディ
ングパッド用配線パターン部６ｃは、半導体チップをフ
レームにボンディングワイヤーにより接続する部分であ
るので、この部分に凹凸がある場合は、ボンディング強
度が落ちてしまうため平坦であることが望ましい。図４
に示すように、埋め込みメタルプロセスによりヴィアホ
ール７ｂをメタルにより充填する場合には、エッチバッ
クやＣＭＰにより平坦化が可能であり、その上に設けら
れる３層目のメタル配線層８の表面は平坦にすることが
できる。
【００４９】さらに、埋め込みメタルを用いる場合、ヴ
ィアホールのサイズは、どこでも同じ大きさであるのが
ベストであるが、チップ内全体にわたって各配線層間の
回路ブロック内や回路ブロック間の接続用配線部に用い
る最小ヴィアホールサイズの２倍以下のサイズあるいは
最小サイズの２倍以下のサイズの短辺を持つ長方形状に
より開孔されてもヴィアホールへの埋め込みメタルの充
填は可能であることが実験により確認されている。
ィアホールのサイズは、どこでも同じ大きさであるのが
ベストであるが、チップ内全体にわたって各配線層間の
回路ブロック内や回路ブロック間の接続用配線部に用い
る最小ヴィアホールサイズの２倍以下のサイズあるいは
最小サイズの２倍以下のサイズの短辺を持つ長方形状に
より開孔されてもヴィアホールへの埋め込みメタルの充
填は可能であることが実験により確認されている。
【００５０】また、埋め込みメタルプロセスにおけるエ
ッチバックは、ドライエッチングによるものでも良好な
結果を与えるが、ＣＭＰプロセスによるものの方が、３
層目の配線メタルを堆積する時点での平坦性は上がる。
ッチバックは、ドライエッチングによるものでも良好な
結果を与えるが、ＣＭＰプロセスによるものの方が、３
層目の配線メタルを堆積する時点での平坦性は上がる。
【００５１】また、この発明のように最小サイズの２倍
以下あるいは最小サイズの２倍以下のサイズを持つ短辺
を持つ長方形状のホールをタングステン（Ｗ）等により
埋め込む場合には、必ずしもメタル突出し量が一定にな
らないが、埋め込みメタルプロセスに付加して配線を高
温スパッタ等のフロー性のある堆積方法で形成すると、
この部分の平坦性はさらに向上し、例えば１μｍのホー
ルにおける埋め込みメタルの突出し量が±０．３μｍ程
度であってもほぼ完全に平坦化され、ボンディング強度
を低下させないことを確認している。
以下あるいは最小サイズの２倍以下のサイズを持つ短辺
を持つ長方形状のホールをタングステン（Ｗ）等により
埋め込む場合には、必ずしもメタル突出し量が一定にな
らないが、埋め込みメタルプロセスに付加して配線を高
温スパッタ等のフロー性のある堆積方法で形成すると、
この部分の平坦性はさらに向上し、例えば１μｍのホー
ルにおける埋め込みメタルの突出し量が±０．３μｍ程
度であってもほぼ完全に平坦化され、ボンディング強度
を低下させないことを確認している。
【００５２】以上のプロセスの後に、３層目のメタル配
線層８を形成する。このようにして、第１のメタル配線
層２と第２のメタル配線層４及び第２のメタル配線層４
と第３層のメタル配線層８間の接続は全て埋め込みメタ
ル９を用いて埋め込み可能なヴィアホール７ａ、７ｂを
介して行われる。
線層８を形成する。このようにして、第１のメタル配線
層２と第２のメタル配線層４及び第２のメタル配線層４
と第３層のメタル配線層８間の接続は全て埋め込みメタ
ル９を用いて埋め込み可能なヴィアホール７ａ、７ｂを
介して行われる。
【００５３】そして、第３のメタル配線層８の上にパッ
シベーション膜を堆積し、ボンディングパッド用配線パ
ターン部６を通常通り大きく開口することにより、この
半導体装置が得られる。
シベーション膜を堆積し、ボンディングパッド用配線パ
ターン部６を通常通り大きく開口することにより、この
半導体装置が得られる。
【００５４】図２に示すように、この第１の実施の形態
では、第１のメタル配線層２に設けられたボンディング
パッド用配線パターン部６ａと第２のメタル配線層４に
設けられたボンディングパッド用配線パターン部６ｂの
間を複数個のヴィアホール７ａで接続することにより、
第２のメタル配線層４上のヴィアホール７ｂの深さが一
定にされる。この構成にすることにより、全てのホール
でのオーバーエッチング量も一定にすることができ、上
述したような従来のエッチング時の問題は回避できる。
では、第１のメタル配線層２に設けられたボンディング
パッド用配線パターン部６ａと第２のメタル配線層４に
設けられたボンディングパッド用配線パターン部６ｂの
間を複数個のヴィアホール７ａで接続することにより、
第２のメタル配線層４上のヴィアホール７ｂの深さが一
定にされる。この構成にすることにより、全てのホール
でのオーバーエッチング量も一定にすることができ、上
述したような従来のエッチング時の問題は回避できる。
【００５５】この発明の第２の実施の形態は、上記第１
の実施の形態におけるヴィアホールのパターンエッチン
グの検査用開口部を付加することにより、簡単にホール
エッチング後の検査を行うことができるようにしたもの
である。
の実施の形態におけるヴィアホールのパターンエッチン
グの検査用開口部を付加することにより、簡単にホール
エッチング後の検査を行うことができるようにしたもの
である。
【００５６】第１の実施の形態に示す基本的な構成は、
第１層目のメタル配線層２と第２層目のメタル配線層４
の接続は、すべて埋め込みメタル９を用いて埋め込み可
能なヴィアホール７ａを介して行っている。つまり、図
２に示すように、第１層目のメタル配線層２に設けられ
たボンディングパッド部６ａと第２層目のメタル配線層
４に設けられたボンディングパッド部６ｂの間を複数個
のヴィアホール７ａで接続することにより、第２層目の
メタル配線４上のヴィアホール７ｂの深さとボンディン
グパッド用配線パターンの開口部を一定にすることがで
き、エッチング時のホール径が広がってしまう問題を回
避している。
第１層目のメタル配線層２と第２層目のメタル配線層４
の接続は、すべて埋め込みメタル９を用いて埋め込み可
能なヴィアホール７ａを介して行っている。つまり、図
２に示すように、第１層目のメタル配線層２に設けられ
たボンディングパッド部６ａと第２層目のメタル配線層
４に設けられたボンディングパッド部６ｂの間を複数個
のヴィアホール７ａで接続することにより、第２層目の
メタル配線４上のヴィアホール７ｂの深さとボンディン
グパッド用配線パターンの開口部を一定にすることがで
き、エッチング時のホール径が広がってしまう問題を回
避している。
【００５７】しかし、この構成では、ヴィアホールの開
口率が極端に少なくなり、開口率が従来の１０％程度に
なる場合がある。このため、エッチング時に光学的な終
点検出がうまく作動せず、計算により時間を固定してエ
ッチングを行う必要がある。エッチング処理は、光学的
な終点検出時間にオーバーエッチング時間をたした時間
をエッチング時間として決めるのが一般的であり、簡便
な方法である。しかし、第１の実施の形態に示す基本的
な構成を用いる場合には、時間管理のみで行うために、
条件決定に時間がかかる。
口率が極端に少なくなり、開口率が従来の１０％程度に
なる場合がある。このため、エッチング時に光学的な終
点検出がうまく作動せず、計算により時間を固定してエ
ッチングを行う必要がある。エッチング処理は、光学的
な終点検出時間にオーバーエッチング時間をたした時間
をエッチング時間として決めるのが一般的であり、簡便
な方法である。しかし、第１の実施の形態に示す基本的
な構成を用いる場合には、時間管理のみで行うために、
条件決定に時間がかかる。
【００５８】エッチングの条件出しは、製品ごとに行う
必要があるため製品試作時間を短くするためには、以下
に示す第２の実施の形態のような検査パターン用開口部
を配置することが有利である。また第２の実施の形態の
構成は量産時のインライン検査も簡便な方法で行うこと
が可能になるという効果もある。
必要があるため製品試作時間を短くするためには、以下
に示す第２の実施の形態のような検査パターン用開口部
を配置することが有利である。また第２の実施の形態の
構成は量産時のインライン検査も簡便な方法で行うこと
が可能になるという効果もある。
【００５９】図５に示すこの発明の第２の実施の形態
は、電気的接続の用に供しないヴィアホールエッチング
の検査用開口部１２、１３の直下に配線メタル２、４が
配置されており、金属顕微鏡を用いてホールが確実に開
口しているか検査するパターンを提供するものである。
エッチングでこの検査用開口部１２、１３の部分が開口
していない場合には、この部分は光の干渉により色が付
いて見える。
は、電気的接続の用に供しないヴィアホールエッチング
の検査用開口部１２、１３の直下に配線メタル２、４が
配置されており、金属顕微鏡を用いてホールが確実に開
口しているか検査するパターンを提供するものである。
エッチングでこの検査用開口部１２、１３の部分が開口
していない場合には、この部分は光の干渉により色が付
いて見える。
【００６０】図５を参照してこの実施の形態につき説明
する。まず、シリコン基板１にトランジスタが形成され
るとともに、フィールド酸化膜１１上にゲート配線１４
等が配置され、このシリコン基板１上が絶縁膜１６で覆
われてる。このシリコン基板１上に第１層目の配線メタ
ルを堆積し、パターニングすることにより第１層目のメ
タル配線層２が形成される。ここで、絶縁膜１６は、平
坦化されていてもされていなくてもよい。第１層目の配
線メタル層２には、ボンディングパッド用配線パターン
部６ａが設けられている。この上に層間絶縁膜３を堆積
し、層間絶縁膜３をＣＭＰにより平坦化する。
する。まず、シリコン基板１にトランジスタが形成され
るとともに、フィールド酸化膜１１上にゲート配線１４
等が配置され、このシリコン基板１上が絶縁膜１６で覆
われてる。このシリコン基板１上に第１層目の配線メタ
ルを堆積し、パターニングすることにより第１層目のメ
タル配線層２が形成される。ここで、絶縁膜１６は、平
坦化されていてもされていなくてもよい。第１層目の配
線メタル層２には、ボンディングパッド用配線パターン
部６ａが設けられている。この上に層間絶縁膜３を堆積
し、層間絶縁膜３をＣＭＰにより平坦化する。
【００６１】続いて、第１のヴィアホール７ａを形成す
るために、レジストをパターニングする。このとき、半
導体チップ内またはダイシングライン部に少なくとも１
ヵ所以上のヴィアエッチングの検査用開口部１２のパタ
ーンを設ける。また、ボンディングパッド用配線パター
ン部６は、前述した第１の実施の形態と同じく、ヴィア
ホール７ａがアレイ状に複数個並ぶように、レジストを
パターニングする。その後ドライエッチングにより層間
絶縁膜３のエッチングを行って、ヴィアホール７ａ及び
ヴィアエッチングの検査用開口部１２を設ける。
るために、レジストをパターニングする。このとき、半
導体チップ内またはダイシングライン部に少なくとも１
ヵ所以上のヴィアエッチングの検査用開口部１２のパタ
ーンを設ける。また、ボンディングパッド用配線パター
ン部６は、前述した第１の実施の形態と同じく、ヴィア
ホール７ａがアレイ状に複数個並ぶように、レジストを
パターニングする。その後ドライエッチングにより層間
絶縁膜３のエッチングを行って、ヴィアホール７ａ及び
ヴィアエッチングの検査用開口部１２を設ける。
【００６２】ところで、ＣＭＰを層間絶縁膜３上にのみ
用いる場合、すなわち、ゲート上の平坦化を行わない場
合には、下地メタル配線層２のシリコン基板１からの標
高が様々であるため、第１のヴィアホール７ａでは、下
地の各パターンの段差により深さが異なってしまう。そ
こで、この実施の形態では、ヴィアエッチングの検査方
法をより確実なものとするために、一番深いホール７ａ
と検査用開口部１２の深さを同じにするために、ヴィア
エッチングの検査用開口部１２の直下に設けられるメタ
ル配線層２の基板１からの標高はすべての配線パターン
のうち最底部に位置するようにしている。
用いる場合、すなわち、ゲート上の平坦化を行わない場
合には、下地メタル配線層２のシリコン基板１からの標
高が様々であるため、第１のヴィアホール７ａでは、下
地の各パターンの段差により深さが異なってしまう。そ
こで、この実施の形態では、ヴィアエッチングの検査方
法をより確実なものとするために、一番深いホール７ａ
と検査用開口部１２の深さを同じにするために、ヴィア
エッチングの検査用開口部１２の直下に設けられるメタ
ル配線層２の基板１からの標高はすべての配線パターン
のうち最底部に位置するようにしている。
【００６３】この実施の形態に用いた検査用開口部１２
は、金属顕微鏡を用いて検査を行う場合は、倍率を上げ
ることによって１μｍ角以上の開口部であれば検査可能
である。しかし、実用上は５０〜１５０倍の拡大率を用
いるため、望ましくは１０μｍ角以上の開口部が望まし
い。メタル配線層２上にエッチング時間が不足して絶縁
膜３が残る場合には、この検査用開口部１２は残膜厚さ
にもよるが褐色に見える。
は、金属顕微鏡を用いて検査を行う場合は、倍率を上げ
ることによって１μｍ角以上の開口部であれば検査可能
である。しかし、実用上は５０〜１５０倍の拡大率を用
いるため、望ましくは１０μｍ角以上の開口部が望まし
い。メタル配線層２上にエッチング時間が不足して絶縁
膜３が残る場合には、この検査用開口部１２は残膜厚さ
にもよるが褐色に見える。
【００６４】層間絶縁膜３のエッチングを行い、検査用
開口部１２を検査することにより、ヴィアホール７ａが
確実に開口されたことを確認する。そして、タングステ
ン（Ｗ）をＣＶＤ等により堆積した後、エッチバックに
よりタングステンをホール内にのみ残すブランケットタ
ングステン法等の埋め込みメタルプロセスによって、ヴ
ィアホール７ａをメタル（タングステン）９により充填
するとともに、第２層目のメタル配線層４を層間絶縁膜
３上に形成する。
開口部１２を検査することにより、ヴィアホール７ａが
確実に開口されたことを確認する。そして、タングステ
ン（Ｗ）をＣＶＤ等により堆積した後、エッチバックに
よりタングステンをホール内にのみ残すブランケットタ
ングステン法等の埋め込みメタルプロセスによって、ヴ
ィアホール７ａをメタル（タングステン）９により充填
するとともに、第２層目のメタル配線層４を層間絶縁膜
３上に形成する。
【００６５】次に、以上の工程を繰り返して第２層目の
メタル配線層４を覆うように層間絶縁膜５を設け、この
層間絶縁膜５にヴィアホール７ｂ及び検査用開口部１３
を形成する。このとき、ヴィアエッチングの検査用開口
部１３は下層の同様の検査用開口部１２と異なる位置、
即ち、検査用開口部１２と積層されない位置に形成され
る。
メタル配線層４を覆うように層間絶縁膜５を設け、この
層間絶縁膜５にヴィアホール７ｂ及び検査用開口部１３
を形成する。このとき、ヴィアエッチングの検査用開口
部１３は下層の同様の検査用開口部１２と異なる位置、
即ち、検査用開口部１２と積層されない位置に形成され
る。
【００６６】この実施の形態に用いた検査用開口部１
２、１３は８０×８０μｍのものを採用した。配線メタ
ル上にエッチング時間が不足して絶縁膜が残る場合に
は、この検査用開口部１２または１３は褐色に見える。
２、１３は８０×８０μｍのものを採用した。配線メタ
ル上にエッチング時間が不足して絶縁膜が残る場合に
は、この検査用開口部１２または１３は褐色に見える。
【００６７】このような構成にすることで、エッチング
に問題があって絶縁膜が残ってしまってもインライン検
査でふるい分けが可能になるためエッチング条件出しが
短時間で行えるようになった。このような開口部は、パ
ターン内でもダイシング部に配置されていても効果は変
わらなかった。
に問題があって絶縁膜が残ってしまってもインライン検
査でふるい分けが可能になるためエッチング条件出しが
短時間で行えるようになった。このような開口部は、パ
ターン内でもダイシング部に配置されていても効果は変
わらなかった。
【００６８】また、第１、第２エッチングパターンを異
なる位置に配置することにより、第１の実施の形態に示
すような第２のヴィアホールにおけるエッチングの問題
も回避できた。
なる位置に配置することにより、第１の実施の形態に示
すような第２のヴィアホールにおけるエッチングの問題
も回避できた。
【００６９】図６に示す構成は、光学式膜厚計を用いて
エッチング前後の膜厚をモニターするための開口部を設
けたものである。すなわち、メタル配線層２上に検査用
開口部１２ａを設けると共に、下部にメタル配線パター
ンを配置しない検査用開口部を１２ｂ設けたものであ
る。このパターンを用いる場合には、上述したエッチン
グ状態の検査工程を２回行うことが必要になるが、エッ
チング量を確実にモニタリングできる。
エッチング前後の膜厚をモニターするための開口部を設
けたものである。すなわち、メタル配線層２上に検査用
開口部１２ａを設けると共に、下部にメタル配線パター
ンを配置しない検査用開口部を１２ｂ設けたものであ
る。このパターンを用いる場合には、上述したエッチン
グ状態の検査工程を２回行うことが必要になるが、エッ
チング量を確実にモニタリングできる。
【００７０】この場合の検査用開口部１２ｂのサイズ
は、直下にメタル配線層２がある検査用開口部１２ａと
同じサイズで８０×８０μｍものを採用し、配置した。
膜厚の測定は光学式測定器により行った。このような測
定を行う場合サイズは、５μｍ角以上あればよいが、や
はり１０μｍ角以上の開口部が望ましい。
は、直下にメタル配線層２がある検査用開口部１２ａと
同じサイズで８０×８０μｍものを採用し、配置した。
膜厚の測定は光学式測定器により行った。このような測
定を行う場合サイズは、５μｍ角以上あればよいが、や
はり１０μｍ角以上の開口部が望ましい。
【００７１】このような構成とするとエッチング時の問
題があった際、どの程度の追加エッチングが必要か正確
につかめるため上記した図５に示す実施の形態に示すよ
うな効果に付加して、精度が向上しさらに高歩留まりが
達成できる。
題があった際、どの程度の追加エッチングが必要か正確
につかめるため上記した図５に示す実施の形態に示すよ
うな効果に付加して、精度が向上しさらに高歩留まりが
達成できる。
【００７２】また、このような構成にすることでエッチ
ング条件出しの際のモニタリングも行えるため、検査が
できず、オーバーエッチング時間を延ばして安全を見て
いた第１の実施の形態に示す構成のものよりエッチング
時間を約１５％短縮でき、スループットの向上にもつな
がった。
ング条件出しの際のモニタリングも行えるため、検査が
できず、オーバーエッチング時間を延ばして安全を見て
いた第１の実施の形態に示す構成のものよりエッチング
時間を約１５％短縮でき、スループットの向上にもつな
がった。
【００７３】図７及び図８は、ヴィアホールの検査用開
口部１２を基板１からの標高がすべてのパターンのうち
最高部に位置する配線パターン２により囲まれてなる一
番深いところに設けたものである。このパターンの周辺
パターンの線幅を５μｍとしたものは、周辺部にパター
ンのないものに比較して、ＣＭＰ後の膜厚を評価した結
果０．０５〜０．１ｎｍ厚くなることがわかった。
口部１２を基板１からの標高がすべてのパターンのうち
最高部に位置する配線パターン２により囲まれてなる一
番深いところに設けたものである。このパターンの周辺
パターンの線幅を５μｍとしたものは、周辺部にパター
ンのないものに比較して、ＣＭＰ後の膜厚を評価した結
果０．０５〜０．１ｎｍ厚くなることがわかった。
【００７４】この厚さは、エッチング時間にして１〜２
秒にあたるためできれば、このようなパターンを採用す
べきである。ただし、このようにすると、面積が大きく
なるためチップのパターン内に配置する場合には不利で
ある。
秒にあたるためできれば、このようなパターンを採用す
べきである。ただし、このようにすると、面積が大きく
なるためチップのパターン内に配置する場合には不利で
ある。
【００７５】また、ＣＭＰはグローバルな平坦化が可能
であるがパターンの依存のためパターンによってわずか
な標高差は残る。図７及び図８に示す構成は、確実に一
番深いパターンを提供するものである。このように構成
することで、深い開口部が形成されるため検査の確実性
が向上する。
であるがパターンの依存のためパターンによってわずか
な標高差は残る。図７及び図８に示す構成は、確実に一
番深いパターンを提供するものである。このように構成
することで、深い開口部が形成されるため検査の確実性
が向上する。
【００７６】図９及び図１０はこの発明の第３の実施の
形態を示し、図９は平面図、図１０は図９のＡ−Ａ’線
断面図である。この第３の実施の形態は、半導体チップ
がその入出力のために有するボンディングパッド用配線
パターン部６を、多層メタル配線層の最上部にのみ形成
した半導体装置である。
形態を示し、図９は平面図、図１０は図９のＡ−Ａ’線
断面図である。この第３の実施の形態は、半導体チップ
がその入出力のために有するボンディングパッド用配線
パターン部６を、多層メタル配線層の最上部にのみ形成
した半導体装置である。
【００７７】この第３の実施の形態を３層配線の例で説
明する。まず、トランジスタが形成され、絶縁膜で覆わ
れてるシリコン基板１上に第１層目の配線メタルを堆積
し、パターニングすることにより第１層目のメタル配線
層２が形成される。ここの絶縁膜は、平坦化されていて
もされていなくてもよい。第１層目の配線パターンに
は、パッド部は形成されていない。この第１層目のメタ
ル配線層２にはボンディングパッド用配線パターン部は
設けていない。この上に層間絶縁膜３を堆積し、層間絶
縁膜３をＣＭＰにより平坦化する。
明する。まず、トランジスタが形成され、絶縁膜で覆わ
れてるシリコン基板１上に第１層目の配線メタルを堆積
し、パターニングすることにより第１層目のメタル配線
層２が形成される。ここの絶縁膜は、平坦化されていて
もされていなくてもよい。第１層目の配線パターンに
は、パッド部は形成されていない。この第１層目のメタ
ル配線層２にはボンディングパッド用配線パターン部は
設けていない。この上に層間絶縁膜３を堆積し、層間絶
縁膜３をＣＭＰにより平坦化する。
【００７８】この後、層間絶縁膜３にヴィアホール７ａ
を形成し、第２メタル配線層４を堆積して、パターニン
グする。この第２メタル配線層４にも、ボンディングパ
ッド用配線パターン部６は形成されていない。この後、
第２の層間絶縁膜５を堆積して平坦化し、第２のヴィア
ホール７ｂを開口する。この上に第３層目のメタル配線
層８を堆積し、パターニングする。この第３層目のメタ
ル配線層８にのみボンディングパッド用配線パターン部
６が形成されている。
を形成し、第２メタル配線層４を堆積して、パターニン
グする。この第２メタル配線層４にも、ボンディングパ
ッド用配線パターン部６は形成されていない。この後、
第２の層間絶縁膜５を堆積して平坦化し、第２のヴィア
ホール７ｂを開口する。この上に第３層目のメタル配線
層８を堆積し、パターニングする。この第３層目のメタ
ル配線層８にのみボンディングパッド用配線パターン部
６が形成されている。
【００７９】上記のように、この第３の実施の形態の構
成では、第１の実施の形態に示したような構成は不必要
となる。この場合、下部のメタル配線層はヴィアホール
７ａ（７ｂ）により３層目の配線まで接続し、３層目で
ボンディングパッド用配線パターン部６と接続するよう
に構成されている。
成では、第１の実施の形態に示したような構成は不必要
となる。この場合、下部のメタル配線層はヴィアホール
７ａ（７ｂ）により３層目の配線まで接続し、３層目で
ボンディングパッド用配線パターン部６と接続するよう
に構成されている。
【００８０】ただし、この場合にはチップ内どの場所に
おいてもヴィアホール７ａ（７ｂ）により、３層目の配
線まで接続することは３層目の配線を過密化させてしま
うため、ボンディングパッド用配線パターン部近傍でヴ
ィアホールを用いて上層に接続する必要がある。そのた
め、第１の実施の形態の構成に比較してボンディングパ
ッド用配線パターン部６の近傍に配線が配置できずチッ
プサイズをわずかに増大させてしまう欠点があるが、構
造がシンプルであることとボンディングパッド用配線パ
ターン部の平坦性がさらに良好にできることから信頼性
は向上する。
おいてもヴィアホール７ａ（７ｂ）により、３層目の配
線まで接続することは３層目の配線を過密化させてしま
うため、ボンディングパッド用配線パターン部近傍でヴ
ィアホールを用いて上層に接続する必要がある。そのた
め、第１の実施の形態の構成に比較してボンディングパ
ッド用配線パターン部６の近傍に配線が配置できずチッ
プサイズをわずかに増大させてしまう欠点があるが、構
造がシンプルであることとボンディングパッド用配線パ
ターン部の平坦性がさらに良好にできることから信頼性
は向上する。
【００８１】ところで、ｎ層（ｎは３以上の整数）上、
即ち、最上層のボンディングパッド用配線パターン部の
開口部は、ボンディングパッド用配線パターン部の上の
みとなる。従って、この部分の膜厚は多少厚くてもこの
絶縁膜には、ヴィアホールが存在しないので、上述した
ホールエッチングに関する問題は考慮しなくともよいこ
とになる。
即ち、最上層のボンディングパッド用配線パターン部の
開口部は、ボンディングパッド用配線パターン部の上の
みとなる。従って、この部分の膜厚は多少厚くてもこの
絶縁膜には、ヴィアホールが存在しないので、上述した
ホールエッチングに関する問題は考慮しなくともよいこ
とになる。
【００８２】そこで、この発明の第４の実施の形態にお
いては、ボンディングパッド用配線パターン部を多層メ
タル配線層の最上部にのみ形成した第３の実施の形態の
半導体装置の構造を改良し、第ｎメタル配線層及び第
（ｎ−１）層にボンディングパッド用配線パターン部を
配置する構造とし、チップサイズをわずかに増大させて
しまう第３の実施の形態の欠点を改善することと、ボン
ディングパッド用配線パターン部へ接続できるメタル配
線層を増やすことで設計の自由度を増加するものであ
る。
いては、ボンディングパッド用配線パターン部を多層メ
タル配線層の最上部にのみ形成した第３の実施の形態の
半導体装置の構造を改良し、第ｎメタル配線層及び第
（ｎ−１）層にボンディングパッド用配線パターン部を
配置する構造とし、チップサイズをわずかに増大させて
しまう第３の実施の形態の欠点を改善することと、ボン
ディングパッド用配線パターン部へ接続できるメタル配
線層を増やすことで設計の自由度を増加するものであ
る。
【００８３】図１１及び図１２はこの発明の第４の実施
の形態を示し、図１１は平面図、図１２は図１１のＢ−
Ｂ’線断面図である。第（ｎ−１）層よりシリコン基板
１側のメタル配線層は、ボンディングパッド用配線パタ
ーン部を設けない構成になっており、図９及び図１０示
す第３の実施の形態に記載したボンディングパッド用配
線パターン部６が、多層メタル配線層の最上部にのみ形
成される半導体装置の構造と同じ構成になっている。
の形態を示し、図１１は平面図、図１２は図１１のＢ−
Ｂ’線断面図である。第（ｎ−１）層よりシリコン基板
１側のメタル配線層は、ボンディングパッド用配線パタ
ーン部を設けない構成になっており、図９及び図１０示
す第３の実施の形態に記載したボンディングパッド用配
線パターン部６が、多層メタル配線層の最上部にのみ形
成される半導体装置の構造と同じ構成になっている。
【００８４】この第４の実施の形態を３層配線の例で説
明する。まず、トランジスタが形成され、絶縁膜で覆わ
れてるシリコン基板１上に第１層目の配線メタルを堆積
し、パターニングすることにより第１層目のメタル配線
層２が形成される。ここで絶縁膜１６は、平坦化されて
いてもされていなくてもよい。第１層目の配線パターン
には、ボンディングパッド用配線パターン部は形成され
ていない。この上に層間絶縁膜３を堆積し、層間絶縁膜
３をＣＭＰにより平坦化する。
明する。まず、トランジスタが形成され、絶縁膜で覆わ
れてるシリコン基板１上に第１層目の配線メタルを堆積
し、パターニングすることにより第１層目のメタル配線
層２が形成される。ここで絶縁膜１６は、平坦化されて
いてもされていなくてもよい。第１層目の配線パターン
には、ボンディングパッド用配線パターン部は形成され
ていない。この上に層間絶縁膜３を堆積し、層間絶縁膜
３をＣＭＰにより平坦化する。
【００８５】この後、層間絶縁膜３にヴィアホール７ａ
を形成し、第２メタル配線層４を堆積して、パターニン
グする。この第２メタル配線層４には、ボンディングパ
ッド用配線パターン部６ａを形成する。従って、第１メ
タル配線層２において、ボンディングパッド用配線パタ
ーン部へ接続が必要な配線は、ヴィアホール７ａに埋め
込まれたメタル９を介して第２メタル配線層４のボンデ
ィングパッド用配線パターン部６ａと接続される。この
後、第２の層間絶縁膜５を堆積して平坦化し、第２のヴ
ィアホール７ｂを開口する。このときボンディングパッ
ド用配線パターン部は、通常の方法通り、ボンディング
パッド用配線パターン部は大きく開口してある。この
際、ヴィアホール７ｂの深さとパッド部の開口部は、同
じ深さａであるため、前述したようなホールエッチング
に関する問題は考慮しなくともよい。この上に第３層目
のメタル配線層８を堆積し、パターニングする。ここで
のボンディングパッド用配線パターン部６ｂは第３層目
のメタル配線層８のみに使用される。
を形成し、第２メタル配線層４を堆積して、パターニン
グする。この第２メタル配線層４には、ボンディングパ
ッド用配線パターン部６ａを形成する。従って、第１メ
タル配線層２において、ボンディングパッド用配線パタ
ーン部へ接続が必要な配線は、ヴィアホール７ａに埋め
込まれたメタル９を介して第２メタル配線層４のボンデ
ィングパッド用配線パターン部６ａと接続される。この
後、第２の層間絶縁膜５を堆積して平坦化し、第２のヴ
ィアホール７ｂを開口する。このときボンディングパッ
ド用配線パターン部は、通常の方法通り、ボンディング
パッド用配線パターン部は大きく開口してある。この
際、ヴィアホール７ｂの深さとパッド部の開口部は、同
じ深さａであるため、前述したようなホールエッチング
に関する問題は考慮しなくともよい。この上に第３層目
のメタル配線層８を堆積し、パターニングする。ここで
のボンディングパッド用配線パターン部６ｂは第３層目
のメタル配線層８のみに使用される。
【００８６】図９及び図１０に示す第３の実施の形態の
構成では、ホールエッチングに関する問題を回避し、ボ
ンディングパッドの信頼性も向上できるが、例えば３層
構成の場合で説明すると、チップ内どの場所においても
ヴィアホールにより下層のメタル配線層から３層目の配
線まで接続する必要があり、３層目の配線を過密化させ
てしまうおそれがある。これに対して、第４の実施の形
態の構成では、設計時の自由度が増すことになった。さ
らに３層目の配線に余裕ができるため、チップサイズを
図９及び図１０に示す構成より縮小することもできる。
構成では、ホールエッチングに関する問題を回避し、ボ
ンディングパッドの信頼性も向上できるが、例えば３層
構成の場合で説明すると、チップ内どの場所においても
ヴィアホールにより下層のメタル配線層から３層目の配
線まで接続する必要があり、３層目の配線を過密化させ
てしまうおそれがある。これに対して、第４の実施の形
態の構成では、設計時の自由度が増すことになった。さ
らに３層目の配線に余裕ができるため、チップサイズを
図９及び図１０に示す構成より縮小することもできる。
【００８７】さらに、この上にパッシベーション膜１０
を堆積し、ボンディングパッド用配線パターン部のみを
エッチングにより開口部１５を形成する。ここでは、平
坦化はしないため、パッシベーション膜１０は、コンフ
ォーマルに形成されており、ボンディングパッド用配線
パターン部のエッチングは何ら問題なく行える。
を堆積し、ボンディングパッド用配線パターン部のみを
エッチングにより開口部１５を形成する。ここでは、平
坦化はしないため、パッシベーション膜１０は、コンフ
ォーマルに形成されており、ボンディングパッド用配線
パターン部のエッチングは何ら問題なく行える。
【００８８】
【発明の効果】以上説明したように、この発明によれ
ば、ヴィアホールのエッチングの際の層間絶縁膜の膜厚
を一定に保つことができ、ホールのＣＤロスを低減する
ことができる。
ば、ヴィアホールのエッチングの際の層間絶縁膜の膜厚
を一定に保つことができ、ホールのＣＤロスを低減する
ことができる。
【００８９】また、半導体チップ内またはダイシングラ
イン部に少なくとも１ヵ所以上の接続孔エッチングの検
査用開口部を設けることで、インライン検査が可能にな
るため量産条件の決定が短時間で行えるとともに、ＣＭ
Ｐを用い半導体の製造時における歩留まりも向上でき
る。
イン部に少なくとも１ヵ所以上の接続孔エッチングの検
査用開口部を設けることで、インライン検査が可能にな
るため量産条件の決定が短時間で行えるとともに、ＣＭ
Ｐを用い半導体の製造時における歩留まりも向上でき
る。
【００９０】さらに、この発明は、半導体チップがその
入出力のために有するボンディングパッド用配線パター
ン部は、多層配線層の最上部にのみ形成することで、構
造がシンプルになるとともに、ボンディングパッド用配
線パターン部の平坦性がさらに良好にできることから信
頼性が向上する。
入出力のために有するボンディングパッド用配線パター
ン部は、多層配線層の最上部にのみ形成することで、構
造がシンプルになるとともに、ボンディングパッド用配
線パターン部の平坦性がさらに良好にできることから信
頼性が向上する。
【００９１】また、（ｎ−１）層目のボンディングパッ
ド用配線パターン部を付加することにより、各メタル配
線層の設計時の自由度が増すことになった。さらにｎ層
目の配線に余裕ができるためチップサイズを縮小するこ
ともできる。
ド用配線パターン部を付加することにより、各メタル配
線層の設計時の自由度が増すことになった。さらにｎ層
目の配線に余裕ができるためチップサイズを縮小するこ
ともできる。
【図１】この発明の第１の実施の形態を示す平面図であ
る。
る。
【図２】図１のＡ−Ａ’線断面図である。
【図３】ヴィアホールを介して配線層を接続した状態を
示す断面図である。
示す断面図である。
【図４】ヴィアホールを介して配線層を接続した状態を
示す断面図である。
示す断面図である。
【図５】この発明の第２の実施の形態を示す断面図であ
る。
る。
【図６】この発明の第２の実施の形態を示す断面図であ
る。
る。
【図７】この発明の第２の実施の形態を示す断面図であ
る。
る。
【図８】この発明の第２の実施の形態を示す平面図であ
る。
る。
【図９】この発明の第３の実施の形態を示す平面図であ
る。
る。
【図１０】図９のＡ−Ａ’線断面図である。
【図１１】この発明の第４の実施の形態を示す平面図で
ある。
ある。
【図１２】図１１のＢ−Ｂ’線断面図である。
【図１３】従来の配線構造を示す平面図である。
【図１４】図１３のＡ−Ａ’線断面図である。
１ シリコン基板 ２ 第１のメタル配線層 ３ 層間絶縁膜 ４ 第２のメタル配線層 ５ 層間絶縁膜 ６ ボンディングパッド用配線パターン部 ７ａ、７ｂ ヴィアホール ８ 第３のメタル配線層 ９ 埋込みメタル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上野 嘉一 東京都大田区中馬込１丁目３番６号 株式 会社リコー内 (72)発明者 黒田 隆彦 東京都大田区中馬込１丁目３番６号 株式 会社リコー内
Claims (16)
- 【請求項１】 ｎ（ｎは３以上の整数）層の多層配線構
造を有する部分において、各配線層上の層間絶縁膜が平
坦化されており、各配線層間の接続孔は、各配線層間の
最小接続孔サイズの２倍以下のサイズあるいは最小接続
孔サイズの２倍以下のサイズの短辺を持つ長方形状によ
り開孔されていることを特徴とする半導体装置。 - 【請求項２】 上記層間絶縁膜の平坦性は０．３μｍ以
下であることを特徴とする請求項１に記載の半導体装
置。 - 【請求項３】 半導体チップがその入出力のために有す
るボンディングパッド用配線パターン部の配線層間は、
複数個の上記接続孔により開孔されることを特徴とする
請求項１または２に記載の半導体装置。 - 【請求項４】 半導体チップがその入出力のために有す
るボンディングパッド用配線パターン部は、多層配線層
の最上部にのみ形成されることを特徴とする請求項１ま
たは２に記載の半導体装置。 - 【請求項５】 半導体チップがその入出力のために有す
るボンディングパッド用配線パターン部は、第ｎ層及び
第（ｎ−１）層にのみ形成されることを特徴とする請求
項１または２に記載の半導体装置。 - 【請求項６】 上記接続孔は、配線層と異なる工程によ
り金属等の導電性の材料により埋め込まれてなることを
特徴とする請求項１ないし５のいずれかに記載の半導体
装置。 - 【請求項７】 上記接続孔を埋める金属等の導電性の材
料の上部は、接続孔の上部を基準として±０．３μｍ以
下の突出量であることを特徴とする請求項６に記載の半
導体装置。 - 【請求項８】 半導体チップ内またはダイシングライン
部に少なくとも１ヵ所以上の接続孔エッチングの検査用
開口部を設けたことを特徴とする請求項１ないし７のい
ずれかに記載の半導体装置。 - 【請求項９】 上記接続孔エッチングの検査用開口部は
１μｍ角以上の面積を持つことを特徴とする請求項８に
記載の半導体装置。 - 【請求項１０】 上記接続孔エッチングの検査用開口部
は１０μｍ角以上の面積を持つことを特徴とする請求項
８に記載の半導体装置。 - 【請求項１１】 上記接続孔エッチングの検査用開口部
は下層の同様の検査用開口部と異なる位置に配置される
ことを特徴とする請求項８に記載の半導体装置。 - 【請求項１２】 上記接続孔エッチングの検査用開口部
直下に設けられる配線パターンの基板からの標高はすべ
てのパターンのうち最底部に位置することを特徴とする
請求項８に記載の半導体装置。 - 【請求項１３】 上記下部に配線パターンを配置した接
続孔エッチングの検査用開口部と下部に配線パターンを
配置しない接続孔エッチングの検査用開口部を設けたこ
とを特徴とする請求項８ないし１２のいずれかに記載の
半導体装置。 - 【請求項１４】 上記接続孔エッチングの検査用開口部
は下層の同様の検査用開口部と異なる位置に配置したこ
とを特徴とする請求項１３に記載の半導体装置。 - 【請求項１５】 上記接続孔エッチングの検査用開口部
は基板からの標高がすべてのパターンのうち最高部に位
置する配線パターンにより囲まれてなることを特徴とす
る請求項８ないし１４のいずれかに記載の半導体装置。 - 【請求項１６】 基板上にボンディングパッド用配線パ
ターン部を有する第１層目の配線層を形成した後、この
配線層を覆って層間絶縁膜を堆積し、化学機械研磨によ
り層間絶縁膜を平坦化する工程と、上記ボンディングパ
ッド用配線パターン部上の層間絶縁膜に接続孔が複数個
並ぶように形成する工程と、上記層間絶縁膜上にボンデ
ィングパッド用配線パターン部を有する第２層目の配線
層を形成し、接続孔を介して第１層目と第２層目のボン
ディングパッド用配線パターン部を接続する工程と、こ
の配線層を覆って層間絶縁膜を堆積し、化学機械研磨に
より層間絶縁膜を平坦化する工程と、上記ボンディング
パッド用配線パターン部上の層間絶縁膜に接続孔が複数
個並ぶように形成する工程と、からなる半導体装置の製
造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10656096A JP3457123B2 (ja) | 1995-12-07 | 1996-04-26 | 半導体装置 |
| US08/759,441 US5847466A (en) | 1995-12-07 | 1996-12-05 | Semiconductor device and manufacturing method for the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-318923 | 1995-12-07 | ||
| JP31892395 | 1995-12-07 | ||
| JP10656096A JP3457123B2 (ja) | 1995-12-07 | 1996-04-26 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003079420A Division JP3983701B2 (ja) | 1995-12-07 | 2003-03-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09219451A true JPH09219451A (ja) | 1997-08-19 |
| JP3457123B2 JP3457123B2 (ja) | 2003-10-14 |
Family
ID=26446674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10656096A Expired - Lifetime JP3457123B2 (ja) | 1995-12-07 | 1996-04-26 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5847466A (ja) |
| JP (1) | JP3457123B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990039156A (ko) * | 1997-11-11 | 1999-06-05 | 윤종용 | 반도체 소자의 패드 및 그 제조방법 |
| US6297563B1 (en) | 1998-10-01 | 2001-10-02 | Yamaha Corporation | Bonding pad structure of semiconductor device |
| US6403467B1 (en) | 1998-12-14 | 2002-06-11 | Nec Corporation | Semiconductor device and method for manufacturing same |
| US6455943B1 (en) * | 2001-04-24 | 2002-09-24 | United Microelectronics Corp. | Bonding pad structure of semiconductor device having improved bondability |
| KR100370170B1 (ko) * | 2001-03-08 | 2003-02-05 | 주식회사 하이닉스반도체 | 플레쉬 메탈 레이어의 콘택 형성방법 |
| JP2005243907A (ja) * | 2004-02-26 | 2005-09-08 | Renesas Technology Corp | 半導体装置 |
| KR20100070633A (ko) * | 2008-12-18 | 2010-06-28 | 삼성전자주식회사 | 반도체 소자의 본딩 패드 구조 및 그의 제조방법 |
| JP2017224753A (ja) * | 2016-06-16 | 2017-12-21 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6049132A (en) * | 1996-07-12 | 2000-04-11 | Kawasaki Steel Corporation | Multiple metallization structure for a reflection type liquid crystal display |
| JP3482779B2 (ja) | 1996-08-20 | 2004-01-06 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
| JPH10163319A (ja) * | 1996-11-29 | 1998-06-19 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| US5786238A (en) * | 1997-02-13 | 1998-07-28 | Generyal Dynamics Information Systems, Inc. | Laminated multilayer substrates |
| JPH1197525A (ja) * | 1997-09-19 | 1999-04-09 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US5977639A (en) * | 1997-09-30 | 1999-11-02 | Intel Corporation | Metal staples to prevent interlayer delamination |
| US5969421A (en) * | 1997-11-18 | 1999-10-19 | Lucent Technologies Inc. | Integrated circuit conductors that avoid current crowding |
| US6191475B1 (en) * | 1997-11-26 | 2001-02-20 | Intel Corporation | Substrate for reducing electromagnetic interference and enclosure |
| US6215129B1 (en) * | 1997-12-01 | 2001-04-10 | Vsli Technology, Inc. | Via alignment, etch completion, and critical dimension measurement method and structure |
| JP3415010B2 (ja) * | 1997-12-05 | 2003-06-09 | 株式会社リコー | 半導体装置 |
| US6013952A (en) * | 1998-03-20 | 2000-01-11 | Lsi Logic Corporation | Structure and method for measuring interface resistance in multiple interface contacts and via structures in semiconductor devices |
| TW416575U (en) * | 1998-06-03 | 2000-12-21 | United Integrated Circuits Corp | Bonding pad structure |
| US6552438B2 (en) * | 1998-06-24 | 2003-04-22 | Samsung Electronics Co. | Integrated circuit bonding pads including conductive layers with arrays of unaligned spaced apart insulating islands therein and methods of forming same |
| US6163074A (en) * | 1998-06-24 | 2000-12-19 | Samsung Electronics Co., Ltd. | Integrated circuit bonding pads including intermediate closed conductive layers having spaced apart insulating islands therein |
| JP3565090B2 (ja) * | 1998-07-06 | 2004-09-15 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| US6303977B1 (en) * | 1998-12-03 | 2001-10-16 | Texas Instruments Incorporated | Fully hermetic semiconductor chip, including sealed edge sides |
| JP2000183104A (ja) * | 1998-12-15 | 2000-06-30 | Texas Instr Inc <Ti> | 集積回路上でボンディングするためのシステム及び方法 |
| US6965165B2 (en) | 1998-12-21 | 2005-11-15 | Mou-Shiung Lin | Top layers of metal for high performance IC's |
| DE19907127C1 (de) * | 1999-02-19 | 2000-08-10 | Siemens Ag | Integrierte Halbleiterschaltungsanordnung mit stabilisierten Leiterbahnen |
| JP2000269293A (ja) * | 1999-03-18 | 2000-09-29 | Fujitsu Ltd | 半導体装置 |
| US6803302B2 (en) * | 1999-11-22 | 2004-10-12 | Freescale Semiconductor, Inc. | Method for forming a semiconductor device having a mechanically robust pad interface |
| JP3425582B2 (ja) * | 2000-04-14 | 2003-07-14 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| US7034402B1 (en) * | 2000-06-28 | 2006-04-25 | Intel Corporation | Device with segmented ball limiting metallurgy |
| JP2003305955A (ja) | 2001-05-21 | 2003-10-28 | Ricoh Co Ltd | 光記録媒体及び記録方法 |
| JP3757143B2 (ja) * | 2001-10-11 | 2006-03-22 | 富士通株式会社 | 半導体装置の製造方法及び半導体装置 |
| US6653214B1 (en) | 2002-01-03 | 2003-11-25 | The United States Of America As Represented By The Secretary Of The Air Force | Measured via-hole etching |
| JP4445189B2 (ja) * | 2002-08-29 | 2010-04-07 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
| JP2004095916A (ja) * | 2002-08-30 | 2004-03-25 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US7692315B2 (en) * | 2002-08-30 | 2010-04-06 | Fujitsu Microelectronics Limited | Semiconductor device and method for manufacturing the same |
| US7260044B2 (en) * | 2002-09-06 | 2007-08-21 | Ricoh Company, Ltd. | Recording method for a phase-change optical recording medium |
| US6908841B2 (en) * | 2002-09-20 | 2005-06-21 | Infineon Technologies Ag | Support structures for wirebond regions of contact pads over low modulus materials |
| US7084509B2 (en) * | 2002-10-03 | 2006-08-01 | International Business Machines Corporation | Electronic package with filled blinds vias |
| US6969909B2 (en) * | 2002-12-20 | 2005-11-29 | Vlt, Inc. | Flip chip FET device |
| US7038917B2 (en) * | 2002-12-27 | 2006-05-02 | Vlt, Inc. | Low loss, high density array interconnection |
| US6864578B2 (en) * | 2003-04-03 | 2005-03-08 | International Business Machines Corporation | Internally reinforced bond pads |
| JP2004363303A (ja) * | 2003-06-04 | 2004-12-24 | Toshiba Corp | 半導体装置及びその製造方法 |
| EP1519411A3 (en) * | 2003-09-26 | 2010-01-13 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
| JP4492926B2 (ja) * | 2003-11-28 | 2010-06-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7180195B2 (en) * | 2003-12-17 | 2007-02-20 | Intel Corporation | Method and apparatus for improved power routing |
| US7378342B2 (en) * | 2004-08-27 | 2008-05-27 | Micron Technology, Inc. | Methods for forming vias varying lateral dimensions |
| US7741716B1 (en) * | 2005-11-08 | 2010-06-22 | Altera Corporation | Integrated circuit bond pad structures |
| JP2009158749A (ja) * | 2007-12-27 | 2009-07-16 | Ricoh Co Ltd | 化学機械研磨方法及び化学機械研磨装置 |
| US20100072624A1 (en) * | 2008-09-19 | 2010-03-25 | United Microelectronics Corp. | Metal interconnection |
| US8896124B2 (en) | 2011-04-04 | 2014-11-25 | Nxp B.V. | Via network structures and method therefor |
| US9147610B2 (en) | 2012-06-22 | 2015-09-29 | Infineon Technologies Ag | Monitor structures and methods of formation thereof |
| US10262938B2 (en) * | 2017-08-31 | 2019-04-16 | Vanguard International Semiconductor Corporation | Semiconductor structure having conductive layer overlapping field oxide |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4944836A (en) * | 1985-10-28 | 1990-07-31 | International Business Machines Corporation | Chem-mech polishing method for producing coplanar metal/insulator films on a substrate |
| ATE145495T1 (de) * | 1990-05-31 | 1996-12-15 | Canon Kk | Verfahren zur verdrahtung einer halbleiterschaltung |
| US5149674A (en) * | 1991-06-17 | 1992-09-22 | Motorola, Inc. | Method for making a planar multi-layer metal bonding pad |
| JPH05109924A (ja) * | 1991-10-17 | 1993-04-30 | Ngk Spark Plug Co Ltd | 集積回路用パツケージ |
-
1996
- 1996-04-26 JP JP10656096A patent/JP3457123B2/ja not_active Expired - Lifetime
- 1996-12-05 US US08/759,441 patent/US5847466A/en not_active Expired - Lifetime
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990039156A (ko) * | 1997-11-11 | 1999-06-05 | 윤종용 | 반도체 소자의 패드 및 그 제조방법 |
| US6297563B1 (en) | 1998-10-01 | 2001-10-02 | Yamaha Corporation | Bonding pad structure of semiconductor device |
| US6921714B2 (en) | 1998-10-01 | 2005-07-26 | Yamaha Corporation | Method for manufacturing a semiconductor device |
| US7067928B2 (en) | 1998-10-01 | 2006-06-27 | Yamaha Corpoation | Method of forming a bonding pad structure |
| US7211902B2 (en) | 1998-10-01 | 2007-05-01 | Yamaha Corporation | Method of forming a bonding pad structure |
| US6403467B1 (en) | 1998-12-14 | 2002-06-11 | Nec Corporation | Semiconductor device and method for manufacturing same |
| KR100370170B1 (ko) * | 2001-03-08 | 2003-02-05 | 주식회사 하이닉스반도체 | 플레쉬 메탈 레이어의 콘택 형성방법 |
| US6455943B1 (en) * | 2001-04-24 | 2002-09-24 | United Microelectronics Corp. | Bonding pad structure of semiconductor device having improved bondability |
| JP2005243907A (ja) * | 2004-02-26 | 2005-09-08 | Renesas Technology Corp | 半導体装置 |
| US8178981B2 (en) | 2004-02-26 | 2012-05-15 | Renesas Electronics Corporation | Semiconductor device |
| KR20100070633A (ko) * | 2008-12-18 | 2010-06-28 | 삼성전자주식회사 | 반도체 소자의 본딩 패드 구조 및 그의 제조방법 |
| JP2017224753A (ja) * | 2016-06-16 | 2017-12-21 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5847466A (en) | 1998-12-08 |
| JP3457123B2 (ja) | 2003-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3457123B2 (ja) | 半導体装置 | |
| KR100277810B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6930382B2 (en) | Semiconductor device and method of manufacturing the same | |
| TW426980B (en) | Wire bonding to copper | |
| US9786601B2 (en) | Semiconductor device having wires | |
| WO2022110348A1 (zh) | 半导体器件及其制作方法、芯片键合结构 | |
| KR100335163B1 (ko) | 반도체장치및그제조방법 | |
| US7777340B2 (en) | Semiconductor device | |
| KR100267108B1 (ko) | 다층배선을구비한반도체소자및그제조방법 | |
| US6555922B1 (en) | IC bonding pad combined with mark or monitor | |
| JP3983701B2 (ja) | 半導体装置 | |
| US5103287A (en) | Multi-layered wiring structure of semiconductor integrated circuit device | |
| JP3729680B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH10321623A (ja) | 半導体装置及びその製造方法 | |
| KR20000009043A (ko) | 다층 패드를 구비한 반도체 소자 및 그 제조방법 | |
| CN112435977B (zh) | 半导体器件及其制作方法 | |
| JP2002083792A (ja) | 半導体装置の製造方法及び半導体装置 | |
| TW200931490A (en) | Semiconductor structure having alignment marks and method of forming the same | |
| US7659603B2 (en) | Semiconductor and method for manufacturing the same | |
| JP2004022694A (ja) | 半導体装置の製造方法 | |
| JPH04307939A (ja) | 半導体装置の製造方法 | |
| JP4535904B2 (ja) | 半導体装置の製造方法 | |
| JPH10135284A (ja) | 半導体装置の製造方法 | |
| JP2003318179A (ja) | 半導体装置及びその製造方法 | |
| KR19990061336A (ko) | 반도체 소자의 다층 패드 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100801 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100801 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |