KR102564086B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR102564086B1
KR102564086B1 KR1020217027022A KR20217027022A KR102564086B1 KR 102564086 B1 KR102564086 B1 KR 102564086B1 KR 1020217027022 A KR1020217027022 A KR 1020217027022A KR 20217027022 A KR20217027022 A KR 20217027022A KR 102564086 B1 KR102564086 B1 KR 102564086B1
Authority
KR
South Korea
Prior art keywords
side wall
insulating film
bonding
electrode
semiconductor device
Prior art date
Application number
KR1020217027022A
Other languages
English (en)
Other versions
KR20210121125A (ko
Inventor
야스키 아이하라
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20210121125A publication Critical patent/KR20210121125A/ko
Application granted granted Critical
Publication of KR102564086B1 publication Critical patent/KR102564086B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bonding area, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0341—Manufacturing methods by blanket deposition of the material of the bonding area in liquid form
    • H01L2224/03418—Spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03466—Conformal deposition, i.e. blanket deposition of a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0363—Manufacturing methods by patterning a pre-deposited material using a laser or a focused ion beam [FIB]
    • H01L2224/03632—Ablation by means of a laser or focused ion beam [FIB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8536—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/85365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10335—Indium phosphide [InP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 회로가 형성된 도전성 반도체 기판(2)과, 도전성 반도체 기판(2)의 주면에 퇴적된 절연막(3)과, 절연막(3)에 고정된 고정부(4s)와, 고정부(4s)로부터 올라가는 측벽부(4w)와, 측벽부(4w)에 이어지고, 주면에 대해서 평행하게 배치된 전극부(4j)를 갖는 본딩 패드(4)를 구비하고, 전극부(4j)는, 절연막(3)과의 사이에 공극부(4g)를 형성하고, 또한, 측벽부(4w)에 이어지는 부분이, 본딩 와이어(5)와의 접합 영역(R5)의 중앙부를 사이에 두는 것, 및 중앙부를 둘러싸는 것 중 적어도 어느 하나의 위치 관계에 있도록 구성했다.

Description

반도체 장치
본원은, 반도체 장치에 관한 것이다.
반도체 장치에 있어서, 본딩 패드의 전극이 기생 용량을 갖는 것에 의한 영향을 저감하기 위해, 전극과 기판 사이에 공극을 마련한 반도체 장치가 개시되어 있다(예를 들면, 특허문헌 1~3 참조). 그러나, 특허문헌 1에 기재된 반도체 장치에서는, 전극을 기판으로부터 외팔보(cantilever)와 같이 떼어놓고, 특허문헌 2에서는, 전극을 탄성 변형시키도록 구성하고 있었다. 그 때문에, 전극과 기판의 간격이 안정되지 않고, 기생 용량이 억제되었다고 해도, 변동에 의한 영향이 커지는 것이 상정된다.
[특허문헌 1] 일본 특개소 제61－116848호 공보(제2페이지 우상란~제3페이지 우상란, 제1도~ 제3도) [특허문헌 2] 일본 특개 제2010－258342호 공보(단락 0015~0021, 도 1~도 5, 도 8~도 9) [특허문헌 3] 일본 특개평 제7－79011호 공보(단락 0039~0041, 도 8)
그에 대하여, 예를 들면, 특허문헌 3에 기재된 반도체 장치와 같이, 전극과 기판 사이에 폴리이미드제의 통을 배치함으로써 기계적으로 안정시키는 일도 생각할 수 있지만, 폴리이미드의 비유전률은 3이며, 기생 용량을 충분히 저감할 수 있다고는 할 수 없다. 즉, 기생 용량의 저감과 안정성을 양립시키는 것은 곤란했다.
본원은, 상기와 같은 과제를 해결하기 위한 기술을 개시하는 것이며, 기생 용량을 안정되게 저감할 수 있는 반도체 장치를 얻는 것을 목적으로 한다.
본원에 개시되는 반도체 장치는, 반도체 회로가 형성된 도전성 반도체 기판과, 상기 도전성 반도체 기판의 주면에 퇴적된 절연막과, 상기 절연막에 고정된 고정부와, 상기 고정부로부터 올라가는 측벽부와, 상기 측벽부에 이어지고, 상기 주면에 대해서 평행하게 배치된 전극부를 갖는 본딩 패드를 구비하고, 상기 전극부는, 상기 절연막과의 사이에 공극부를 형성하고, 또한, 상기 측벽부에 이어지는 부분이, 본딩 와이어와의 접합 영역의 중앙부를 사이에 두는 것, 및 상기 중앙부를 둘러싸는 것 중 적어도 어느 하나의 위치 관계에 있고, 상기 본딩 패드는, 상기 전극부의 상기 접합 영역의 내측에, 개구부가 형성되고, 또한, 상기 주면에 평행한 방향에 있어서의 상기 개구부에 대응하는 부분에서 상기 절연막에 고정된 제 2 고정부와, 상기 제 2 고정부로부터 올라가는 통 형상의 제 2 측벽부를 갖고, 상기 개구부의 내주 부분이 상기 제 2 측벽부에 이어져 있는 것을 특징으로 한다.
본원에 개시되는 반도체 장치에 의하면, 전극의 외주측에 측벽부를 배치하여, 공극을 형성하도록 했으므로, 기생 용량을 안정되게 저감할 수 있는 반도체 장치를 얻을 수 있다.
도 1(a)~도 1(c)는, 각각, 실시의 형태 1에 따른 반도체 장치의 평면도와, 절단 방향이 다른 평면도에 수직인 단면도이다.
도 2(a)~도 2(f)는, 실시의 형태 1에 따른 반도체 장치의 제조 공정 중의 단계마다의 상태를 나타내는 단면도이다.
도 3(a)~도 3(c)는, 각각, 실시의 형태 2에 따른 반도체 장치의 평면도와, 절단 방향이 다른 평면도에 수직인 단면도이다.
도 4(a)와 도 4(b)는, 각각, 실시의 형태 3에 따른 반도체 장치의 평면도와, 평면도에 수직인 단면도이다.
(실시의 형태 1)
도 1과 도 2는, 실시의 형태 1에 따른 반도체 장치의 구성과 그 제조 방법에 대하여 설명하기 위한 것이며, 도 1은 반도체 장치에 있어서의 하나의 본딩 패드가 형성된 부분의 평면도(도 1(a))와, 본딩 와이어를 더 추가한 상태에서의, 평면도에 수직인 단면도로서, 도 1(a)의 B－B선으로 절단한 단면도(도 1(b))와, 도 1(a)의 C－C선으로 절단한 단면도(도 1(c))이다. 또, 도 2(a)~도 2(f)는, 반도체 장치를 구성하는 도전성 반도체 기판에 본딩 패드를 형성하는 공정에서의 단계마다의 상태를 나타내는, 도 1(b)에 대응하는 단면도이다. 또, 이후의 실시의 형태도 포함하고, 도면에 있어서, 반도체 장치에 있어서의 주면에 평행한 면을 xy면, 두께 방향을 z방향으로 하여, 방향을 표시하고 있다.
본원의 각 실시의 형태에 따른 반도체 장치는, 스위칭 소자, 정류 소자 등의 반도체 소자를 포함하는 능동 소자, 경우에 따라, 저항체, 콘덴서 등의 수동 소자를, 도전성 반도체 기판에 형성하여, 반도체 회로를 구성한 것이다. 그리고, 본원의 특징 부분인 본딩 패드는, 도전성 반도체 기판의 표면을 덮는 절연막 상에 형성된 배선 패턴을 거쳐, 상술한 반도체 회로를 구성하는 소자와 전기 접속되어 있고, 와이어 본딩에 의해, 외부와 전기 접속하기 위한 것이다. 다만, 본원에서는, 도전성 반도체 기판을 덮는 절연막 상에, 하나의 본딩 패드가 접합되어 있는 부분만을 기재하고, 본딩 패드와 배선 패턴의 접속 부분도 포함한 다른 부분의 기재는 생략하여, 설명을 행하는 것으로 한다.
반도체 장치(1)는, 도 1(a)~도 1(c)에 나타내는 바와 같이, 도전성 반도체 기판(2) 상에, 절연막(3)을 퇴적하고, 절연막(3) 상에 금속제의 본딩 패드(4)를 형성한 것이다. 본딩 패드(4)는, 와이어 본딩에 의한 본딩 와이어(5)의 접합 대상, 즉 전극으로 되는 전극부(4j)와, 도시하지 않는 배선 패턴과 단부가 전기 접속되는 것과 동시에, 절연막(3)에 고정되어 있는 고정부(4s)를 구비하고 있다.
전극부(4j), 고정부(4s)는, 모두, xy면 내에서 소정의 범위를 망라하도록 도전성 반도체 기판(2)의 주면과 평행하게 펼쳐져 있다. 그리고, 본 실시의 형태 1에 따른 반도체 장치(1)의 본딩 패드(4)는, 전극부(4j)가 두께 방향(z방향)으로 연장되는 측벽부(4w)를 거쳐, xy면 내에서 전극부(4j)로부터 멀어지는 방향으로 연장되는 고정부(4s)에 이어져 있다. 구체적으로는, 전극부(4j)는, xy면 내에 있어서, 본딩 와이어(5)를 접합하기 위한 접합 영역(R5)을 포함하는 크기를 갖고, 측벽부(4w) 및 고정부(4s)는, 접합 영역(R5)보다 외측에서, 둘레 방향에 따라 4개로 나누어져 배치하고 있다.
이것에 의해, xy면 방향에 있어서의 접합 영역(R5) 부분을 포함하고, 전극부(4j)와 절연막(3) 사이에는, 간격(Dg)의 공극부(4g)가 형성되게 된다. 이 때, 전극부(4j)의 접합 영역(R5)의 중심 부분은, 4개의 측벽부(4w) 중, 적어도 2개의 측벽부(4w)에 의해 끼워지도록 유지되고, 한편, 공극부(4g)는, 둘레 방향에 있어서, 측벽부(4w)가 마련되어 있는 부분 이외는, 외부와 연통하고 있다.
다음에 제조 방법에 대하여 도 2를 이용하여 설명한다. 또, 도 2(a)~도 2(f)는, 상술한 바와 같이 도 1(b)에 대응하는 단면도를 나타내는 것이며, 둘레 방향에 있어서 측벽부(4w)와 고정부(4s)를 배치하고 있지 않는, 도 1(c)에 대응하는 부분 상태와, 그 상태를 형성하기 위한 레지스트 등에 대한 기재는 생략하고 있다.
처음에, 도 2(a)에 나타내는 바와 같이, 도시하지 않는 반도체 회로를 구성하는 소자 등이 형성된 도전성 반도체 기판(2) 상에 절연막(3)을 퇴적하고, 절연막(3) 상의 공극부(4g)를 형성하는 부분에 제 1 포토레지스트(8)를 형성한다. 다음에, 제 1 포토레지스트(8) 및, 노출한 절연막(3)으로 형성된 요철 형상의 표면에, 도 2(b)에 나타내는 바와 같이, 금속으로 이루어지는 급전층(41)을 퇴적한다. 퇴적한 급전층(41)의 외연부에는, 도 2(c)에 나타내는 바와 같이, 제 2 포토레지스트(9)를 형성한다.
그리고, 급전층(41) 가운데, 제 2 포토레지스트(9)로부터 노출한 부분의 표면에, 도 2(d)에 나타내는 바와 같이, 전해 도금법에 따라 도금층(42)을 형성한다. 그 후, 제 2 포토레지스트(9)를 유기용제로 제거하고, 이온 밀링법에 따라, 도 2(e)에 나타내는 바와 같이, 급전층(41)의 제 2 포토레지스트(9)로 덮여 있던 부분(41e)을 제거한다. 마지막으로, 둘레 방향에 있어서의 측벽부(4w)가 형성되어 있지 않은 도 1(c)에서 나타낸 누락 부분을 거쳐, 제 1 포토레지스트(8)를 유기용제로 제거한다. 이것에 의해, 도 2(f)에 나타내는 바와 같은, 급전층(41)과 도금층(42)에 의한 2층 구조를 갖고, 절연막(3)과의 사이에 공극부(4g)를 갖는 본딩 패드(4)가 형성된다.
또, 본 실시의 형태 1 및 이후의 실시의 형태에 있어서는, 도전성 반도체 기판(2)으로서, n형 InP 기판, 절연막(3)으로서 SiO2, 본딩 패드(4)를 구성하는 급전층(41)에는, Ti/Au(티탄/금)의 적층 구조, 도금층(42)은, Au(금)을 이용했다. 이것에 의해, 도 1에서 설명한 구조의 본딩 패드(4)를 갖는 반도체 장치(1)를, 도 2에서 설명한 제조 방법으로 용이하게 얻을 수 있다. 또, 동일한 금속종의 층에서도, 증착, 스퍼터법 등의 퇴적에 의해 형성한 층은, 일반적으로, 측벽부(4w)와 같은, 면에 수직인 방향(z방향)으로 연장되는 부분이, 고정부(4s), 전극부(4j)와 같은, 면에 평행한 방향으로 형성되는 부분보다 두께가 얇고, 밀도도 낮게 된다. 그러나, 전해 도금으로 형성된 도금층(42) 부분에서는, 측벽부(4w) 부분도, 고정부(4s) 부분, 전극부(4j) 부분과 동등한 두께 및 밀도로 되기 때문에, 측벽부(4w)의 강도를 높이고, 후술하는 내변형성이 향상한다.
다음에, 본원의 작용 효과에 대하여 설명한다. 반도체 장치에 있어서의 본딩 패드의 기생 용량을 증가시키는 요인으로서, 절연막을 거쳐 반도체 기판과 본딩 패드가 형성하는 평행 평판의 용량이 있다. 이 용량은, 절연막의 유전율과 평행 평판의 면적에 비례하고, 절연막의 두께에 반비례한다.
이 중, 절연막의 유전율과 두께는, 절연막의 물성 및 제조 방법에 따라 정해진다. 예를 들면 플라스마 CVD법에 의해 형성하는 SiO2이면, 비유전률은 4 정도이고, 두께는 생산성 및 가공성을 고려하면, 수μm 이하로 할 필요가 있는 것에 의해 상한이 정해진다. 면적(전극부)에 대해서는, 작으면 작을수록 기생 용량이 작아지지만, Au의 본딩 와이어를 이용하여 볼 본딩하는 경우는, 직경 50μm 정도까지밖에 작게 할 수가 없다.
평행 평판 용량은, 본딩 패드의 금속 부분과 절연막이 접촉하고 있는 면적에 의해 지배적으로 정해진다. 그 때문에, 본원과 같이 본딩 패드(4)와 절연막(3) 사이에 공극부(4g)를 갖는 구조로 함으로써, 본딩 패드 전면이 절연막과 접하는 구조보다 기생 용량을 저감하는 것이 가능해진다.
이 때, 절연막(3)과 접촉하고 있지 않는 전극부(4j)의 접합 영역(R5)의 중심 부분은, 4개의 측벽부(4w)에 의해 둘러싸이도록 외주측에서 지지되어 있다. 그 때문에, 와이어 본딩 시에 걸리는, 도전성 반도체 기판(2)을 향해 전극부(4j)를 두께 방향(z방향)으로 가해지는 힘에 대하여, 전극부(4j)를 두께 방향으로 변형시키지 않고 유지할 수 있다. 그 때, xy면에 평행한 방향의 힘이 가해진 경우에도, 전극부(4j)를 x방향, 또는 y방향의 어느 것으로도 변형시키지 않고 유지할 수 있다.
또, 전극부(4j)를 지지하는 측벽부(4w)는 금속으로 할 수 있으므로, 공극부(4g)를 형성하기 위한 제 1 포토레지스트(8)를 제거할 때 침식되는 일이 없다. 또한, 포토레지스트의 두께는 정밀도 좋게 제어할 수 있으므로, 간격(Dg)의 정밀도도 높다. 그에 대하여, 예를 들면, 특허문헌 2의 변형예에는, 틀 모양의 절연막으로 전극 부분을 띄우는 구성이 도시되어 있다. 그러나, 절연막은, 퇴적, 또는, 제거의 시간, 속도에 따라, 두께가 변동하기 때문에, 치수 제어성이 나빠진다. 무엇보다, 특허문헌 2에서는, 원래 전극이 탄성 변형하는 것을 전제로 하고 있기 때문에, 이러한 문제를 고려할 필요는 없지만, 간격의 정밀도와 안정성을 요건으로 하는 경우에는, 치수의 격차는, 큰 문제로 된다.
또, 본 실시의 형태 1에서는, 측벽부(4w)를 둘레 방향에 따라 4개 마련한 경우를 나타냈지만, 이것에 한정하는 것은 아니고, 더 많은 수라도 좋다. 또, 3개소에서 중심 부분을 둘러싸도록, 3개를 둘레 방향에 따라 배치해도 좋고, 2개에 의해 중심 부분을 끼우도록, 2개 배치하도록 해도 좋다. 예를 들면, 도 1(a)에 있어서의, 4조의 측벽부(4w)와 고정부(4s)의 조합 중, 3시 방향과 9시 방향의 2조의 조합만을 갖는 경우여도, 2개의 측벽부(4w)가 전극부(4j)의 중앙부를 사이에 두고 있다. 그 때문에, 전극부(4j)가 두께 방향으로 눌려도, 전극부(4j)를 두께 방향으로 변형시키지 않고, 전극부(4j)와 절연막(3) 사이에 형성되는 공극부(4g)의 형상(특히, 간격(Dg))을 유지할 수 있다.
또한, 측벽부(4w)는, 전극부(4j)를 사이에 두는 방향(x방향)에 수직인 방향(y방향)에 있어서, 전극부(4j)의 중앙부를 포함하고, 접합 영역(R5) 내의 1/3 이상을 망라하는 폭을 갖고 있다. 그 때문에, 전극부(4j)에 평행한 방향(x방향, y방향)의 힘이 가해진 경우에도, 전극부(4j)를 x방향 성분은 물론이거니와, y방향 성분에도 변형시키지 않고, 전극부(4j)와 절연막(3) 사이에 형성되는 공극부(4g)의 형상(특히, 간격(Dg))을 유지할 수 있다.
(실시의 형태 2)
상기 실시의 형태 1에 있어서는, 전극부의 외주 부분에만 측벽부를 마련하는 예에 대하여 설명했다. 본 실시의 형태 2에 있어서는, 전극부의 내주측에도 측벽부를 마련한 예에 대하여 설명한다. 도 3은 실시의 형태 2에 따른 반도체 장치에 있어서의 하나의 본딩 패드가 형성된 부분의 평면도(도 3(a))와, 본딩 와이어를 더 추가한 상태에서의, 평면도에 수직인 단면도로서, 도 3(a)의 B－B선으로 절단한 단면도(도 3(b))와, 도 3(a)의 C－C선으로 절단한 단면도(도 3(c))이다.
또, 본 실시의 형태 2 및 후술하는 실시의 형태 3에 따른 반도체 장치에 있어서, 본딩 패드 부분 이외의 구성, 및 제조 방법에 대해서는, 실시의 형태 1에서 설명한 바와 동일하고, 동일한 부분에 대해서는, 설명을 생략한다.
본 실시의 형태 2에 따른 반도체 장치(1)에서는, 도 3(a)~도 3(c)에 나타내는 바와 같이, 본딩 패드(4)의 전극부(4j)는, 개구부(4ja)를 갖는 원형 고리 형상을 이루고, 측벽부(4w)와 고정부(4s)는, 외주측뿐만 아니라, 내주측에도 마련하고 있다. 외주측에 대해서는, 실시의 형태 1에서 측벽부(4w), 고정부(4s)로 부호를 붙이고 있던 부분과 마찬가지의 구성이며, 상세한 설명은 생략하지만, 본 실시의 형태 2에 있어서는, 외주측을 나타내는 「o」를 말미에 추가하여, 측벽부(4wo), 고정부(4so)라고 기재한다.
전극부(4j)는, xy면 내에서 소정의 범위를 망라하도록 도전성 반도체 기판(2)의 주면과 평행하게 펼쳐지고, 접합 영역(R5)을 포함하는 크기를 갖고 있지만, 중앙 부분이, 접합 영역(R5)보다 작은 지름의 개구부(4ja)를 갖는 원형 고리 형상으로 되어 있다. 원형 고리 형상의 외주측은 상술한 바와 같이 실시의 형태 1과 마찬가지지만, 내주측에는, 제 2 측벽부라고 칭해야 할, 원통형의 측벽부(4wi)가 이어져 있다. 원통형의 측벽부(4wi)는, 절연막(3)을 향해, 두께 방향(z방향)으로 연장되고, 개구부(4ja)에 대응한 원형을 이루고, 절연막(3)에 밀착·고정되어 있는 제 2 고정부라고 칭해야 할 고정부(4si)에 이어진다.
이것에 의해, 전극부(4j)와 절연막(3) 사이의 안에, 외주측의 측벽부(4wo)와 내주측의 측벽부(4wi)로 둘러싸이는 원형 고리 형상의 영역에는, 간격(Dg)의 공극부(4g)가 형성되게 된다. 내주측의 고정부(4si) 부분이 평행 평판으로 되기 때문에, 실시의 형태 1과 비교하면, 기생 용량의 저감 효과는 낮아진다. 그러나, 예를 들면, 고정부(4si)의 지름을, 전극부(4j)의 외경의 1/3 정도로 한 경우에서도, 평행 평판이 형성되는 면적은, 전극부(4j)의 범위의 1할 정도밖에 되지 않고, 기본적으로는, 실시의 형태 1과 마찬가지로, 기생 용량을 저감할 수 있다고 생각된다.
한편, 전극부(4j)는, 실시의 형태 1에서 설명한 외주측의 측벽부(4w) 뿐만 아니라, 제 2 측벽부인, 내주측의 원통형의 측벽부(4wi)에도 지지되게 된다. 그 때문에, 외측의 측벽부(4wo)에 부가하여, 내주측의 측벽부(4wi)에 의한 지지에 의해, 전극부(4j)의 두께 방향에의 변형을 보다 확실히 억제하고, 전극부(4j)와 절연막(3) 사이에 형성되는 공극부(4g)의 형상을 유지할 수 있다. 특히, 내주측의 측벽부(4wi)는, 와이어 본딩시, 대들보(梁)가 되는 전극부(4j)를 거치지 않고, 직접 두께 방향으로 눌리는 힘에 대항하므로, 보다 강고하게 변형을 방지할 수 있다.
또, 전극부(4j)에 평행한 방향의 힘에 대해서도, 내주측의 측벽부(4wi)가 더해진 것에 의해, 전극부(4j)를 x방향 성분은 물론이거니와, y방향 성분으로도 변형시키지 않고, 전극부(4j)와 절연막(3) 사이에 형성되는 공극부(4g)의 형상을 보다 강고하게 유지할 수 있다. 특히, 내주측의 측벽부(4wi)는, 원통형이므로, 구조적으로 xy면에 있어서의 어느 방위에 대해서도, 변형을 억제하는 효과가 높다.
(실시의 형태 3)
상기 실시의 형태 1 또는 2에 있어서는, 전극부의 외주측의 측벽부를 둘레 방향에 따라 분할 배치한 예에 대하여 설명했다. 본 실시의 형태 3에 있어서는, 외주측의 측벽부를 둘레 방향으로 끊김이 없도록 형성하는 한편, 전극부에 공극부와 외부를 연통하는 연통공을 마련한 예에 대하여 설명한다. 도 4는 실시의 형태 3에 따른 반도체 장치에 있어서의 하나의 본딩 패드가 형성된 부분의 평면도(도 4(a))와, 본딩 와이어를 더 추가한 상태에서의, 평면도에 수직인 단면도로서, 도 4(a)의 B－B선으로 절단한 단면도(도 4(b))이다.
본 실시의 형태 3에 따른 반도체 장치(1)는, 실시의 형태 1에서 설명한 측벽부와 고정부가, 도 4(a)와 도 4(b)에 나타내는 바와 같이, 각각 둘레 방향으로 연속한 원통형과 원형 고리 형상을 이루도록 구성했다. 그 경우, 실시의 형태 1의 도 2(e)와 도 2(f)에서 설명한, 제 1 포토레지스트(8)를 제거하기 위한 누락 부분이 제 1 포토레지스트(8)의 외주측에 존재하지 않게 되기 때문에, 전극부(4j)에 연통공(4p)을 마련했다.
전극부(4j)는, xy면 내에서 소정의 범위를 망라하도록 도전성 반도체 기판(2)의 주면과 평행하게 펼쳐지고, 접합 영역(R5)을 포함하는 크기를 갖고 있지만, 중앙 부분에, 접합 영역(R5)보다 작은 지름의 연통공(4p)이 형성되어 있다.
이와 같이 구성함으로써, 전극부(4j)는, 측벽부(4w)에 의해, 전체 둘레에 걸쳐서 지지되게 된다. 그 때문에, 실시의 형태 1에서 나타낸 간헐적으로 유지하는 구성보다, 전극부(4j)의 휨을 억제하여 두께 방향으로의 변형을 확실히 억제하고, 전극부(4j)와 절연막(3) 사이에 형성되는 공극부(4g)의 형상을 유지할 수 있다. 특히, 측벽부(4w)는 원통형이므로, 구조적으로 xy면에 있어서의 어느 방향에 대해서도, 변형을 억제하는 효과가 높다. 그리고, 공극부(4g)는, 실시의 형태 1과 마찬가지의 영역을 커버하므로, 동등한 기생 용량의 저감 효과를 발휘할 수 있다.
또, 연통공(4p)에 대해서는, 반드시 중앙부, 또는 접합 영역(R5) 내에 들어가 있을 필요는 없고, 희생층(제 1 포토레지스트(8))을 제거할 수 있다면, 전극부(4j)의 어느 위치에 형성해도 좋다. 또는, 전극부(4j)의 지지를 저하시키지 않는 정도로, 측벽부(4w)의 일부에 형성하도록 해도 좋다.
한편, 본 예와 같이, 연통공(4p)을 접합 영역(R5) 내의, 본딩에 의해 막히는 위치에 형성한 경우, 본딩 후의 공극부(4g)는 밀폐 공간으로 된다. 이 경우, 예를 들면, 반도체 장치(1)의 주면이 수지에 의해 봉지되는 경우에 있어서도, 공극부(4g)에 봉지 수지가 침입하는 일이 없고, 유전율의 증대에 의한 기생 용량의 저감 효과를 해치는 일은 없다.
또, 상기 각 실시의 형태에서는, 도전성 반도체 기판(2)으로서 n형 InP 기판, 절연막(3)으로서 SiO2, 본딩 패드(4)를 구성하는 급전층(41)에는, Ti/Au의 적층 구조, 도금층(42)은, Au를 이용한 예를 나타냈지만, 이것에 한정하는 것은 아니다. 또, 본딩 패드(4)를 적층 구조로 형성한 예를 나타냈지만, 이것에 한정하는 것은 아니고, 와이어 본딩에 의해, 반도체 회로를 구성하는 소자와 외부 회로를 전기 접속할 수 있으면 좋다. 그 때, 접합 영역(R5)의 중앙부를 사이에 두거나, 또는 접합 영역(R5)의 중앙부를 둘러싸는 측벽부(4w)에 의해, 전극부(4j)와, 절연막(3) 사이에 공극부(4g)가 형성되면 좋다.
또한, 본원은, 여러가지 예시적인 실시의 형태 및 실시예가 기재되어 있지만, 1개, 또는 복수의 실시의 형태에 기재된 여러가지 특징, 모양, 및 기능은 특정의 실시의 형태의 적용에 한정되는 것이 아니라, 단독으로, 또는 여러가지 조합으로 실시의 형태에 적용 가능하다. 따라서, 예시되어 있지 않은 무수한 변형예가, 본원 명세서에 개시되는 기술의 범위 내에 있어서 상정된다. 예를 들면, 적어도 1개의 구성 요소를 변형하는 경우, 추가하는 경우 또는 생략하는 경우, 또한, 적어도 1개의 구성 요소를 추출하고, 다른 실시의 형태의 구성 요소와 조합시키는 경우가 포함되는 것으로 한다.
이상과 같이, 각 실시의 형태에 따른 반도체 장치(1)에 의하면, 반도체 회로가 형성된 도전성 반도체 기판(2)과, 도전성 반도체 기판(2)의 주면에 퇴적된 절연막(3)과, 절연막(3)에 고정된 고정부(4s)(또는 고정부(4so))와, 고정부(4s)로부터 올라가는 측벽부(4w)(또는 측벽부(4wo))와, 측벽부(4w)에 이어지고, 주면에 대해서 평행하게 배치된 전극부(4j)를 갖는 본딩 패드(4)를 구비하고, 전극부(4j)는, 절연막(3)과의 사이에 공극부(4g)를 형성하고, 또한, 측벽부(4w)에 이어지는 부분이, 본딩 와이어(5)와의 접합 영역(R5)의 중앙부를 사이에 두는 것, 및 중앙부를 둘러싸는 것 중 적어도 어느 하나의 위치 관계에 있도록 구성했으므로, 공극부(4g)의 간격(Dg)을 정밀하게 제어할 수 있고, 본딩 시에도 공극부(4g)의 변형을 억제할 수 있으므로, 기생 용량을 안정되게 저감할 수 있다.
또, 본딩 패드(4)는, 전극부(4j)의 접합 영역(R5)의 내측에, 개구부(4ja)가 형성되는 것과 동시에, 주면에 평행한 방향(xy면 방향)에 있어서의 개구부(4ja)에 대응하는 부분에서 절연막(3)에 고정된 제 2 고정부(고정부(4si))와, 제 2 고정부(고정부(4si))로부터 올라가는 통 형상의 제 2 측벽부(측벽부(4wi))를 갖고, 개구부(4ja)의 내주 부분이 제 2 측벽부(측벽부(4wi))에 이어져 있도록 구성하면, 통 형상의 제 2 측벽부(측벽부(4wi))가 내주측에서 전극부(4j)를 지지하므로, 본딩시의 공극부(4g)의 변형을 더 강고하게 억제할 수 있다.
또는, 측벽부(4w)(또는 측벽부(4wo))는, 전극부(4j)와 전체 둘레에 걸쳐서 이어져 있고, 전극부(4j) 및 측벽부(4w) 중 적어도 어느 하나에, 공극부(4g)에 연통하는 연통공(4p)이 형성되어 있도록 구성하면, 전체 둘레에 걸쳐서, 측벽부(4w)가 전극부(4j)를 지지하므로, 어떠한 방향으로부터 힘을 가해도, 본딩시의 공극부(4g)의 변형을 억제할 수 있으므로, 기생 용량을 안정되게 저감할 수 있다.
그 때, 연통공(4p)은, 본딩 와이어(5)의 접합에 의해 막히는 위치에 형성되어 있으면, 공극부(4g)가 밀폐 공간으로 되고, 수지에 의한 봉지가 행해진 경우에서도, 공극부(4g)에 수지가 침입하는 일 없이, 기생 용량을 확실히 저감할 수 있다.
또, 본딩 패드(4)는, 절연막(3)에의 대향면 측에 형성된 퇴적층(급전층(41))과, 급전층(41)에 대해서, 대향면의 반대측에 형성된 도금층(42)과의 적층 구조로 구성하면, 용이하고 정밀하게, 공극부(4g)를 갖는 본딩 패드를 형성할 수 있다. 또, 적층 구조를 구성하는 층 중에, 적어도 1층을 도금층으로 했으므로, 측벽부(4w) 부분도, 고정부(4s) 부분, 전극부(4j) 부분과 동등한 두께와 밀도를 갖는 것에 의해 강도가 높아지고, 내변형성도 향상된다.
1 : 반도체 장치 2 : 도전성 반도체 기판
3 : 절연막 4 : 본딩 패드
4g : 공극부 4j : 전극부
4ja : 개구부 4p : 연통공
4s : 고정부 4si : (제 2) 고정부
4so : 고정부 4w : 측벽부
4wi : (제 2) 측벽부 4wo : 측벽부
5 : 본딩 와이어 8 : 제 1 포토레지스트
9 : 제 2 포토레지스트 41 : 급전층(퇴적층)
42 : 도금층 Dg : 간격

Claims (5)

  1. 반도체 회로가 형성된 도전성 반도체 기판과,
    상기 도전성 반도체 기판의 주면에 퇴적된 절연막과,
    상기 절연막에 고정된 고정부와, 상기 고정부로부터 올라가는 측벽부와, 상기 측벽부에 이어지고, 상기 주면에 대해서 평행하게 배치된 전극부를 갖는 본딩 패드를 구비하고,
    상기 전극부는,
    상기 절연막과의 사이에 공극부를 형성하고, 또한, 상기 측벽부에 이어지는 부분이, 본딩 와이어와의 접합 영역의 중앙부를 사이에 두는 것, 및 상기 중앙부를 둘러싸는 것 중 적어도 어느 하나의 위치 관계에 있고,
    상기 본딩 패드는,
    상기 전극부의 상기 접합 영역의 내측에, 개구부가 형성되고, 또한,
    상기 주면에 평행한 방향에 있어서의 상기 개구부에 대응하는 부분에서 상기 절연막에 고정된 제 2 고정부와, 상기 제 2 고정부로부터 올라가는 통 형상의 제 2 측벽부를 갖고,
    상기 개구부의 내주 부분이 상기 제 2 측벽부에 이어져 있는 것을 특징으로 하는
    반도체 장치.
  2. 반도체 회로가 형성된 도전성 반도체 기판과,
    상기 도전성 반도체 기판의 주면에 퇴적된 절연막과,
    상기 절연막에 고정된 고정부와, 상기 고정부로부터 올라가는 측벽부와, 상기 측벽부에 이어지고, 상기 주면에 대해서 평행하게 배치된 전극부를 갖는 본딩 패드를 구비하고,
    상기 전극부는,
    상기 절연막과의 사이에 공극부를 형성하고, 또한, 상기 측벽부에 이어지는 부분이, 본딩 와이어와의 접합 영역의 중앙부를 사이에 두는 것, 및 상기 중앙부를 둘러싸는 것 중 적어도 어느 하나의 위치 관계에 있고,
    상기 측벽부는, 상기 전극부와 전체 둘레에 걸쳐서 이어져 있고,
    상기 전극부 및 상기 측벽부 중 적어도 어느 하나에, 상기 공극부에 연통하는 연통공이 형성되어 있는 것을 특징으로 하는
    반도체 장치.
  3. 제 2 항에 있어서,
    상기 연통공은, 상기 본딩 와이어의 접합에 의해 막히는 위치에 형성되어 있는 것을 특징으로 하는
    반도체 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 본딩 패드는, 상기 절연막에의 대향면의 측에 형성된 퇴적층과, 상기 퇴적층에 대해서, 상기 대향면의 반대측에 형성된 도금층의 적층 구조로 구성되어 있는 것을 특징으로 하는
    반도체 장치.
  5. 삭제
KR1020217027022A 2019-03-06 2019-03-06 반도체 장치 KR102564086B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/008748 WO2020178995A1 (ja) 2019-03-06 2019-03-06 半導体装置

Publications (2)

Publication Number Publication Date
KR20210121125A KR20210121125A (ko) 2021-10-07
KR102564086B1 true KR102564086B1 (ko) 2023-08-07

Family

ID=72338480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217027022A KR102564086B1 (ko) 2019-03-06 2019-03-06 반도체 장치

Country Status (6)

Country Link
US (1) US11876061B2 (ko)
JP (1) JP7042967B2 (ko)
KR (1) KR102564086B1 (ko)
CN (1) CN113474871B (ko)
TW (1) TWI735167B (ko)
WO (1) WO2020178995A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225654A (ja) 2009-03-19 2010-10-07 Toyota Central R&D Labs Inc 半導体装置
JP2012142498A (ja) 2011-01-05 2012-07-26 Mitsubishi Electric Corp 配線パターン

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61116848A (ja) 1984-07-11 1986-06-04 Hitachi Ltd 半導体装置およびその製造方法
JPH06310612A (ja) * 1993-04-27 1994-11-04 Hitachi Ltd 半導体集積回路の配線構造及びその製造方法
JPH0779011A (ja) 1993-09-09 1995-03-20 Mitsubishi Electric Corp 半導体受光素子
JP3248818B2 (ja) * 1994-09-20 2002-01-21 シャープ株式会社 半導体素子の電極パッドおよびその製造方法
KR100806350B1 (ko) 2007-01-25 2008-03-06 삼성전자주식회사 반도체 소자 패키지 및 그 제조 방법
JP4486103B2 (ja) * 2007-03-19 2010-06-23 Ｏｋｉセミコンダクタ株式会社 加速度センサ、及び加速度センサの製造方法
US7732937B2 (en) * 2008-03-04 2010-06-08 Infineon Technologies Ag Semiconductor package with mold lock vent
JP5195619B2 (ja) 2009-04-28 2013-05-08 株式会社豊田中央研究所 半導体基板
JP5821429B2 (ja) * 2011-09-01 2015-11-24 三菱電機株式会社 半導体装置及びその製造方法
JP5926988B2 (ja) * 2012-03-08 2016-05-25 ルネサスエレクトロニクス株式会社 半導体装置
US8836133B2 (en) * 2012-10-12 2014-09-16 Freescale Semiconductor, Inc. Chip-level humidity protection
JP2017224753A (ja) * 2016-06-16 2017-12-21 セイコーエプソン株式会社 半導体装置及びその製造方法
US10297561B1 (en) * 2017-12-22 2019-05-21 Micron Technology, Inc. Interconnect structures for preventing solder bridging, and associated systems and methods
US11387155B2 (en) * 2019-12-12 2022-07-12 Texas Instruments Incorporated IC having a metal ring thereon for stress reduction
CN115188733A (zh) * 2021-04-07 2022-10-14 川奇光电科技（扬州）有限公司 显示装置及其制造方法
US20230005881A1 (en) * 2021-06-30 2023-01-05 Texas Instruments Incorporated Package for stress sensitive component and semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225654A (ja) 2009-03-19 2010-10-07 Toyota Central R&D Labs Inc 半導体装置
JP2012142498A (ja) 2011-01-05 2012-07-26 Mitsubishi Electric Corp 配線パターン

Also Published As

Publication number Publication date
JP7042967B2 (ja) 2022-03-28
TW202105653A (zh) 2021-02-01
US20220093544A1 (en) 2022-03-24
CN113474871B (zh) 2023-10-20
JPWO2020178995A1 (ja) 2021-09-13
KR20210121125A (ko) 2021-10-07
US11876061B2 (en) 2024-01-16
WO2020178995A1 (ja) 2020-09-10
CN113474871A (zh) 2021-10-01
TWI735167B (zh) 2021-08-01

Similar Documents

Publication Publication Date Title
KR102266668B1 (ko) 고주파 모듈
WO2016121491A1 (ja) 電子回路モジュール
KR20190077076A (ko) 모듈
JP2015053298A (ja) 回路モジュール
JPWO2017170535A1 (ja) 回路モジュール
JP2023145618A (ja) 貫通電極基板、半導体装置及び貫通電極基板の製造方法
KR20220121869A (ko) 박막 캐패시터 및 이것을 구비하는 전자 회로 기판
JP6028882B2 (ja) 電子デバイス
JP2017195321A (ja) チップコンデンサ
KR102564086B1 (ko) 반도체 장치
JP2017195322A (ja) チップコンデンサ
US20150162327A1 (en) Semiconductor module
US9437559B2 (en) High-frequency module
JP7178187B2 (ja) トレンチキャパシタ
US10128043B2 (en) Chip-type electronic component
US20130285122A1 (en) Electronic device
CN107958875B (zh) 半导体装置以及布线基板的设计方法
JP6495701B2 (ja) 電子部品収納用パッケージおよびその製造方法
US20240090134A1 (en) Electronic circuit module
US20230335451A1 (en) Electronic component package
WO2022219909A1 (ja) 半導体装置およびその製造方法
CN110931444B (zh) 电子结构
US20230371183A1 (en) Wiring board
US20220361333A1 (en) Electronic element mounting substrate, electronic device, and electronic module
WO2019208221A1 (ja) キャパシタ集合体

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant