JP5261926B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5261926B2 JP5261926B2 JP2006331901A JP2006331901A JP5261926B2 JP 5261926 B2 JP5261926 B2 JP 5261926B2 JP 2006331901 A JP2006331901 A JP 2006331901A JP 2006331901 A JP2006331901 A JP 2006331901A JP 5261926 B2 JP5261926 B2 JP 5261926B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- groove
- wiring
- pad portion
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明の第1実施形態について説明する。図1は、本実施形態に係る半導体装置を示した図であり、図1(a)が半導体装置におけるパッド部と配線部を抽出した概略断面図、図1(b)がパッド部の上面レイアウト図である。なお、図1(a)のうちのパッド部を示した断面図は、図1(b)が図1(a)のA−A断面と対応している。以下、この図を参照して、本実施形態の半導体装置について説明する。
上記実施形態では、ボンディング時の衝撃を抑制できるように、硬い材質であるCuにてパッド部を構成したが、Al等の他の金属により構成しても構わないし、純粋なCuでなく、他の金属を含んだCuであっても構わない。
Claims (3)
- 能動素子が形成された領域の上部がパッド部とされ、かつ、該パッド部とは異なる領域が制御回路用の配線部とされる半導体装置の製造方法であって、
前記能動素子が形成された半導体基板(1)を用意する工程と、
前記半導体基板(1)上に第1絶縁膜(2)を配置すると共に、該第1絶縁膜(2)に対して前記能動素子に繋がるコンタクトホール(2a)を形成する工程と、
前記第1絶縁膜(2)上に、前記コンタクトホール(2a)を通じて前記能動素子と電気的に接続される下層配線(3)を形成する工程と、
前記下層配線(3)および前記第1絶縁膜(2)の上層に、第2絶縁膜(4)を形成すると共に、該第2絶縁膜(4)と異なる材質、かつ、硬い材質で構成された第3絶縁膜(5)を積層する工程と、
前記第3絶縁膜(5)の上層に、第4絶縁膜(8)と前記第3絶縁膜(5)と同じ材質で構成された第5絶縁膜(9)を積層する工程と、
前記第5絶縁膜(9)のうち、前記パッド部において前記下層配線(3)に繋げるための複数の第1溝(6a〜6c)と対応する領域を開口させると共に、前記配線部において前記下層配線(3)に繋げるための第2溝(7)と対応する領域を開口させる工程と、
前記第5絶縁膜(9)をマスクとした異方性エッチングを行うことで、前記第3絶縁膜(5)をエッチングストッパーとしつつ、前記第4絶縁膜(8)のうち、前記パッド部において前記複数の第1溝(6a〜6c)と対応する領域を除去すると共に、前記配線部において前記第2溝(7)と対応する領域を除去する工程と、
前記第5絶縁膜(9)のうち、前記パッド部において前記複数の第1溝(6a〜6c)に繋げるための第3溝(10)と対応する領域を開口させると共に、前記配線部において部分的に前記第2溝(7)と繋げるための第4溝(11)と対応する領域を開口させ、かつ、前記第3絶縁膜(9)のうち、前記パッド部において前記複数の第1溝(6a〜6c)と対応する領域を開口させると共に、前記配線部において前記第2溝(7)と対応する領域を開口させる工程と、
前記第5絶縁膜(9)をマスクとし、かつ、前記第3絶縁膜(5)をエッチングストッパーとした異方性エッチングを行い、前記第2絶縁膜(4)のうち、前記パッド部に前記複数の溝(6a〜6c)を形成すると共に前記配線部に前記第2溝(7)を形成し、かつ、第4絶縁膜(8)のうち、前記パッド部に前記第3溝(10)を形成すると共に前記配線部に前記第3絶縁膜(5)をストッパーとして前記下層配線(3)まで達しない深さとされた部分と前記第2溝(7)と繋がる部分とを有する前記第4溝(11)を形成する工程と、
前記第1溝(5)および前記第3溝(10)を埋設するように、前記下層配線(3)と電気的に接続され、前記パッド部を構成する1金属層(12、13)を形成すると共に、前記第2溝(7)および前記第4溝(11)に埋設するように、前記配線部を構成する第2金属層(14、15)を形成する工程と、を含んでいることを特徴とする半導体装置の製造方法。 - 前記複数の第1溝(6a〜6c)を形成する工程では、ボンディングワイヤ(17)のボンディングボール部(17a)が接合される領域から外に離れるほどサイズが大きくなるように、前記複数の第1溝(6a〜6c)を形成することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記複数の第1溝(6a〜6c)を形成する工程では、ボンディングワイヤ(17)のボンディングボール部(17a)が接合される領域の外にのみ前記複数の第1溝(6a〜6c)を形成することを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006331901A JP5261926B2 (ja) | 2006-12-08 | 2006-12-08 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006331901A JP5261926B2 (ja) | 2006-12-08 | 2006-12-08 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008147352A JP2008147352A (ja) | 2008-06-26 |
JP5261926B2 true JP5261926B2 (ja) | 2013-08-14 |
Family
ID=39607206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006331901A Expired - Fee Related JP5261926B2 (ja) | 2006-12-08 | 2006-12-08 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5261926B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015032661A (ja) * | 2013-08-01 | 2015-02-16 | ルネサスエレクトロニクス株式会社 | 半導体装置とその製造方法および半導体装置の実装方法 |
JP2021044322A (ja) * | 2019-09-09 | 2021-03-18 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置 |
US20220367554A1 (en) * | 2021-05-17 | 2022-11-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bond pad structure with high via density |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100421043B1 (ko) * | 2000-12-21 | 2004-03-04 | 삼성전자주식회사 | 비정렬되고 소정 거리 이격된 섬형 절연체들의 배열을 갖는 도전막을 포함하는 집적 회로 본딩 패드 |
JP2004095916A (ja) * | 2002-08-30 | 2004-03-25 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2005175396A (ja) * | 2003-12-15 | 2005-06-30 | Tokyo Ohka Kogyo Co Ltd | ダマシン法を用いた配線の形成方法及び該配線形成に用いるシリカ系被膜形成用塗布液 |
-
2006
- 2006-12-08 JP JP2006331901A patent/JP5261926B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008147352A (ja) | 2008-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI357111B (ja) | ||
US8168533B2 (en) | Through-silicon via structure and method for making the same | |
JP4123682B2 (ja) | 半導体装置及びその製造方法 | |
US8519515B2 (en) | TSV structure and method for forming the same | |
JP5802515B2 (ja) | 半導体装置及びその製造方法 | |
JP6035520B2 (ja) | 半導体装置およびその製造方法 | |
WO2010035481A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5096278B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2016018879A (ja) | 半導体装置および半導体装置の製造方法 | |
WO2004097917A1 (ja) | 半導体装置の製造方法、半導体ウエハおよび半導体装置 | |
JP2007059769A (ja) | 半導体装置の製造方法、半導体装置およびウエハ | |
JP2003282573A (ja) | 半導体装置のボンディングパッド構造とその製造法 | |
JP2009277719A (ja) | 半導体装置及びその製造方法 | |
CN112567514B (zh) | 存储器结构及其形成方法 | |
JPWO2006080337A1 (ja) | 半導体装置およびその製造方法と、積層型半導体集積回路 | |
JP2011049303A (ja) | 電気部品およびその製造方法 | |
JP2001326325A (ja) | 半導体装置及びその製造方法 | |
JP5261926B2 (ja) | 半導体装置およびその製造方法 | |
JP4179186B2 (ja) | 配線基板およびその製造方法および半導体装置 | |
JP5078823B2 (ja) | 半導体装置 | |
JP5589907B2 (ja) | 半導体装置、電子デバイス及び電子デバイスの製造方法 | |
KR20140134132A (ko) | 반도체 소자 및 그 형성 방법 | |
JP6327079B2 (ja) | 半導体装置の製造方法 | |
JP2017224753A (ja) | 半導体装置及びその製造方法 | |
JP5412071B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090706 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130415 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5261926 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |