JP2005252230A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005252230A
JP2005252230A JP2004356108A JP2004356108A JP2005252230A JP 2005252230 A JP2005252230 A JP 2005252230A JP 2004356108 A JP2004356108 A JP 2004356108A JP 2004356108 A JP2004356108 A JP 2004356108A JP 2005252230 A JP2005252230 A JP 2005252230A
Authority
JP
Japan
Prior art keywords
pad
metal
metal layer
layer
pad metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004356108A
Other languages
English (en)
Other versions
JP4242336B2 (ja
Inventor
Tadaaki Mimura
忠昭 三村
Takeshi Hamaya
毅 濱谷
Atsuhito Mizutani
篤人 水谷
Kenji Ueda
賢治 植田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004356108A priority Critical patent/JP4242336B2/ja
Priority to US11/046,697 priority patent/US7391114B2/en
Priority to TW094103037A priority patent/TWI278073B/zh
Priority to CNB2005100091849A priority patent/CN100365809C/zh
Publication of JP2005252230A publication Critical patent/JP2005252230A/ja
Application granted granted Critical
Publication of JP4242336B2 publication Critical patent/JP4242336B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0392—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05095—Disposition of the additional element of a plurality of vias at the periphery of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 素子上に形成される従来の電極パッドの構造では、電極パッドへのワイヤボンディングによる衝撃荷重の影響で、電極パッド直下の配線や層間絶縁膜にダメージを与える恐れがある。
【解決手段】本発明の半導体装置では、外部接続用電極であるパッド部が、最上層に形成された第１のパッドメタル層６１と、第１のパッドメタル層６１の下に層間絶縁膜７１を挟んで形成された第２のパッドメタル層６２と、層間絶縁膜７１を貫通して第１のパッドメタル層６１と第２のパッドメタル層６２を電気的に接続するビア６３とからなり、第１のパッドメタル層６１の端部と第２のパッドメタル層６２の端部とが各層の厚み方向に沿って一致しないように互いにずれて配置される。これにより、第２のパッドメタル層６２のエッジに発生する応力を小さくすることができ、層間絶縁膜７１などのダメージを低減できる。
【選択図】 図１

Description

本発明は、半導体装置の外部接続用電極に関するものであり、特にパッド部の構造と配置に関するものである。
図１１は従来の半導体装置の外部接続用電極であるパッドとその周辺部の構成を示し、図１１（ａ）、（ｂ）はそれぞれ平面図、断面図である。
図１１において、２２は電極パッド、３１は電極パッド２２を除いた半導体基板上に形成された第１の保護膜（例えば、ＰドープされたＰ−ＳｉＮ膜）、３２は第１の保護膜３１上にさらに形成された第２の保護膜（例えば、ポリイミド膜）である。電極パッド２２は、最上層に形成された第１のパッドメタル６７と、一つ下の配線層に形成された第２層のパッドメタル６５と、第１のパッドメタル６７と第２のパッドメタル６５をそれらの間の層間絶縁膜７１に形成されたビア６６を介して電気的に接続する積層ビア構造をとっている。ビア６６はＷ(タングステン)等の金属で形成される。
電極パッド２２の直下以外では、半導体基板（図示せず）上に形成された回路素子と接続された配線１０、その上層に形成された電源層メタル９１、さらにその上層に形成されたダミーの配線パターン１４と、各層の間の層間絶縁膜７１，７２，７３が形成されている。ダミーの配線パターン１４の代わりに、電源層メタル９１を繰り返して形成する場合もある。
電極パッド２２の直下には、層間絶縁膜７２，７３があり、第１のパッドメタル６７と第２のパッドメタル６５は、層間絶縁膜７１，７２，７３に形成されたビアを介して、配線１０と接続されている。
チップサイズの縮小を目的として、外部接続用のパッドを入出力回路セルの素子形成領域上に配置した構造も提案されている。例えば、ロジック回路やドライバ回路の上に層間絶縁膜を設け、その上に入力パッドあるいは出力パッドを形成した半導体集積回路が提案されている（例えば、特許文献１参照）。
特開平０６−２４４２３５号公報
しかしながら、素子上に上記したような構造の電極パッドが形成された場合、パッドへのワイヤボンディング時の衝撃荷重の影響によって、パッド直下の配線や層間絶縁膜にダメージが生じる恐れがある。あるいは、パッド直下に形成された拡散素子、例えば、トランジスタの動作特性の変化（劣化）という影響を与える可能性がある。
特に、金ボールボンドによるワイヤボンディングでは、半導体チップを２３０−２４０℃に加熱して所定の荷重を加えながら超音波を印加することにより、アルミパッドの表面の酸化膜を破ってアルミニウムの真性面と金の界面で金−アルミニウム合金を形成させるため、印加する超音波エネルギーによってパッド下の層間絶縁膜とメタルとの界面に生じる応力により、層間絶縁膜（ＳｉＯ2等で形成されている）にクラックが発生する。
図１２は、電極パッド上にボールボンドを行なったときに層間絶縁膜に生じる応力の分布図である。ここでは、４層配線構造の電極パッド上に金属バンプを金ボールボンディング工法で形成したときの応力分布をＣＡＥ解析（有限要素法）により計算した結果を示している。
電極パッドは、最上層のパッドメタル６１（以下、第１のメタル６１という）の下に、第１の層間絶縁膜７１、第２層のパッドメタル６２（以下、第２のメタル６２という）、第２の層間絶縁膜７２、第３のメタル９１、第３の層間絶縁膜７３、最下層メタル１０が形成されている。第１のメタル６１上に金属バンプ４３が形成される時に、超音波が図中の矢印に示すように半導体基板に沿う水平方向に印加される。このことにより、下層のメタル６２，９１のエッジ部に応力が集中する（図中に白っぽく表示されている）。
この応力が層間絶縁膜７１，７２，７３の降伏応力を超えると、脆性破壊を生じ、クラックが発生する。その際には、印加される超音波エネルギーの大きさに応じて内部応力も大きくなることがＣＡＥ解析により判明している。また、ボンディングされる電極パッドの直下に形成されているトランジスタの特性（Ｖｔ、Ｇｍ、ホットキャリア寿命等）が劣化することが判明している。
一方、プローブ検査（Ｐ検）の一般的方法であるカンチレバー方式のＰ検では、タングステンなどのプローブ針で電極パッドを押圧するため、ウエハのＰ検時もパッドメタルの直下に大きな集中荷重がかかり、層間絶縁膜にクラックが発生する。また電極パッドにプローブ針の針跡（圧跡）が残る。組み立て時のワイヤボンドは通常、この圧跡付の電極パッド上へ行うのであるが、圧跡部はパッド表面のアルミニウムがプローブ針によって削られているため、金ボールとの合金が形成されない領域となる。近年では、ワイヤボンドのボンディングピッチの縮小が要求され、パッドサイズ、ボール径が小さくなってきているので、相対的に圧跡の面積が増大してきており、所定の面積の合金形成、ボンディングができなくなるという問題が生じている。
本発明は上記問題を解決するもので、ボンディングやプローブの際に電極パッドの表面や下層の配線および層間絶縁膜に与えるダメージを低減することを目的とする。
上記問題を解決するために、本発明の半導体装置は、外部接続用電極であるパッド部が、最上層に形成された第１のパッドメタル層と、前記第１のパッドメタル層の下に層間絶縁膜を挟んで形成された第２のパッドメタル層と、前記層間絶縁膜を貫通して第１のパッドメタル層と第２のパッドメタル層を電気的に接続するビアとからなり、前記第１のパッドメタル層の端部と第２のパッドメタル層の端部とが各層の厚み方向に沿って一致しないように互いにずれて配置されたことを特徴とする。
また本発明の半導体装置は、外部接続用電極であるパッド部が、ボンディング用の第１のパッド領域とプローブ検査用の第２のパッド領域とからなり、前記第１のパッド領域は、最上層に形成された第１のパッドメタル層と、前記第１のパッドメタル層の下に層間絶縁膜を挟んで形成された第２のパッドメタル層と、前記層間絶縁膜を貫通して第１のパッドメタル層と第２のパッドメタル層を電気的に接続するビアとから構成され、前記第１のパッドメタル層の端部と第２のパッドメタル層の端部とが各層の厚み方向に沿って一致しないように互いにずれて配置され、前記第２のパッド領域は、前記第１のパッドメタル層のみで構成されたことを特徴とする。
第１のパッドメタル層の端部と第２のパッドメタル層の端部とが１．５〜２μｍずれているのが好ましい。
第２のパッドメタル層の端部は、第１のパッドメタル層の端部よりも外側にずれていてよい。また第２のパッドメタル層の端部は、第１のパッドメタル層の端部よりも内側にずれていてよい。
第２のパッド領域の第１のパッドメタル層の下に層間絶縁膜を挟んで、第２のパッドメタル層と同一層をなすように複数個のダミーメタルが配設されるのが好ましい。
パッド部の下の層に回路素子または配線が配設されていてよい。
第１のパッド領域と第２のパッド領域の少なくとも一方の下の層に回路素子または配線が配設されていてよい。
本発明の半導体装置によれば、ボンディング時やプロービング時にパッドメタル層のエッジに発生する応力を小さくし、パッドメタル層の下の層間絶縁膜にかかる応力を緩和することができるので、パッドメタル層の下の層間絶縁膜のダメージを低減できる。
また、ボンディング用の第１のパッド領域から区分してプローブ検査用の第２のパッド領域を設けることにより、第１のパッド領域において、プロービングに起因する層間絶縁膜のダメージと圧跡とを回避することができる。
パッド部を回路素子または配線の領域上に配置した場合も、ボンディング荷重によって配線部や拡散部にダメージを発生させることなく、パッド部に対する接続を容易に行うことができる。したがって、パッド部を回路素子または配線の領域を避けて配置する場合に比べて、少なくともパッド部の総面積分だけチップサイズを縮小することができ、チップコストも低減可能となる。
以下、本発明の実施の形態について、図面を参照しながら説明する。
本発明でいう半導体装置は、ウエハ状態の半導体集積回路装置とその個別の半導体装置の双方を含むが、ここでは半導体集積回路装置について説明する。
図１は本発明の第１の実施形態の半導体装置の要部構成を示し、図１（ａ）、（ｂ）は同半導体装置の外部接続用電極であるパッドとその周辺部の平面図、断面図である。ここではパッドは、入出力回路の素子領域または配線上に形成されており、４層配線構造である場合を示している。
図１において、１１はプロービングによるウエハ検査用のプローブパッド、２１はワイヤボンド等の組み立てに用いるボンディングパッド、３１はプローブパッド１１およびボンディングパッド２１の上面を除いた半導体基板上に形成されたＰ−ＳｉＮ膜などの第１の保護膜、３２は第１の保護膜３１上に形成されたポリイミド膜などの第２の保護膜である。
ボンディングパッド２１は、最上層のパッドメタル６１（以下第１のメタル６１という）と、そのひとつ下の配線層に形成された第２層のパッドメタル６２（以下第２のメタル６２という）と、第１のメタル６１と第２のメタル６２との間の層間絶縁膜７１を貫通してこれらメタル６１，６２間を接続するビア６３とからなる積層ビア構造を有している。積層ビア構造は、ワイヤボンドなどのボンディング工程で生じる衝撃エネルギーを吸収し、パッドの直下の配線部や拡散素子にかかる応力を緩和し、ダメージの発生を抑えるのに効果がある。
ボンディングパッド２１の第２のメタル６２の下には、例えば電源供給のための電源層である第３のメタル９１、さらに下層には、入出力回路内への信号供給のための最下層メタル１０が形成されており、第１および第２のメタル６１，６２と、最下層メタル１０とは、引出し部メタル８１のスタック構造により電気的に接続されている。第２のメタル６２と第３のメタル９１との間、および第３のメタル９１と最下層メタル１０との間にはそれぞれ層間絶縁膜７２，７３が形成されている。
ボンディングパッド２１とプローブパッド１１は、第１のメタル６１に一体に形成されていて、第１のメタル６１上の第１の保護膜３１に分離して形成された２個のコンタクト窓からそれぞれ露出している。ただし実際には、プローブパッド１１とボンディングパッド２１を単に領域として使い分けてもよく、必ずしも第１の保護膜３１によって分離する必要はない。
プローブパッド１１は、ボンディングパッド２１のような２層のメタル６１，６２による積層ビア構造ではなく、第１のメタル６１だけで構成されており、その下には層間絶縁膜７１，７２を介して第３のメタル９１がある。第３のメタル９１の下には、ボンディングパッド２１と同様に、層間絶縁膜７３と最下層メタル１０がある。
第２のメタル６２はボンディングパッド２１よりも縦横に大きく、ボンディングパッド２１，プローブパッド１１のそれぞれの下層にある２つの第３のメタル９１は、第２のメタル６２のエッジ部よりも中央寄りで隣接している。
図２は、プローブパッド１１およびボンディングパッド２１の各層の平面図であり、図２（ａ）は、第１のメタル６１の層を示し、図２（ｂ）、（ｃ）は、第２のメタル６２の層を２例を挙げて示している。
図２（ａ）には、第１のメタル６１に、第１の保護膜３１により分離されるプローブパッド１１の領域とボンディングパッド２１の領域を示している。引出し部メタル８１はパッドメタル６１と同一幅である。
図２（ｂ）においては、引出し部メタル８１の幅より理解されるように、第２のメタル６２の幅を第１のメタル６１の幅よりも大きくしている。
図２（ｃ）においては、引出し部メタル８１の幅より理解されるように、第２のメタル６２の幅を第１のメタル６１の幅よりも小さくしている。
図２（ｂ）、（ｃ）のいずれも構造も、第１のメタル６１のエッジ６１ａと第２のメタル６２のエッジ６２ａを、各層の厚み方向に沿って一致しないように、すなわち、平面視したときに垂直方向に一致しないように、また僅かに重なることがないように、互いにずれた配置としたものである。ここでは、第１のメタル６１に比べて第２のメタル６２の一対の端部が飛び出すかあるいは窪んでいるが、これに限らず、互いの端部が層間絶縁膜の上下で一致しないようにずれていれば、一方が飛び出して他方が窪んでいてもよい。なお第２のメタル６２のもう一対のエッジ６２ａも、図１からも明らかなように、引出し部メタル８１に接するか、第１のメタル６１のエッジ６１ａからずれている。５１はプローブパッド１１の下の領域の層間絶縁膜を示しており、上述した層間絶縁膜７１の一部である。この領域にはメタルを形成していない。
図３は、プロービング、ボールボンドを行なう際のパッド周辺部の状態を示し、図３（ａ）、（ｂ）はそれぞれ平面図、断面図である。プローブ針４２のすべりにより、プローブパッド１１上に、プローブ痕４１が生じている。ワイヤボンドで行われるように、ボンディングパッド２１上に金属バンプ４３が形成されている。
このようにプロービング、ボールボンドする際の荷重がパッドにかかっても、上述したように第１のメタル６１のエッジ６１ａと第２のメタル６２のエッジ６２ａとが互いにずれているため、それぞれのエッジ部６１ａ，６２ａで生じる応力集中を緩和することができ、層間絶縁膜７１，７２のクラック等の物理的ダメージの発生を抑制することができる。プローブパッド１１の下の領域でも、メタルを形成しないことで層間絶縁膜７１，７２の総膜厚を厚くできるため、そのクラックの発生を抑制することができる。これらの結果、第１のメタル６１と第３のメタル９１との間の電気的ショート／リークを防ぐことが可能である。このことは、第２のメタル６２よりも下層にある第３のメタル９１、最下層メタル１０、層間絶縁膜７２，７３についても言える。
ワイヤボンディング時のワイヤのイニシャルボール径を４５μｍとし、ワイヤボンディング時の超音波パワーを一定とした場合、第１のメタル６１と第２のメタル６２の端部が一致している従来構造では、クラック発生率が３．２％であったのに対し、図２（ｂ）、（ｃ）に示すように第１のメタル６１と第２のメタル６２の両端部をずらした本発明の構造ではクラック発生率は低下し、１．５〜２μｍずらした時にはクラック発生率は０％となった。これ以上大きくしても効果は変わらず、大きくしすぎるとパッド間の距離が大きくなり、パッド配置密度が低下する。
この第１の実施形態では、プローブパッド１１とボンディングパッド２１の双方を備えた外部接続用電極について説明したが、少なくともボンディングパッド２１を備えた外部接続用電極に上記構造を適用すれば、荷重が印加された時の層間絶縁膜のクラックの発生を抑制できる。
図４は本発明の第２の実施形態の半導体装置の要部構成を示し、図４（ａ）、（ｂ）はそれぞれ同半導体装置の外部接続用電極であるパッドとその周辺部の平面図、断面図である。
この第２の実施形態の半導体装置が第１の実施形態の半導体装置と異なるのは、プローブパッド１１の下に、ボンディングパッド２１の第２のメタル６２と同一層をなすように、数μｍ角の微小なバッファメタル６４を格子状に、つまり縦横に複数列に配列していることである。これらの微小なバッファメタル６４が存在することにより、プローブ時の荷重によってプローブパッド１１の下の層間絶縁膜７１内に生じる応力集中を緩和することができ、層間絶縁膜７１，７２でのクラックの発生を防ぐことが可能となる。したがって、第１のメタル６１と第３のメタル９１との間の電気的ショート／リークをより確実に防ぐことができる。
図５は、プローブパッド１１およびボンディングパッド２１の各層の平面図であり、図５（ａ）は、第１のメタル６１の層を示し、図５（ｂ）、（ｃ）は、第２のメタル６２およびメタル６４の層を、２例を挙げて示している。
さきに説明した図２と同様に、図５（ａ）においては、第１のメタル６１に、第１の保護膜３１により分離されるプローブパッド１１の領域とボンディングパッド２１の領域を示している。引出し部メタル８１はパッドメタル６１と同一幅である。
図５（ｂ）においては、引出し部メタル８１の幅より理解されるように、第２のメタル６２の幅、メタル６４の配列幅を、第１のメタル６１の幅よりも大きくしている。
図５（ｃ）においては、引出し部メタル８１の幅より理解されるように、第２のメタル６２の幅を第１のメタル６１の幅よりも小さくしている。
図５（ｂ）（ｃ）のいずれの場合も、メタルエッジ６１ａ，６２ａの重なりを無くしており、ボンディング時の応力の緩和が可能になっている。
図６は本発明の第３の実施形態の半導体装置の要部構成を示し、図６（ａ）、（ｂ）はそれぞれ同半導体装置の外部接続用電極であるパッドとその周辺部の平面図、断面図である。
この第３の実施形態の半導体装置が第１の実施形態の半導体装置と異なるのは、第１の実施形態におけるボンディングパッド２１の外側、すなわち、チップ外周のスクライブ領域側に外部パッドを配置していることである。ここでは、これら２つのパッドを内部パッド６８、外部パッド６９と称する。
内部パッド６８、外部パッド６９とも、ボンディングパッド２１と同様に、第１のメタル６１と第２のメタル６２，６５、およびこれらのメタル間を接続するビア６３，６６による積層ビアパッド構造としている。９２は、例えば電源供給のための第２の電源層として形成されたメタルである。電源層であれば、３層目の第３のメタル９１と合わせて形成することで、電源配線内の電位のさらなる安定化を図ることができる。
図７は、内部パッド６８および外部パッド６９の各層の平面図であり、図７（ａ）は、第１のメタル６１の層を示し、図７（ｂ）、（ｃ）は、第２のメタル６２，メタル６５の層を、２例を挙げて示している。
さきに説明した図２と同様に、図７（ａ）においては、第１のメタル６１に、第１の保護膜３１により分離される内部パッド６８の領域と外部パッド６９の領域を示している。引出し部メタル８１はパッドメタル６１と同一幅である。
図７（ｂ）においては、引出し部メタル８１の幅より理解されるように、第２のメタル６２の幅を、第１のメタル６１の幅よりも大きくしている。
図７（ｃ）においては、引出し部メタル８１の幅より理解されるように、第２のメタル６２の幅を第１のメタル６１の幅よりも小さくしている。
図７（ｂ）（ｃ）のいずれの場合も、メタルエッジ６１ａ，６２ａの重なりを無くしており、ボンディング時の応力の緩和が可能になっている。
図８は、図６に示した第３の実施形態の半導体装置について、プロービング、ボールボンドを行なった際のパッド周辺部の状態を示し、図８（ａ）、（ｂ）はそれぞれ平面図、断面図である。外部パッド６９に対してプローブ針４２でプロービングを行なっており、プローブ針４２のすべりにより、外部パッド６９上に、プローブ痕４１が生じている。金属バンプ４３は内部パッド６８上に形成している。
なお、内部パッド６８と外部パッド６９とは必ずしも同一種の金属で単一の膜として形成しなくてもよく、別個金属からなる別個の膜であってもよい。
図９は、入出力回路の領域上にパッド部が複数配置された様子を示す平面図である。複数のパッド部のそれぞれにおいて、内側の内部パッド６８上に金属バンプ４３を設けており、外側の外部パッド６９上にプローブ痕４１が生じている。
図１０も、入出力回路の領域上にパッド部が複数配置された様子を示す平面図である。
金属バンプ４３を交互に内側の内部パッド６８上と外側の外部パッド６９上とに設けており、残りの内部パッド６８と外部パッド６９上とにプローブ痕４１が生じている。
このようにプローブのためのパッドとボンディングのためのパッド（あるいはパッド領域）をそれぞれジグザグ状に配置することで、見かけ上のパッドピッチを拡大することができる。またセル内に複数のパッドを設けることでバンプ接続時のピッチを拡大することができる。
このため、たとえば個別の半導体装置を金属バンプ４３を用いてキャリア基板上にフリップチップ実装してＣＳＰ（Chip Size Package）や、ＢＧＡ（Ball Grid Array）などの表面実装型パッケージとする場合に、キャリア基板の電極ピッチを拡大させることができ、基板設計上のルールが緩和され、基板コストの低減も図ることができるなど、非常に大きなメリットがある。
金属バンプ４３としては、例えば、金ボールをベースとした２段突起状のスタッドバンプや、電解めっき法あるいは無電解めっき法による金、ニッケル、銅などの金属バンプを形成することができる。いずれの場合も、上述したように入出力回路の領域上に形成した複数のパッド（あるいはパッド領域）を交互に用いることにより、実質的な接続ピッチを拡大できるため、接続歩留まりの向上、生産性の向上が可能となる。
本発明の半導体装置は、外部接続用電極の下に回路素子や配線があっても荷重の影響を及ぼしにくいので、外部接続用電極でプローブ検査や外部接続のためのボンディングが行われる半導体装置として有用である。
本発明の第１の実施形態の半導体装置のパッドとその周辺部の構成図 図１のパッドの各層の平面図 図１のパッドのプロービングおよびボールボンド時の状態を示す構成図 本発明の第２の実施形態の半導体装置のパッドとその周辺部の構成図 図４のパッドの各層の平面図 本発明の第３の実施形態の半導体装置のパッドとその周辺部の構成図 図６のパッドの各層の平面図 図６のパッドのプロービングおよびボールボンド時の状態を示す構成図 図６のパッドが複数配置された様子を示す平面図 図６のパッドが複数配置された様子を示す別の平面図 従来の半導体装置のパッドとその周辺部の構成図 図１１の半導体装置の層間絶縁膜に生じる応力の分布図
符号の説明
１０ 最下層メタル
１１ プローブパッド（第２のパッド領域）
２１ ボンディングパッド（第１のパッド領域）
４２ プローブ針
４３ 金属バンプ
６１ 最上層のパッドメタル（第１のパッドメタル層）
６１ａ エッジ
６２ 第２層のパッドメタル（第２のパッドメタル層）
６２ａ エッジ
６３ ビア
６４ バッファメタル（ダミーメタル）
７１ 層間絶縁膜
７２ 層間絶縁膜
７３ 層間絶縁膜
８１ 引出し部メタル
９１ 第３のメタル

Claims (8)

  1. 外部接続用電極であるパッド部が、最上層に形成された第１のパッドメタル層と、前記第１のパッドメタル層の下に層間絶縁膜を挟んで形成された第２のパッドメタル層と、前記層間絶縁膜を貫通して第１のパッドメタル層と第２のパッドメタル層を電気的に接続するビアとからなり、前記第１のパッドメタル層の端部と第２のパッドメタル層の端部とが各層の厚み方向に沿って一致しないように互いにずれて配置された半導体装置。
  2. 外部接続用電極であるパッド部が、ボンディング用の第１のパッド領域とプローブ検査用の第２のパッド領域とからなり、前記第１のパッド領域は、最上層に形成された第１のパッドメタル層と、前記第１のパッドメタル層の下に層間絶縁膜を挟んで形成された第２のパッドメタル層と、前記層間絶縁膜を貫通して第１のパッドメタル層と第２のパッドメタル層を電気的に接続するビアとから構成され、前記第１のパッドメタル層の端部と第２のパッドメタル層の端部とが各層の厚み方向に沿って一致しないように互いにずれて配置され、前記第２のパッド領域は、前記第１のパッドメタル層のみで構成された半導体装置。
  3. 第１のパッドメタル層の端部と第２のパッドメタル層の端部とが１．５〜２μｍずれている請求項１または請求項２のいずれかに記載の半導体装置。
  4. 第２のパッドメタル層の端部は、第１のパッドメタル層の端部よりも外側にずれている請求項１または請求項２のいずれかに記載の半導体装置。
  5. 第２のパッドメタル層の端部は、第１のパッドメタル層の端部よりも内側にずれている請求項１または請求項２のいずれかに記載の半導体装置。
  6. 第２のパッド領域の第１のパッドメタル層の下に層間絶縁膜を挟んで、第２のパッドメタル層と同一層をなすように複数個のダミーメタルが配設された請求項２記載の半導体装置。
  7. パッド部の下の層に回路素子または配線が配設されている請求項１記載の半導体装置。
  8. 第１のパッド領域と第２のパッド領域の少なくとも一方の下の層に回路素子または配線が配設されている請求項２記載の半導体装置。
JP2004356108A 2004-02-05 2004-12-09 半導体装置 Active JP4242336B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004356108A JP4242336B2 (ja) 2004-02-05 2004-12-09 半導体装置
US11/046,697 US7391114B2 (en) 2004-02-05 2005-02-01 Electrode pad section for external connection
TW094103037A TWI278073B (en) 2004-02-05 2005-02-01 Semiconductor device
CNB2005100091849A CN100365809C (zh) 2004-02-05 2005-02-05 半导体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004029095 2004-02-05
JP2004356108A JP4242336B2 (ja) 2004-02-05 2004-12-09 半導体装置

Publications (2)

Publication Number Publication Date
JP2005252230A true JP2005252230A (ja) 2005-09-15
JP4242336B2 JP4242336B2 (ja) 2009-03-25

Family

ID=34829448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004356108A Active JP4242336B2 (ja) 2004-02-05 2004-12-09 半導体装置

Country Status (4)

Country Link
US (1) US7391114B2 (ja)
JP (1) JP4242336B2 (ja)
CN (1) CN100365809C (ja)
TW (1) TWI278073B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098225A (ja) * 2006-10-06 2008-04-24 Nec Electronics Corp 半導体装置
JP2009076808A (ja) * 2007-09-25 2009-04-09 Panasonic Corp 半導体装置
JP2009200394A (ja) * 2008-02-25 2009-09-03 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US7713764B2 (en) 2008-07-10 2010-05-11 Nec Electronics Corporation Method for manufacturing semiconductor device including testing dedicated pad and probe card testing
US7851880B2 (en) 2006-11-30 2010-12-14 Sony Corporation Solid-state imaging device
JP2011119765A (ja) * 2011-03-07 2011-06-16 Panasonic Corp 半導体装置およびその製造方法
JP2017224753A (ja) * 2016-06-16 2017-12-21 セイコーエプソン株式会社 半導体装置及びその製造方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2854731B1 (fr) * 2003-05-05 2005-08-12 St Microelectronics Sa Circuit integre et procede de test associe
US7157734B2 (en) * 2005-05-27 2007-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor bond pad structures and methods of manufacturing thereof
JP4449824B2 (ja) * 2005-06-01 2010-04-14 カシオ計算機株式会社 半導体装置およびその実装構造
JP4717523B2 (ja) * 2005-06-13 2011-07-06 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2007042817A (ja) * 2005-08-02 2007-02-15 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置およびその製造方法
TWI339419B (en) * 2005-12-05 2011-03-21 Megica Corp Semiconductor chip
JP5111878B2 (ja) * 2007-01-31 2013-01-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5010948B2 (ja) * 2007-03-06 2012-08-29 オリンパス株式会社 半導体装置
US20080303177A1 (en) * 2007-06-06 2008-12-11 United Microelectronics Corp. Bonding pad structure
DE102007046556A1 (de) * 2007-09-28 2009-04-02 Infineon Technologies Austria Ag Halbleiterbauelement mit Kupfermetallisierungen
US8089156B2 (en) * 2007-10-24 2012-01-03 Panasonic Corporation Electrode structure for semiconductor chip with crack suppressing dummy metal patterns
US7786584B2 (en) * 2007-11-26 2010-08-31 Infineon Technologies Ag Through substrate via semiconductor components
KR101043748B1 (ko) 2007-12-18 2011-06-27 주식회사 하이닉스반도체 필링 방지를 위한 본딩패드 및 그 형성 방법
FR2930840B1 (fr) * 2008-04-30 2010-08-13 St Microelectronics Crolles 2 Procede de reprise de contact sur un circuit eclaire par la face arriere
US20100013109A1 (en) * 2008-07-21 2010-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Fine pitch bond pad structure
US8581423B2 (en) 2008-11-17 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Double solid metal pad with reduced area
JP5557100B2 (ja) * 2010-07-23 2014-07-23 株式会社ジェイテクト 電動モータ駆動用の半導体素子
CN102136458A (zh) * 2011-02-24 2011-07-27 中颖电子股份有限公司 针对boac构架的改进结构
CN102314009A (zh) * 2011-09-09 2012-01-11 深圳市华星光电技术有限公司 液晶显示模组及液晶显示面板
US8532156B2 (en) 2011-09-13 2013-09-10 Seagate Technology Llc Semiconductor laser with test pads
US8923357B2 (en) 2011-09-13 2014-12-30 Seagate Technology Llc Semiconductor laser with cathode metal layer disposed in trench region
US8928142B2 (en) 2013-02-22 2015-01-06 Fairchild Semiconductor Corporation Apparatus related to capacitance reduction of a signal port
US9780051B2 (en) * 2013-12-18 2017-10-03 Nxp Usa, Inc. Methods for forming semiconductor devices with stepped bond pads
JP2016012650A (ja) * 2014-06-27 2016-01-21 ルネサスエレクトロニクス株式会社 半導体装置
KR20160056379A (ko) * 2014-11-10 2016-05-20 삼성전자주식회사 트리플 패드 구조를 이용하는 칩 및 그것의 패키징 방법
JP2019169639A (ja) * 2018-03-23 2019-10-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2020098623A1 (en) * 2018-11-12 2020-05-22 Changxin Memory Technologies, Inc. Semiconductor device, pad structure and fabrication method thereof

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59222952A (ja) 1983-06-01 1984-12-14 Toshiba Corp 半導体装置
US5248903A (en) 1992-09-18 1993-09-28 Lsi Logic Corporation Composite bond pads for semiconductor devices
JP2749241B2 (ja) 1993-02-16 1998-05-13 ローム株式会社 半導体集積回路
US6300688B1 (en) * 1994-12-07 2001-10-09 Quicklogic Corporation Bond pad having vias usable with antifuse process technology
JPH08213422A (ja) * 1995-02-07 1996-08-20 Mitsubishi Electric Corp 半導体装置およびそのボンディングパッド構造
JPH08293523A (ja) 1995-02-21 1996-11-05 Seiko Epson Corp 半導体装置およびその製造方法
US5723822A (en) * 1995-03-24 1998-03-03 Integrated Device Technology, Inc. Structure for fabricating a bonding pad having improved adhesion to an underlying structure
JP3482779B2 (ja) * 1996-08-20 2004-01-06 セイコーエプソン株式会社 半導体装置およびその製造方法
US5891805A (en) * 1996-12-13 1999-04-06 Intel Corporation Method of forming contacts
JP3660799B2 (ja) * 1997-09-08 2005-06-15 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6552438B2 (en) * 1998-06-24 2003-04-22 Samsung Electronics Co. Integrated circuit bonding pads including conductive layers with arrays of unaligned spaced apart insulating islands therein and methods of forming same
JP2000198566A (ja) 1999-01-06 2000-07-18 Canon Inc シ―ト吸着搬送装置及び記録装置
TW442873B (en) * 1999-01-14 2001-06-23 United Microelectronics Corp Three-dimension stack-type chip structure and its manufacturing method
TW430935B (en) * 1999-03-19 2001-04-21 Ind Tech Res Inst Frame type bonding pad structure having a low parasitic capacitance
US6306749B1 (en) * 1999-06-08 2001-10-23 Winbond Electronics Corp Bond pad with pad edge strengthening structure
US6291331B1 (en) * 1999-10-04 2001-09-18 Taiwan Semiconductor Manufacturing Company Re-deposition high compressive stress PECVD oxide film after IMD CMP process to solve more than 5 metal stack via process IMD crack issue
JP2001267323A (ja) 2000-03-21 2001-09-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2001284394A (ja) 2000-03-31 2001-10-12 Matsushita Electric Ind Co Ltd 半導体素子
JP2002016065A (ja) * 2000-06-29 2002-01-18 Toshiba Corp 半導体装置
JP2002016069A (ja) 2000-06-29 2002-01-18 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP3843708B2 (ja) * 2000-07-14 2006-11-08 日本電気株式会社 半導体装置およびその製造方法ならびに薄膜コンデンサ
US6586839B2 (en) 2000-08-31 2003-07-01 Texas Instruments Incorporated Approach to structurally reinforcing the mechanical performance of silicon level interconnect layers
KR100368115B1 (ko) * 2001-01-26 2003-01-15 삼성전자 주식회사 반도체 소자의 본딩 패드 구조 및 그 제조방법
JP3561747B2 (ja) * 2001-03-30 2004-09-02 ユーディナデバイス株式会社 高周波半導体装置の多層配線構造
US6455943B1 (en) * 2001-04-24 2002-09-24 United Microelectronics Corp. Bonding pad structure of semiconductor device having improved bondability
FR2824954A1 (fr) * 2001-05-18 2002-11-22 St Microelectronics Sa Plot de connexion d'un circuit integre
JP3538170B2 (ja) * 2001-09-11 2004-06-14 松下電器産業株式会社 半導体装置及びその製造方法
JP2003142485A (ja) * 2001-11-01 2003-05-16 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2003209134A (ja) * 2002-01-11 2003-07-25 Hitachi Ltd 半導体装置及びその製造方法
US6614091B1 (en) * 2002-03-13 2003-09-02 Motorola, Inc. Semiconductor device having a wire bond pad and method therefor
US6844631B2 (en) * 2002-03-13 2005-01-18 Freescale Semiconductor, Inc. Semiconductor device having a bond pad and method therefor
US20030218259A1 (en) * 2002-05-21 2003-11-27 Chesire Daniel Patrick Bond pad support structure for a semiconductor device
JP3910493B2 (ja) * 2002-06-14 2007-04-25 新光電気工業株式会社 半導体装置及びその製造方法
US7023090B2 (en) * 2003-01-29 2006-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding pad and via structure design
US6717270B1 (en) * 2003-04-09 2004-04-06 Motorola, Inc. Integrated circuit die I/O cells
US7049701B2 (en) * 2003-10-15 2006-05-23 Kabushiki Kaisha Toshiba Semiconductor device using insulating film of low dielectric constant as interlayer insulating film

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098225A (ja) * 2006-10-06 2008-04-24 Nec Electronics Corp 半導体装置
US7851880B2 (en) 2006-11-30 2010-12-14 Sony Corporation Solid-state imaging device
JP2009076808A (ja) * 2007-09-25 2009-04-09 Panasonic Corp 半導体装置
JP2009200394A (ja) * 2008-02-25 2009-09-03 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US7713764B2 (en) 2008-07-10 2010-05-11 Nec Electronics Corporation Method for manufacturing semiconductor device including testing dedicated pad and probe card testing
JP2011119765A (ja) * 2011-03-07 2011-06-16 Panasonic Corp 半導体装置およびその製造方法
JP2017224753A (ja) * 2016-06-16 2017-12-21 セイコーエプソン株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN100365809C (zh) 2008-01-30
JP4242336B2 (ja) 2009-03-25
US7391114B2 (en) 2008-06-24
US20050173801A1 (en) 2005-08-11
TWI278073B (en) 2007-04-01
TW200531225A (en) 2005-09-16
CN1652329A (zh) 2005-08-10

Similar Documents

Publication Publication Date Title
JP4242336B2 (ja) 半導体装置
JP4449824B2 (ja) 半導体装置およびその実装構造
JP4671814B2 (ja) 半導体装置
JP2002016069A (ja) 半導体装置およびその製造方法
JP2008218442A (ja) 半導体集積回路装置及びその製造方法
JP2008258258A (ja) 半導体装置
JP4938983B2 (ja) 半導体集積回路
US8742584B2 (en) Semiconductor device
US20150115269A1 (en) Semiconductor Device and Method for Manufacturing Semiconductor Device
JP2012191123A (ja) 半導体集積回路装置およびその製造方法ならびにそれを用いた電子システム
JP2009302500A (ja) ウエハレベルパッケージ及びその製造方法
KR102010224B1 (ko) 반도체 장치
US20110215481A1 (en) Semiconductor device
TW201003877A (en) Bond pad structure of integrated circuit
JP2011222738A (ja) 半導体装置の製造方法
US7335992B2 (en) Semiconductor apparatus with improved yield
JP2009124099A (ja) 半導体チップの電極構造
JP5150578B2 (ja) 半導体装置及びその製造方法
JP2007173388A (ja) 半導体集積回路装置
JP4267481B2 (ja) 半導体装置
JP2007173419A (ja) 半導体装置
JP2007059867A (ja) 半導体装置
US11978713B2 (en) Flip chip bump with multi-PI opening
JP2011066459A (ja) 半導体装置
JP4221019B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080310

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081224

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4242336

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250