JP2017135286A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2017135286A
JP2017135286A JP2016014579A JP2016014579A JP2017135286A JP 2017135286 A JP2017135286 A JP 2017135286A JP 2016014579 A JP2016014579 A JP 2016014579A JP 2016014579 A JP2016014579 A JP 2016014579A JP 2017135286 A JP2017135286 A JP 2017135286A
Authority
JP
Japan
Prior art keywords
sealing resin
semiconductor device
pad portion
wiring
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016014579A
Other languages
English (en)
Other versions
JP6713289B2 (ja
Inventor
瞳 今井
Hitomi Imai
瞳 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2016014579A priority Critical patent/JP6713289B2/ja
Priority to US15/413,809 priority patent/US9773763B2/en
Publication of JP2017135286A publication Critical patent/JP2017135286A/ja
Application granted granted Critical
Publication of JP6713289B2 publication Critical patent/JP6713289B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】薄型化すること。
【解決手段】半導体装置１は、配線基板１０と、半導体チップ２０と、接続部材３０と、封止樹脂４０と、配線部５０，６０と、バンプ７０とを有している。配線基板１０は、上面に形成された部品用パッドＰ１と接続用パッドＰ２とを有している。部品用パッドＰ１には半導体チップ２０が接続されている。接続用パッドＰ２には、接続部材３０が接続されている。配線基板１０の上面は封止樹脂４０により覆われ、その封止樹脂４０は半導体チップ２０と接続部材３０とを封止する。封止樹脂４０の上面４０ａには配線部５０，６０が配設されている。配線部５０，６０は、封止樹脂４０に埋設された下側パッド部５１，６１と、封止樹脂４０の上面４０ａから突出する上側パッド部５２，６２を有している。
【選択図】図１

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
従来、半導体チップを含む半導体装置において、高密度化や小型化が求められている。このような半導体装置には、半導体チップが埋め込まれた基板、いわゆるチップ内蔵型の配線基板が用いられる（例えば、特許文献１，２参照）。チップ内蔵型の配線基板を積層することで、高密度化されている。
国際公開第２００７／０６９６０６号 特開２００６−２１０８７０号公報
ところで、半導体チップ等の電子部品を搭載した半導体装置では、薄型化が望まれている。
本発明の一観点によれば、部品用パッドと接続用パッドとが上面に形成された配線基板と、前記部品用パッドに接続された電子部品と、前記接続用パッドに接続され導電性を有する接続部材と、前記配線基板の上面を覆い、前記電子部品と前記接続部材とを封止する封止樹脂と、前記封止樹脂に埋設されて前記接続部材と電気的に接続された第１のパッド部と、外部装置接続面を有し前記外部装置接続面が前記封止樹脂の上面より上方に位置するように形成された第２のパッド部と、を有する配線部と、を有し、前記第１のパッド部と前記第２のパッド部の少なくとも一方の側面は、前記封止樹脂の上面に向けて広がるように形成されるとともに、湾曲した曲面である。
本発明の一観点によれば、薄型化することができるという効果を奏する。
（ａ）は第１実施形態の半導体装置を示す概略断面図、（ｂ）は半導体装置の一部拡大断面図。 （ａ）は第１実施形態の半導体装置と積層された半導体装置を示す概略断面図、（ｂ）は一部拡大断面図。 （ａ）〜（ｃ）は、半導体装置の製造方法を示す一部断面図。 （ａ）〜（ｃ）は、半導体装置の製造方法を示す一部断面図。 （ａ）〜（ｅ）は、半導体装置の製造方法を示す一部断面図。 （ａ）〜（ｃ）は、半導体装置の製造方法を示す一部断面図。 （ａ），（ｂ）は、半導体装置の製造方法を示す一部断面図。 （ａ）〜（ｅ）は、配線部の製造方法を示す斜視図。 （ａ）〜（ｃ）は、変形例の配線部を示す断面図。 第２実施形態の半導体装置を示す概略断面図。 第２実施形態の半導体装置の概略平面図。 第２実施形態の半導体装置と積層された半導体装置を示す概略断面図。 （ａ）〜（ｃ）は、半導体装置の製造方法を示す一部断面図。 （ａ），（ｂ）は、半導体装置の製造方法を示す一部断面図。 （ａ）〜（ｄ）は、変形例の半導体装置を示す一部拡大断面図。 （ａ），（ｂ）は、変形例の半導体装置を示す一部拡大断面図。 （ａ），（ｂ）は、補強板の作用を示す断面図。 変形例の半導体装置を示す概略断面図。 変形例の半導体装置を示す概略平面図。 変形例の半導体装置を示す概略平面図。
以下、添付図面を参照して各実施形態を説明する。
なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
（第１実施形態）
図１に示すように、半導体装置１は、配線基板１０と、半導体チップ２０と、接続部材３０と、封止樹脂４０と、配線部５０，６０と、バンプ７０とを有している。
半導体チップ２０と接続部材３０は、配線基板１０の上面に実装されている。バンプ７０は配線基板１０の下面に形成されている。半導体チップ２０と接続部材３０は、封止樹脂４０にて封止されている。封止樹脂４０の上面４０ａには、配線部５０，６０が配設されている。配線部５０，６０は、接続部材３０を介して配線基板１０と電気的に接続されている。
配線基板１０は、絶縁層１１と、配線層１２と、絶縁層１３と、配線層１４と、絶縁層１５と、配線層１６と、保護絶縁層１７と、ソルダレジスト層１８とを有している。
配線基板１０において、絶縁層１１の材料としては、例えば、補強材であるガラスクロス（ガラス織布）にエポキシ樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させ硬化させた、いわゆるガラスエポキシ樹脂を用いることができる。補強材としてはガラスクロスに限らず、例えば、ガラス不織布、アラミド織布、アラミド不織布、液晶ポリマ（ＬＣＰ：Liquid Crystal Polymer）織布やＬＣＰ不織布を用いることができる。熱硬化性の絶縁性樹脂としてはエポキシ樹脂に限らず、例えば、ポリイミド樹脂やシアネート樹脂などの樹脂材を用いることができる。
絶縁層１１の上面側には、配線層１２、絶縁層１３、配線層１４、絶縁層１５が積層され、絶縁層１１の下面側には配線層１６が積層されている。配線層１２は、絶縁層１１の上面に積層されている。絶縁層１３は、配線層１２を覆うように絶縁層１１の上面側に積層されている。配線層１４は、絶縁層１３の上面に積層されている。配線層１４は、絶縁層１３を厚さ方向に貫通するビア配線と、そのビア配線を介して配線層１２と電気的に接続され、絶縁層１３の上面に積層された配線パターンとを有している。絶縁層１５は、絶縁層１３の上面に積層されている。絶縁層１５は、配線層１４の横方向に形成され、配線層１４は絶縁層１５により埋め込まれている。配線層１６は、絶縁層１１を厚さ方向に貫通するビア配線と、そのビア配線を介して配線層１２と電気的に接続され、絶縁層１１の下面に積層された配線パターンとを有している。
絶縁層１３，１５の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。配線層１２，１４，１６の材料としては、例えば銅（Ｃｕ）や銅合金を用いることができる。
保護絶縁層１７は、配線層１４の一部と絶縁層１５を被覆するように積層されている。保護絶縁層１７には、配線層１４の上面の一部を部品用パッドＰ１として露出する開口部１７ａと、配線層１４の上面の一部を接続用パッドＰ２として露出する開口部１７ｂとが形成されている。つまり、配線基板１０は、上面に形成された部品用パッドＰ１と接続用パッドＰ２とを有している。ソルダレジスト層１８は、配線層１６の一部と絶縁層１１を被覆するように積層されている。ソルダレジスト層１８には、配線層１６の下面の一部を外部接続パッドＰ３として露出する開口部１８ａが形成されている。
保護絶縁層１７の材料としては、例えば、エポキシ系樹脂やアクリル系樹脂などの絶縁性樹脂を用いることができる。保護絶縁層１７の開口部１７ａ，１７ｂの開口径は、それぞれのパッドに接続される部材に応じて設定される。ソルダレジスト層１８の材料としては、例えば、エポキシ系樹脂やアクリル系樹脂などの絶縁性樹脂を用いることができる。ソルダレジスト層１８の開口部１８ａの開口径は、パッドに接続される部材に応じて設定される。
なお、必要に応じて、開口部１７ａ，１７ｂから露出する配線層１４の表面に表面処理層を形成してもよい。表面処理層の例としては、金（Ａｕ）層、ニッケル（Ｎｉ）層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。これらＡｕ層、Ｎｉ層、Ｐｄ層としては、例えば、無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。また、Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。また、配線層１４の上面に、ＯＳＰ（Organic Solderability Preservative）処理などの酸化防止処理を施して表面処理層を形成するようにしてもよい。例えば、ＯＳＰ処理を施した場合には、配線層１４（部品用パッドＰ１、接続用パッドＰ２）の表面に、アゾール化合物やイミダゾール化合物等の有機被膜による表面処理層が形成される。なお、開口部１７ａ，１７ｂから露出する配線層１４（又は、配線層１４上に表面処理層が形成されている場合には、その表面処理層）自体を、外部接続端子としてもよい。開口部１８ａから露出する配線層１６についても同様に表面処理層を形成してもよい。
外部接続パッドＰ３の下面には、バンプ７０が形成されている。バンプ７０は、たとえばはんだバンプであり、半導体装置１、つまり配線基板１０を他の基板（例えばマザーボード等の実装基板）に実装する際に使用される外部接続端子である。なお、外部接続端子として、はんだボール、リードピン、スタッドバンプ、等を用いることもできる。
部品用パッドＰ１には半導体チップ２０が実装されている。半導体チップ２０は、フェイスダウン状態で（回路形成面を配線基板１０の上面に向けて）フリップチップ実装されている。半導体チップ２０は、半導体集積回路を備えたチップ本体２１と、接続端子である突起電極（バンプ）２２とを有している。突起電極２２は、接合部材２３によって部品用パッドＰ１と電気的に接続されている。突起電極２２としては、例えば、金バンプや銅ポスト等を用いることができる。接合部材２３としては、例えば、鉛（Ｐｂ）を含む合金、スズ（Ｓｎ）と銅（Ｃｕ）の合金、ＳｎとＳｂの合金、Ｓｎと銀（Ａｇ）の合金、ＳｎとＡｇとＣｕの合金等のはんだ材料を用いることができる。
半導体チップ２０としては、例えば、ＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体チップ２０としては、例えば、ＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることができる。なお、配線基板１０に複数の半導体チップを搭載する場合には、ロジックチップとメモリチップとが組み合わせられてもよい。
なお、半導体チップ２０は、配線基板に実装される電子部品の一例である。電子部品としては、キャパシタ、インダクタ、抵抗等の受動素子を用いることができる。また、電子部品として、半導体チップを含む半導体パッケージ（例えば、ＣＳＰ：chip size package）を用いてもよい。また、これらが組み合わされて配線基板１０に実装されてもよい。
半導体チップ２０と配線基板１０との間にはアンダーフィル樹脂２４が充填されている。このアンダーフィル樹脂２４は、半導体チップ２０の各側面にも延在している。つまり、半導体チップ２０の回路形成面及び側面はアンダーフィル樹脂２４により連続的に被覆され、半導体チップ２０の上面（回路形成面の反対側の面）は、アンダーフィル樹脂２４から露出している。アンダーフィル樹脂２４の材料としては、例えば、エポキシ系樹脂やアクリル系樹脂などの絶縁性樹脂を用いることができる。
接続用パッドＰ２には接続部材３０が接続されている。接続部材３０としては、例えば、コア付きのはんだボールが用いられる。接続部材３０は、略球状のコア３１と、コア３１の外周面を被覆する導電材料３２を有している。接続部材３０は、コア３１が接続用パッドＰ２と接するように配置されている。
コア３１としては、例えば、銅等の金属からなる金属コアを用いることができる。コア３１の材料としては、例えば金（Ａｕ）、ニッケル（Ｎｉ）等を用いることができる。なお、コア３１として樹脂からなる樹脂コア等を用いることができる。導電材料３２としては、例えば、鉛（Ｐｂ）を含む合金、ＳｎとＣｕの合金、ＳｎとＳｂの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等のはんだ材料を用いることができる。コア３１の直径は、半導体チップ２０の高さ（厚さ）を考慮して決定することができる。
なお、図１では、接続部材３０は簡略化して図示されているが、複数列の接続部材３０が、例えば、ペリフェラル状に配置されている。配線基板１０が平面視において矩形状である場合に、配線基板１０の周縁に接続部材３０が、例えば、ペリフェラル状に設けられる。
封止樹脂４０は、半導体チップ２０、アンダーフィル樹脂２４、及び接続部材３０を封止するように形成されている。封止樹脂４０の材料としては、例えば、フィラーを含有した熱硬化性のエポキシ系樹脂等の絶縁性樹脂を用いることができる。
図１（ｂ）に示すように、配線部５０，６０は、封止樹脂４０の上面４０ａに配設されている。
配線部５０は、下側パッド部５１と、上側パッド部５２とを有している。下側パッド部５１と上側パッド部５２とは、一体に形成されている。配線部５０の材料としては、例えば、銅又は銅合金を用いることができる。
下側パッド部５１は、封止樹脂４０に埋設されている。下側パッド部５１は、接続部材３０に接続されている。下側パッド部５１の下面には、接続部材３０が接しており、下側パッド部５１の下面５１ａは接続部材３０に接続されている。したがって、配線部５０は、接続部材３０を介して、図１（ａ）に示す配線基板１０の接続用パッドＰ２と電気的に接続されている。そして、下側パッド部５１の側面５１ｂは、封止樹脂４０に接している。
上側パッド部５２は、封止樹脂４０の上面４０ａから突出するように形成されている。したがって、上側パッド部５２の上面５２ａは、封止樹脂４０の上面４０ａより上方の位置に形成されている。上側パッド部５２の上面５２ａには、表面処理層５５が形成されている。表面処理層５５は、例えば金（Ａｕ）層である。なお、Ａｕ層は、Ａｕ又はＡｕ合金からなる金属層である。なお、表面処理層５５として、ニッケル（Ｎｉ）層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）を用いることができる。なお、Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。
下側パッド部５１の側面５１ｂは、封止樹脂４０の上面４０ａに向かって広がるように湾曲した曲面状に形成されている。詳述すると、下側パッド部５１は、平面視における断面が、下側パッド部５１の下面５１ａから封止樹脂４０の上面４０ａに向かって広がるように形成されている。さらに、下側パッド部５１の側面５１ｂは、下端部から封止樹脂４０の上面４０ａにかけて、封止樹脂４０に対して下側パッド部５１の内側に向かって凹状に湾曲して形成されている。
同様に、上側パッド部５２の側面５２ｂは、封止樹脂４０の上面４０ａに向かって広がるように湾曲した曲面状に形成されている。詳述すると、上側パッド部５２は、平面視における断面が、上側パッド部５２の上面５２ａから封止樹脂４０の上面４０ａに向かって広がるように形成されている。さらに、上側パッド部５２の側面５２ｂは、上端部から封止樹脂４０の上面４０ａにかけて、封止樹脂４０に対して上側パッド部５２の内側に向かって凹状に湾曲して形成されている。
配線部６０は、下側パッド部６１と、上側パッド部６２と、接続部６３とを有している。下側パッド部６１と上側パッド部６２と接続部６３とは一体に形成されている。配線部６０の材料としては、例えば、銅又は銅合金を用いることができる。
下側パッド部６１は、配線部５０の下側パッド部５１と同様に形成されている。つまり、下側パッド部６１は、封止樹脂４０に埋設されている。下側パッド部６１は、接続部材３０に接続され、その接続部材３０を介して、図１（ａ）に示す配線基板１０の接続用パッドＰ２と電気的に接続されている。
上側パッド部６２は、配線部５０の上側パッド部５２と同様に形成されている。つまり、封止樹脂４０の上面４０ａから突出するように形成されている。したがって、上側パッド部６２の上面６２ａは、封止樹脂４０の上面４０ａより上方の位置に形成されている。上側パッド部６２の上面６２ａには、表面処理層６５が形成されている。
この配線部６０において、下側パッド部６１と上側パッド部６２は、平面視においてずれた位置に形成されている。下側パッド部６１は、配線基板１０の接続用パッドＰ２の位置に応じた位置に形成されている。そして、上側パッド部６２は、この半導体装置１の上に実装される他の半導体装置のパッドに応じた位置に形成されている。接続部６３は、このように形成された上側パッド部６２と下側パッド部６１とを電気的に接続する配線として形成される。本実施形態において、接続部６３は、下側パッド部６１と同様に、封止樹脂４０に埋設されている。なお、接続部６３は、上側パッド部６２と下側パッド部６１とを電気的に接続すればよく、その一部又は全てが封止樹脂４０の上面４０ａから突出するように形成されてもよい。
なお、上記した配線部６０は、配線基板１０の接続用パッドＰ２の位置と他の半導体装置のパッドの位置とが一致している場合である。この場合、下側パッド部６１と上側パッド部６２の一部が接続部として機能している。
下側パッド部６１の側面６１ｂは、封止樹脂４０の上面４０ａに向かって広がるように湾曲した曲面状に形成されている。詳述すると、下側パッド部６１は、平面視における断面が、下側パッド部６１の下面６１ａから封止樹脂４０の上面４０ａに向かって広がるように形成されている。さらに、下側パッド部６１の側面６１ｂは、下端部から封止樹脂４０の上面４０ａにかけて、封止樹脂４０に対して下側パッド部６１の内側に向かって凹状に湾曲して形成されている。
同様に、上側パッド部６２の側面６２ｂは、封止樹脂４０の上面４０ａに向かって広がるように湾曲した曲面状に形成されている。詳述すると、上側パッド部６２は、平面視における断面が、上側パッド部６２の上面６２ａから封止樹脂４０の上面４０ａに向かって広がるように形成されている。さらに、上側パッド部６２の側面６２ｂは、上端部から封止樹脂４０の上面４０ａにかけて、封止樹脂４０に対して上側パッド部６２の内側に向かって凹状に湾曲して形成されている。
配線部５０，６０において、下側パッド部５１，６１の側面５１ｂ，６１ｂには、酸化銅の膜が形成されている。酸化銅の膜は、はんだの濡れ性が良くない。つまり、配線部５０，６０の表面において、はんだの濡れ性を低下させる皮膜が形成されている。このような皮膜は、はんだの広がりを阻害する。なお、配線部６０において、接続部６３の側面及び下面も同様に酸化銅などの皮膜が形成されている。また、配線部６０において、下側パッド部６１の上面６１ｃに同様の皮膜が形成されていてもよい。
なお、配線部５０，６０において、接続部材３０と接触する部分には酸化皮膜が形成されていない。このため、配線部５０，６０の下側パッド部５１，６１の下面５１ａ，６１ａははんだの濡れ性が良く、接続部材３０が好適に接続される。なお、後述するフラックスの作用により、接続部材３０と接触する部分の酸化皮膜を除去してもよい。また、下面５１ａ，６１ａに表面処理層を形成してもよい。表面処理層として、上記の表面処理層５５，６５と同様のものを用いることができる。表面処理層は、はんだの濡れ性を向上する。このため、下側パッド部５１，６１と接続部材３０とを容易に接続することができる。
次に、上記の半導体装置１の作用を説明する。
図２（ａ）に示すように、半導体装置１の配線部５０，６０は、この半導体装置１の上方に配置された他の半導体装置１００に接続される。半導体装置１００は、半導体装置１に接続される外部装置の一例である。
半導体装置１００は、例えばメモリや周辺回路等の半導体チップを含む半導体パッケージであり、その下面には接続用パッド１０１，１０２が形成されている。接続用パッド１０１，１０２は、はんだ１１１，１１２を介して、半導体装置１の配線部５０，６０に接続されている。このはんだ１１１，１１２は、例えば、半導体装置１００の接続用パッド１０１，１０２に形成されたはんだバンプである。はんだバンプは、例えば半導体装置１００の接続用パッド１０１，１０２に対してマイクロボールやはんだペーストの塗布により形成することができる。なお、半導体装置１，１００の少なくとも一方にバンプを形成すればよい。
図２（ｂ）に示すように、配線部５０，６０は、封止樹脂４０の上面４０ａに埋設された下側パッド部５１，６１と、封止樹脂４０の上面４０ａから突出する上側パッド部５２，６２とを有している。そして、配線部５０，６０の上側パッド部５２，６２に、他の半導体装置１００が接続される。したがって、配線部５０，６０の上面、詳しくは上側パッド部５２，６２の上面５２ａ，６２ａは、外部装置を接続する外部装置接続面として機能する。なお、上側パッド部５２，６２の上面５２ａ，６２ａに表面処理層５５，６５が形成されているため、表面処理層５５，６５の上面が外部装置接続面として機能する。このように、配線部５０，６０を用いて半導体装置１と半導体装置１００を接続することで、複数の配線基板を積層した半導体装置と比べ、半導体装置１を薄型化することができる。そして、半導体装置１，１００を積層した、所謂ＰＯＰ（Package On Package）構造において薄型化を図ることができる。
図２（ｂ）に示すように、半導体装置１の配線部５０，６０において、上側パッド部５２，６２は封止樹脂４０の上面４０ａから上方に向かって突出している。上側パッド部５２，６２の上面５２ａ，６２ａには表面処理層５５，６５が形成されている。
はんだ１１１，１１２は、上側パッド部５２，６２及び表面処理層５５，６５を覆い、表面処理層５５，６５と上側パッド部５２，６２の側面５２ｂ，６２ｂに接触している。このように、上側パッド部５２，６２を封止樹脂４０の上面４０ａから突出させることで、はんだ１１１，１１２が上側パッド部５２，６２の側面５２ｂ，６２ｂまで回り込み、形状が安定する。このため、上側パッド部５２，６２の上面５２ａ，６２ａ（表面処理層５５，６５）にのみはんだ１１１，１１２を接続する場合と比べ、接触面積が大きくなり、はんだ１１１，１１２の保持強度が増大する。
配線部５０の下側パッド部５１は、封止樹脂４０に埋設されている。同様に、配線部６０の下側パッド部６１と接続部６３は、封止樹脂４０に埋設されている。したがって、配線部５０，６０は、封止樹脂４０から剥離し難い。このため、半導体装置１と半導体装置１００との間の接続強度を確保することができる。
また、下側パッド部５１，６１の側面５１ｂ、６１ｂは、下側パッド部５１，６１の下面５１ａ、６１ａから封止樹脂４０の上面４０ａにかけて、下側パッド部５１，６１の内側に向かって凹状に湾曲した曲面に形成されている。したがって、下側パッド部５１，６１の側面５１ｂ，６１ｂと封止樹脂４０との接触面積が、下面から封止樹脂の上面にかけて側面を直線状に形成したものと比べ大きい。したがって、配線部５０，６０は、封止樹脂４０から剥離し難く、半導体装置１と半導体装置１００との間の接続強度を確保することができる。
次に、上記の半導体装置１の製造方法の一例を、添付図面を用いて説明する。
添付図面は、上記の半導体装置１の一部を示すものである。なお、説明の便宜上、最終的に半導体装置１の各構成要素となる部分には、最終的な構成要素の符号を付して説明する。また、各図の説明に必要な部材について符号を付し、説明しない部材については符号を省略する場合がある。
図３（ａ）に示すように、配線基板１０を準備する。
この配線基板１０は、公知の製造方法により形成されるため、その概略について図３（ａ）を参照しながら説明する。
先ず、前述したガラスエポキシ基板等を用いた絶縁層１１を準備し、絶縁層１１の上面に、例えばセミアディティブ法により配線層１２を形成する。次に、例えばレーザ加工法によって絶縁層１１に開口部を形成し、必要に応じてデスミア処理した後、例えばセミアディティブ法により配線層１６を形成する。次に、絶縁層１１の上面に配線層１２を覆うように熱硬化性のエポキシ系樹脂等の絶縁性樹脂フィルムをラミネートし、絶縁層１３を形成する。なお、液状又はペースト状の熱硬化性のエポキシ系樹脂などの絶縁性樹脂を塗布し、硬化させて絶縁層１３を形成してもよい。
次に、例えばレーザ加工法によって絶縁層１３に開口部を形成し、必要に応じてデスミア処理した後、例えばセミアディティブ法により配線層１４を形成する。次に、絶縁層１３の上面に配線層１４を覆うように熱硬化性のエポキシ系樹脂等の絶縁性樹脂フィルムをラミネートし、硬化後にその絶縁性樹脂フィルムを配線層１４の上面が露出するまで例えば化学的機械研磨（ＣＭＰ：Chemical Mechanical Polishing）を行い、絶縁層１５を形成する。
次いで、配線層１４及び絶縁層１５の上面に、開口部１７ａ，１７ｂを有する保護絶縁層１７を形成し、絶縁層１１の下面に、開口部１８ａを有するソルダレジスト層１８を形成する。保護絶縁層１７は、例えば、感光性の樹脂フィルムをラミネートし、又は液状やペースト状の樹脂を塗布し、当該樹脂をフォトリソグラフィ法により露光・現像して所要の形状にパターニングすることにより得られる。ソルダレジスト層１８は、例えば、感光性の樹脂フィルムをラミネートし、又は液状やペースト状の樹脂を塗布し、当該樹脂をフォトリソグラフィ法により露光・現像して所要の形状にパターニングすることにより得られる。保護絶縁層１７の開口部１７ａ，１７ｂにより、配線層１４の一部が部品用パッドＰ１と接続用パッドＰ２として露出される。
図３（ｂ）に示すように、配線基板１０の接続用パッドＰ２にフラックス２０１を塗布するとともに、図１（ａ）に示す半導体チップ２０を搭載する領域にフラックス２０２を塗布する。そして、図３（ｃ）に示すように、接続用パッドＰ２に接続部材３０（ここでは、はんだボール）を搭載し、所定の温度（例えば、２４０〜２６０℃）でリフローして接続部材３０を接続用パッドＰ２に固定する。
図４（ａ）に示すように、表面を洗浄して図３（ｃ）に示すフラックス２０２を除去する。
図４（ｂ）に示すように、実装する半導体チップ２０（図１（ａ）参照）に応じた領域に、半硬化状態（Ｂ−ステージ状態）のアンダーフィル樹脂２４を形成する。このアンダーフィル樹脂２４は、部品用パッドＰ１を被覆する。
図４（ｃ）に示すように、半導体チップ２０をフリップチップ実装する。このとき、半導体チップ２０の突起電極２２には接合部材２３（はんだ）が付着されている。そして、この突起電極２２が部品用パッドＰ１に接するように、アンダーフィル樹脂２４に半導体チップ２０を圧入する。そして、接合部材２３により半導体チップ２０の突起電極２２を部品用パッドＰ１に接合した後、アンダーフィル樹脂２４を硬化させる。なお、部品用パッドＰ１に接合部材としてのはんだペーストを塗布し、このはんだペーストにより半導体チップ２０の突起電極２２を部品用パッドＰ１に接合するようにしてもよい。
図５（ａ）に示すように、金属板２１０を用意する。金属板２１０の材料としては例えば銅又は銅合金を用いることができる。この金属板２１０の厚さは、例えば５０〜１５０μｍ、好ましくは１００μｍである。この金属板２１０としては、例えば半導体パッケージのリードフレームを形成するための板材を用いることができる。
この金属板２１０の一方の面（図では上面）２１０ａに、エッチングマスク２１１を形成する。エッチングマスク２１１は、図１（ａ）に示す半導体装置１において、封止樹脂４０に埋め込まれる配線部５０，６０の部分に対応する位置に形成される。配線部５０は、封止樹脂４０に埋め込まれる下側パッド部５１を有し、配線部６０は、封止樹脂４０に埋め込まれる下側パッド部６１及び接続部６３を有している。これらの下側パッド部５１，６１と接続部６３の位置に応じて、図５（ａ）に示すように、金属板２１０の上面２１０ａを覆うようにエッチングマスク２１１が形成される。
エッチングマスク２１１は、例えばレジスト層である。レジスト層の材料としては、次工程のエッチング処理に対して耐エッチング性がある材料を用いることができる。具体的には、レジスト層の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば感光性のドライフィルムレジストを用いる場合には、金属板２１０の上面２１０ａにドライフィルムを熱圧着によりラミネートし、そのドライフィルムを露光・現像によりパターニングして上記レジスト層を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層を形成することができる。なお、エッチングマスク２１１として、例えば金（Ａｕ）等の単一の金属からなるめっき層、Ａｕ，パラジウム（Ｐｄ），ニッケル（Ｎｉ）の少なくとも１つからなる表面処理層を用いることもできる。
図５（ｂ）に示すように、エッチングマスク２１１によって、金属板２１０にハーフエッチングを施し、金属板２１０を所要の深さまで除去して薄化する。そして、この薄化した金属板２１０から突出する下側パッド部５１，６１及び接続部６３を形成する。ハーフエッチングの深さは、金属板２１０の厚さの半分程度（２５〜７５μｍ）が好ましい。ハーフエッチング処理の後、エッチングマスク２１１を除去する。エッチングマスク２１１としてレジスト層を用いた場合、アッシング処理やアルカリ性の剥離液を用いてエッチングマスク２１１を除去する。
図５（ｃ）に示すように、薄化した金属板２１０の他方の面２１０ｂに、所要の位置に開口部２１２Ｘを有するレジスト層２１２を形成する。図５（ｃ）では、薄化した金属板２１０を、前述の図５（ｂ）に示す金属板２１０に対して上下反転して示している。開口部２１２Ｘは、図１（ａ）に示す上側パッド部５２，６２に対応する領域を露出するように形成される。
レジスト層２１２の材料としては、例えば、次工程のめっき処理に対して耐めっき性を有する材料を用いることができる。例えば、レジスト層２１２の材料としては、感光性のドライフィルムレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジスト）等を用いることができる。薄化した金属板２１０の上面にドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングして上記開口部２１２Ｘを有するレジスト層２１２を形成する。なお、液状のフォトレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等の液状レジスト）を用いてレジスト層２１２を形成してもよい。
図５（ｄ）に示すように、レジスト層２１２をめっきマスクとして、薄化した金属板２１０の上面２１０ｂに、金属板２１０をめっき給電層に利用した電解めっき法を施し、開口部２１２Ｘ内に表面処理層５５，６５を形成する。例えば、表面処理層５５，６５がＮｉ層／Ｐｄ層／Ａｕ層である場合には、金属板２１０の上面２１０ｂに、Ｎｉ層とＰｄ層とＡｕ層とをこの順番で積層して表面処理層５５，６５を形成する。そして、レジスト層２１２を例えばアルカリ性の剥離液を用いて除去する。
なお、図５（ｄ）では、上面２１０ｂに形成したレジスト層２１２を示したが、下面、つまり下側パッド部５１，６１及び接続部６３側の面をレジスト層により被覆し、めっき液から保護してもよい。
上記の工程により、図５（ｅ）に示す構造体２２０が得られる。この構造体２２０は、薄化した金属板２１０の一方（下方）に突出する下側パッド部５１，６１及び接続部６３と、上面２１０ｂに形成された表面処理層５５，６５を有している。
図６（ａ）に示すように、構造体２２０の下側パッド部５１，６１の下面にフラックス２１４を塗布する。なお、この構造体２２０において、下側の表面には酸化銅の膜が形成されている。この被膜は、例えば、構造体２２０を形成する工程において、熱処理、または各種の処理における熱履歴により形成される。このような皮膜は、はんだの濡れ性を低下させる。フラックス２１４は、下側パッド部５１，６１の下面におけるはんだの濡れ性を向上させる。
この構造体２２０を、配線基板１０の上に配置する。そして、配線基板１０に実装した接続部材３０に、構造体２２０の下側パッド部５１，６１を位置合せする。
図６（ｂ）に示すように、下側パッド部５１，６１に接続部材３０を接続する。例えば、配線基板１０の上に構造体２２０を重ね合わせ、それらをリフロー炉で２３０〜２５０℃程度の温度で加熱する。これにより、接続部材３０の導電材料３２が溶融し、接続部材３０が下側パッド部５１，６１に接続される。このとき、接続部材３０のコア３１は、配線基板１０に対して構造体２２０を所要の間隔で保持するスペーサとして機能する。そして、接続部材３０を介して配線基板１０の接続用パッドＰ２と構造体２２０の下側パッド部５１，６１とが電気的に接続されるとともに、接続部材３０を介して構造体２２０が配線基板１０上に固定される。
図６（ｃ）に示すように、配線基板１０と構造体２２０との間の空間を充填するように封止樹脂４０を形成する。この封止樹脂４０によって、配線基板１０に搭載された半導体チップ２０と接続部材３０が封止される。そして、封止樹脂４０によって、構造体２２０が配線基板１０に強固に固定される。
例えば、封止樹脂４０の材料として熱硬化性を有するモールド樹脂を用いる場合、図６（ｂ）に示す構造体を金型内に収容し、その金型内に流動化したモールド樹脂を導入する。その後、モールド樹脂を所定温度（例えば、１８０℃）に加熱して硬化させ、封止樹脂４０を形成する。
構造体２２０の金属板２１０をエッチングし、図７（ａ）に示す配線部５０，６０を形成する。金属板２１０の上面２１０ｂには表面処理層５５，６５が形成されている。この表面処理層５５，６５をエッチングマスクとし、構造体２２０の金属板２１０をハーフエッチングする。このハーフエッチングにおいて、前述のハーフエッチング部分を除去する。このエッチング処理により、図７（ａ）に示す上側パッド部５２，６２が形成されるとともに、上側パッド部５２，６２を有する配線部５０，６０がそれぞれ分離される。
また、配線部６０において、上側パッド部６２に対応して形成された表面処理層６５により覆われた部分以外がハーフエッチングされ、封止樹脂４０に埋設された下側パッド部６１が形成される。この下側パッド部６１の上面６１ｃは、封止樹脂４０の上面４０ａと略面一となっている。つまり、封止樹脂４０の上面４０ａを露出して各配線部５０，６０を互いに分離するようにエッチング処理が施される。
図７（ｂ）に示すように、配線基板１０の下面の外部接続パッドＰ３にバンプ７０を形成する。バンプ７０は、例えばはんだリフロー処理により形成する。
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１−１）半導体装置１は、配線基板１０と、半導体チップ２０と、接続部材３０と、封止樹脂４０と、配線部５０，６０と、バンプ７０とを有している。配線基板１０は、上面に形成された部品用パッドＰ１と接続用パッドＰ２とを有している。部品用パッドＰ１には半導体チップ２０が接続されている。接続用パッドＰ２には、接続部材３０が接続されている。配線基板１０の上面は封止樹脂４０により覆われ、その封止樹脂４０は半導体チップ２０と接続部材３０とを封止する。封止樹脂４０の上面４０ａには配線部５０，６０が配設されている。配線部５０，６０は、封止樹脂４０に埋設された下側パッド部５１，６１と、封止樹脂４０の上面４０ａから突出する上側パッド部５２，６２を有している。そして、上側パッド部５２，６２は、この半導体装置１の上に配置された他の半導体装置１００に接続される。
このように、半導体装置１００を接続する上側パッド部５２，６２が、封止樹脂４０の上面４０ａから突出している。したがって、複数の配線基板を積層し、配線基板の間に半導体チップを封止した半導体装置と比べ、半導体装置１を薄型化することができる。
（１−２）配線部５０，６０において、上側パッド部５２，６２は、封止樹脂４０の上面４０ａから突出している。このような形状の配線部５０，６０では、半導体装置１００を接続するはんだ１１１，１１２が上側パッド部５２，６２の側面５２ｂ，６２ｂまで回り込んで形状が安定する。このため、隣接する配線部５０，６０の間隔が狭い場合でも、短絡を防止することができる。
（１−３）上側パッド部５２，６２の側面５２ｂ，６２ｂは、上側パッド部５２，６２の内側に向かって凹状に湾曲して形成されている。したがって、上側パッド部５２，６２に対して半導体装置１００を接続するはんだ１１１，１１２と上側パッド部５２，６２の接触面積が大きく、高い保持強度を得ることができる。
（１−４）下側パッド部５１，６１の側面５１ｂ、６１ｂは、下側パッド部５１，６１の内側に向かって凹状に湾曲して形成されている。したがって、下側パッド部５１，６１に対する封止樹脂４０の接触面積が大きく、高い接続強度を得ることができる。
（変形例）
・上記実施形態における配線部の形状やエッチングする領域は、適宜変更が可能である。また、配線部以外の部材を封止樹脂４０に埋め込むようにしてもよい。
図８（ａ）〜図８（ｅ）は、半導体装置の製造工程を示す部分斜視図である。なお、図８（ａ）〜図８（ｅ）は、工程における処理を判り易くするために示した模式図であり、形状等が部分的に異なる場合がある。
図８（ａ）に示すように、金属板２３０を用意する。
次に、図８（ｂ）に示すように、金属板２３０をハーフエッチングして配線２３１、下側パッド部２３２、ダミーパターン２３３を形成する。この例では、下側パッド部２３２は平面視四角形状に形成され、ダミーパターン２３３は平面視円状に形成されている。配線２３１の幅／間隔（Ｌ／Ｓ）は、例えば５０μｍ／５０μｍである。なお、配線２３１の間隔は、隣接する２本の配線２３１の間の距離である。
次に、図８（ｃ）に示すように、配線基板１０を配置する。配線基板１０には、接続部材３０が接続されている。接続部材３０は、下側パッド部２３２に接続される。なお、図８（ｄ）では、金属板２３０の形状を判り易くするために、配線基板１０及び接続部材３０を二点鎖線にて示している。
次に、図８（ｄ）に示すように、金属板２３０と配線基板１０との間に封止樹脂４０を形成する。
次に、図８（ｅ）に示すように、金属板２３０をエッチングして上側パッド部２３４とダミーパターン２３３とを封止樹脂４０の上面４０ａから突出させる。このとき、上記の配線２３１において封止樹脂４０の上面４０ａから突出する部分がエッチングにより除去され、配線２３１が封止樹脂４０に埋設される。このように、封止樹脂４０に埋め込まれた微細な配線２３１を形成することができる。
・上記実施形態に対し、上側パッド部と下側パッド部の形状を適宜変更してもよい。
図９（ａ）に示すように、下側パッド部２４１の側面２４１ｂと上側パッド部２４２の側面２４２ｂとを、封止樹脂４０の上面４０ａに垂直な方向に沿って形成してもよい。このような形状の配線部２４０においても、上記実施形態と同様に、半導体装置１００を接続するはんだ１１１が上側パッド部２４２の側面２４２ｂまで回り込んで形状が安定し、隣接する配線部２４０の間隔が狭い場合でも、短絡を防止することができる。
図９（ｂ）に示すように、封止樹脂４０に埋め込まれた下側パッド部２５１の上面２５１ｃ（図にて破線にて示す）は、封止樹脂４０の上面４０ａより後退（上面４０ａよりも下側）に位置している。なお、下側パッド部２５１の上面とは、封止樹脂４０に埋め込まれた部分において封止樹脂４０から露出する面、または封止樹脂４０に埋め込まれた部分における上端の断面をいう。この配線部２５０において下側パッド部２５１の側面２５１ｂは、封止樹脂４０の上面４０ａに向かって広がるように湾曲した曲面である。このような配線部２５０は、上側パッド部２５２を形成する工程において、金属板２１０（図６（ｃ）参照）をエッチングする処理時間を、封止樹脂４０の上面４０ａまでエッチングするのに要する時間よりも長くすることにより得られる。つまり、封止樹脂４０から露出する上側パッド部２５２の側面２５２ｂの面積が上記実施形態のよりも大きくなる。このため、配線部２５０に接続するはんだ１１１の保持強度を高くすることができる。
図９（ｃ）に示すように、下側パッド部２６１の側面２６１ｂと、上側パッド部２６２の側面２６２ｂは、それぞれの厚さ方向における中央部分が最もパッド部の内側に向かって窪むように形成されている。つまり、下側パッド部２６１の側面２６１ｂは、下側パッド部２６１の下面２６１ａの端部（図において左右方向の端部）より下側パッド部２６１の内方に向かって窪む湾曲状に形成されている。このように下側パッド部２６１の側面２６１ｂを形成することにより、封止樹脂４０が側面２６１ｂの凹部に入り込むことで、封止樹脂４０と配線部２６０の間の接続強度を高めることができる。同様に、上側パッド部２６２の側面２６２ｂは、上側パッド部２６２の上面２６２ａの端部（図において左右方向の端部）より上側パッド部２６２の内方に向かって窪む湾曲状に形成されている。また、上側パッド部２６２の側面にはんだ１１１が入り込むことで、はんだ１１１の保持強度を高めることができる。
（第２実施形態）
以下、第２実施形態を説明する。
なお、この実施形態において、上記実施形態と同じ構成部材については同じ符号を付してその説明の一部又は全てを省略する。
図１０に示すように、半導体装置１ａは、配線基板１０と、半導体チップ２０と、接続部材３０と、封止樹脂４０と、配線部５０，６０と、バンプ７０と、補強板８０とを有している。
補強板８０は、封止樹脂４０の上面４０ａに配設されている。補強板８０は、封止樹脂４０の上面４０ａにあって、その封止樹脂４０により封止された半導体チップ２０の上方に配置されている。
図１１に示すように、半導体装置１ａは、平面視において矩形状に形成され、その周辺に沿って複数列の上側パッド部Ｐ４が配置されている。この上側パッド部Ｐ４は、図１０に示す上側パッド部５２又は上側パッド部６２である。なお、図１１では、上側パッド部の配列及び数が、図１０と異なるため、別の符号Ｐ４にて示している。補強板８０は、半導体装置１ａにおいて、上側パッド部Ｐ４より内側に配置されている。本実施形態の補強板８０は、平面視において矩形状に形成されている。
図１０に示すように、補強板８０は、ベース板８１と、表面処理層８２と、粗面めっき層８３とを有している。ベース板８１は、平面視において矩形状の板材である。ベース板８１の材料としては、銅又は銅合金を用いることができる。補強板８０は、例えば配線部５０，６０を形成する金属板により形成される。
表面処理層８２は、ベース板８１の上面８１ａに形成されている。表面処理層８２は、例えば金（Ａｕ）層である。なお、Ａｕ層は、Ａｕ又はＡｕ合金からなる金属層である。なお、表面処理層８２として、ニッケル（Ｎｉ）層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）を用いることができる。なお、Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。
粗面めっき層８３は、ベース板８１の下面８１ｂに形成されている。粗面めっき層８３は、表面（下面８３ａ）が粗面化されている。粗面めっき層８３は、例えばＣｕ、Ｎｉ、クロム（Ｃｒ）、Ｆｅ又はそれらの合金のうちのいずれか一つ、又はこれらのうちの２つ以上からなる積層体から構成することができる。この粗面めっき層８３の下面（粗化面）８３ａは、微細な凹凸形状に形成されている。下面８３ａの粗度は、粗面めっき層８３を電解めっき法にて形成する際に使用するめっき液の組成や電流密度等の調整により設定されている。
図１２に示すように、半導体装置１ａの配線部５０，６０は、この半導体装置１ａの上方に配置された他の半導体装置１００に接続される。
上記の半導体装置１ａにおいて、補強板８０は、封止樹脂４０の上面４０ａに配置されている。そして、補強板８０は、銅又は銅合金によるベース板８１を含む。このような補強板８０は、封止樹脂４０の反りを抑制する。したがって、補強板８０は、半導体装置１ａにおける反りの発生や、他の半導体装置１００を実装する処理等により生じる反りを抑制することができる。
次に、上記の半導体装置１ａの製造方法を説明する。
図１３（ａ）に示す配線基板１０は、前述した第１実施形態と同様に形成されている。つまり、配線基板１０の部品用パッドＰ１には半導体チップ２０が搭載されている。また、配線基板１０の接続用パッドＰ２には接続部材３０が接続されている。
また、図１３（ａ）に示す構造体３００は、前述した第１実施形態の構造体２２０（例えば図６（ａ）参照）と同様に形成されている。つまり、本実施形態の構造体３００において、下側パッド部５１，６１及び接続部６３は、前述した第１実施形態の製造工程（図５（ａ）〜図５（ｅ））において形成される。さらに、金属板２１０の上面２１０ｂにおいて、図１０に示す補強板８０に対応する領域に、表面処理層８２が形成される。例えば、表面処理層８２は、図１０に示す上側パッド部５２，６２に対応する表面処理層５５，６５と同時に形成される。また、金属板２１０において、表面処理層８２が形成された面（上面２１０ｂ）と対向する面（下面２１０ｃ）には、粗面めっき層８３が形成されている。
例えば、表面処理層５５，６５と同様に、金属板２１０の上面２１０ｂに、開口部を有するレジスト層を形成し、金属板２１０をめっき給電層に利用した電解めっき法を施し、開口部内に表面処理層８２を形成する。また、金属板２１０の下面２１０ｃに、金属板２１０をめっき給電層に利用した電解めっき法により、粗面めっき層８３を形成する。
そして、下側パッド部５１，６１の下面５１ａ，６１ａにフラックス２１４を塗布する。この構造体３００の下面において、粗面めっき層８３により被覆されていない部分には、酸化銅の膜が形成されている。この構造体３００を、配線基板１０の上方に配置する。そして、配線基板１０に実装した接続部材３０に、構造体３００の下側パッド部５１，６１を位置合せする。
図１３（ｂ）に示すように、下側パッド部５１，６１に接続部材３０を接続する。たとえば、配線基板１０の上に構造体３００を重ね合わせ、それらをリフロー炉で２３０〜２５０℃程度の温度で加熱する。これにより、接続部材３０の導電材料３２が溶融し、接続部材３０が下側パッド部５１，６１に接続される。このとき、接続部材３０のコア３１は、配線基板１０に対して構造体３００を所要の間隔で保持するスペーサとして機能する。そして、接続部材３０を介して配線基板１０の接続用パッドＰ２と構造体３００の下側パッド部５１，６１とが電気的に接続されるとともに、接続部材３０を介して構造体３００が配線基板１０上に固定される。
図１３（ｃ）に示すように、配線基板１０と構造体３００との間の空間を充填するように封止樹脂４０を形成する。この封止樹脂４０によって、配線基板１０に搭載された半導体チップ２０と接続部材３０が封止される。そして、構造体３００において、金属板２１０の下面には粗面めっき層８３が形成されている。この粗面めっき層８３の下面８３ａは、微細な凹凸形状に形成されている。このため、粗面めっき層８３と封止樹脂４０との接触面積が、金属板２１０の下面が平滑面である場合よりも増大する。したがって、封止樹脂４０に構造体３００が強固に固定される。
たとえば、封止樹脂４０の材料として熱硬化性を有するモールド樹脂を用いる場合、図１３（ｂ）に示す構造体を金型内に収容し、その金型内に流動化したモールド樹脂を導入する。その後、モールド樹脂を所定温度（例えば、１８０℃）に加熱して硬化させ、封止樹脂４０を形成する。
図１４（ａ）に示すように、配線部５０，６０と補強板８０とを形成する。図１３（ｃ）に示す構造体３００の上面には表面処理層５５，６５，８２が形成されている。この表面処理層５５，６５，８２をエッチングマスクとし、構造体３００の金属板２１０をハーフエッチングする。このエッチング処理により、上側パッド部５２，６２を有する配線部５０，６０と補強板８０とが形成される。なお、図１４（ａ）では、補強板８０の側面（図において左端面）が封止樹脂４０の上面４０ａに対して垂直な面として示されているが、エッチング処理によって、配線部５０，６０の側面と同様の曲面に形成される。
また、配線部６０において、上側パッド部６２に対応して形成された表面処理層６５により覆われた部分以外がハーフエッチングされ、封止樹脂４０に埋設された下側パッド部６１が形成される。この下側パッド部６１の上面６１ｃは、封止樹脂４０の上面４０ａと略面一となっている。つまり、封止樹脂４０の上面４０ａを露出して各配線部５０，６０を互いに分離するようにエッチング処理が施される。
図１４（ｂ）に示すように、配線基板１０の下面の外部接続パッドＰ３にバンプ７０を形成する。バンプ７０は、例えばはんだリフロー処理により形成する。
以上記述したように、本実施形態によれば、以下の効果を奏する。
（２−１）前述した第１実施形態と同じ効果を得ることができる。
（２−２）封止樹脂４０の上面４０ａに補強板８０が配設されている。補強板８０は、銅又は銅合金によるベース板８１を含む。このような補強板８０は、封止樹脂４０の反りを抑制する。したがって、補強板８０は、半導体装置１ａにおける反りの発生や、他の半導体装置１００を実装する処理等により生じる反りを抑制することができる。
（２−３）補強板８０は、ベース板８１と、ベース板８１の下面８１ｂに形成された粗面めっき層８３とを有している。この粗面めっき層８３の下面８３ａは、微細な凹凸形状に形成されている。このため、粗面めっき層８３と封止樹脂４０との接触面積が、金属板２１０の下面が平滑面である場合よりも増大する。つまり、補強板８０の下面（粗面めっき層８３の下面８３ａ）が粗面化されているため、その下面８３ａと封止樹脂４０との間で良好な密着性を得ることができる。したがって、封止樹脂４０に対して補強板８０を強固に固定することができる。
（変形例）
・上記第２実施形態に対し、補強板の形状や配置状態を適宜変更してもよい。
図１５（ａ）に示すように、補強板４００は、封止樹脂４０に埋め込まれている。つまり、補強板４００の側面及び下面は封止樹脂４０により覆われている。この補強板４００は、ベース板８１と、ベース板８１の下面に形成された粗面めっき層８３とを有している。この補強板４００の厚さは、例えば第２実施形態の補強板８０と同じである。
このように、封止樹脂４０に埋設された補強板４００は、前述した第２実施形態の補強板８０（図１０参照）と同様に、半導体装置の反りを抑制する。また、温度変化による半導体装置の反りを制御することができる。
図１７（ａ）に示すように、封止樹脂４０の上面４０ａに固定された補強板８０において、温度変化により補強板８０が伸縮する。たとえば、破線にて示すように、補強板８０が伸張した場合、その補強板８０の伸張による力（矢印にて示す）は、封止樹脂４０に接した補強板８０の下面から封止樹脂４０に作用し、補強板８０の側面から封止樹脂４０に直接的には作用しない。一方、図１７（ｂ）に示すように、封止樹脂４０に埋設された補強板４００において、補強板４００の伸張による力は、補強板４００の側面から封止樹脂４０に直接的に加わる。したがって、温度変化による補強板８０，４００の伸縮によって、補強板８０，４００の固定状態に応じて、封止樹脂４０に加わる力に差が生じる。このため、封止樹脂４０、ひいては半導体装置の変形の度合いが、補強板８０，４００の固定状態に応じて異なる。つまり、補強板８０，４００の状態によって、半導体装置の反りを制御することができる。
図１５（ｂ）に示すように、補強板４１０は、下面及び側面の一部が封止樹脂４０に埋め込まれている。この補強板４１０は、金属板２１０（図５（ａ）参照）をハーフエッチングすることなく形成される。この補強板４１０は、ベース板８１と、ベース板８１の上面に形成された表面処理層８２と、ベース板８１の下面に形成された粗面めっき層８３とを有している。この補強板４１０では、補強板４１０の厚さと、補強板４１０の一部が封止樹脂４０に埋め込まれていることにより、半導体装置１における反りを制御することができる。
図１５（ｃ）に示すように、補強板４２０は、下面及び側面の一部が封止樹脂４０に埋め込まれている。そして、補強板４２０において、封止樹脂４０に埋め込まれている部分４２１の厚さは、配線部５０，６０の下側パッド部５１，６１の厚さと比べ薄くなっている。このような補強板４２０は、例えばハーフエッチングの時間を部分的に変えることで形成される。この補強板４２０は、半導体チップ２０の上面までの間隔が、図１５（ｂ）に示す補強板４１０に比べ、大きい。したがって、封止樹脂４０の充填が容易であり、充填不良を低減することが可能となる。
図１５（ｄ）に示すように、補強板４３０は封止樹脂４０に埋め込まれている。また、この補強板４３０は接着材４４０により半導体チップ２０の上面に固定されている。この接着材４４０により、補強板４３０の剥離を抑制することができる。この補強板４３０では、金属板をハーフエッチングして形成される。また、補強板４３０は、接着材４４０により半導体チップ２０に固定されるため、図１０に示す粗面めっき層８３が省略されている。なお、このように接着材４４０にて固定する場合でも、粗面めっき層を形成してもよい。
図１６（ａ）に示すように、補強板４５０の側面４５０ｂを、厚さ方向の中央部分が最も補強板４５０の内方に向かって窪む形状としてもよい。この場合、配線部５０，６０と同様に、窪んだ側面４５０ｂに封止樹脂４０が入り込むことで補強板４５０の端部のめくり上がりを抑制することができる。
図１６（ｂ）に示すように、補強板４６０の上面４６０ａは、封止樹脂４０の上面４０ａより後退（上面４０ａよりも下側）に位置している。したがって、この補強板４６０の厚さは、例えば図１５（ａ）に示すように補強板４００の上面が封止樹脂４０の上面４０ａと面一な場合と比べ薄い。そして、補強板４６０の上面４６０ａの位置は、ハーフエッチングの処理時間等により制御することが可能である。補強板４６０の厚さは、半導体装置の反りに影響する。つまり、補強板４６０の厚さにより、半導体装置の反りを制御することが可能となる。
・図１８に示すように、半導体装置１ｂにおいて、封止樹脂４０の上面４０ａに複数の補強板４７０が配設されている。複数の補強板４７０は、上面の表面処理層４７０ａによってハーフエッチング処理によって形成される。そして、複数の補強板４７０により、半導体装置１の反りの抑制またはその制御を行うことができる。
また、補強板の形状を適宜変更してもよい。
図１９に示すように、半導体装置１ｃの中央に１つの補強板４７１が配設され、その補強板４７１の周囲に、その補強板４７１よりも小さな補強板４７２が配列されている。このように、大きさが異なる補強板４７１，４７２を配置することにより、半導体装置１の反りを制御することができる。また、２列以上の補強板を中央の補強板４７１の周囲に配列するようにしてもよい。
また、図２０に示すように、半導体装置１ｄの上面（封止樹脂４０の上面４０ａ）には１つの補強板４７３が配置されている。半導体装置１ｄの上面には、複数の上側パッド部Ｐ４が配設されている。この補強板４７３は、上側パッド部Ｐ４が配設されていない部分を覆うように、突起部４７３ａを有している。このように形成された補強板４７３においても、前述した補強板と同様に、半導体装置の反りを制御することができる。
尚、上記各実施形態は、以下の態様で実施してもよい。
・上記各実施形態において、配線基板１０の上面に複数の電子部品を実装するようにしてもよい。また、配線基板１０の下面に１つ又は複数の電子部品を実装するようにしてもよい。
・上記各実施形態において、図１（ａ）に示す絶縁層１５を省略し、配線層１４の間を保護絶縁層１７で埋めるようにしてもよい。
・上記各実施形態において、保護絶縁層１７をソルダレジスト層としてもよい。
・上記各実施形態において、配線基板１０の構造（配線層、絶縁層の層数）を適宜変更してもよい。
１０ 配線基板
２０ 半導体チップ（電子部品）
３０ 接続部材
４０ 封止樹脂
４０ａ 上面
５０，６０ 配線部
５１，６１ 下側パッド部（第１のパッド部）
５２，６２ 上側パッド部（第２のパッド部）
６３ 接続部

Claims (13)

  1. 部品用パッドと接続用パッドとが上面に形成された配線基板と、
    前記部品用パッドに接続された電子部品と、
    前記接続用パッドに接続され導電性を有する接続部材と、
    前記配線基板の上面を覆い、前記電子部品と前記接続部材とを封止する封止樹脂と、
    前記封止樹脂に埋設されて前記接続部材と電気的に接続された第１のパッド部と、外部装置接続面を有し前記外部装置接続面が前記封止樹脂の上面より上方に位置するように形成された第２のパッド部と、を有する配線部と、
    を有し、
    前記第１のパッド部と前記第２のパッド部の少なくとも一方の側面は、前記封止樹脂の上面に向けて広がるように形成されるとともに、湾曲した曲面であることを特徴とする半導体装置。
  2. 配線部は、前記第１のパッド部と前記第２のパッド部とを電気的に接続する接続部を有することを特徴とする請求項１に記載の半導体装置。
  3. 前記接続部は、前記封止樹脂に埋設されていることを特徴とする請求項２に記載の半導体装置。
  4. 前記第２のパッド部の側面の下端は、前記封止樹脂の上面より下に位置していることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記湾曲した曲面は、厚さ方向の中央が最も内方に位置するように凹状に括れていることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置。
  6. 前記第１のパッド部は銅又は銅合金により形成され、
    前記第１のパッド部の側面は、酸化銅の膜により覆われていること、
    を特徴とする請求項１〜５のいずれか一項に記載の半導体装置。
  7. 前記電子部品の上方であって前記封止樹脂の上面に配設された補強板を有することを特徴とする請求項１〜６のいずれか一項に記載の半導体装置。
  8. 前記封止樹脂の上面には複数の補強板が配設されていることを特徴とする請求項７に記載の半導体装置。
  9. 前記補強板の下面には粗面めっき層が形成されていることを特徴とする請求項７又は８に記載の半導体装置。
  10. 前記外部装置接続面には外部装置が接続されていることを特徴とする請求項１〜９のいずれか一項に記載の半導体装置。
  11. 配線基板の上面の接続用パッドに接続部材を接続する工程と、
    前記配線基板の上面の部品用パッドに電子部品を実装する工程と、
    金属板をエッチングして薄化した金属板と前記薄化した金属板の一方の面に前記薄化した金属板から突出する第１のパッド部を形成する工程と、
    前記第１のパッド部を前記接続部材に対向させて前記金属板を前記配線基板の上方に配置し、前記第１のパッド部を前記接続部材に接続する工程と、
    前記配線基板と前記金属板との間に、前記電子部品と前記接続部材とを封止する封止樹脂を形成し、前記封止樹脂により前記第１のパッド部を埋設する工程と、
    前記薄化した金属板をエッチングして前記封止樹脂の上面の一部を露出するとともに前記封止樹脂の上面から突出する第２のパッド部を形成する工程と、
    を有する半導体装置の製造方法。
  12. 前記第１のパッド部を形成する工程において、前記薄化した金属板の一方の面に前記薄化した金属板から突出し前記第１のパッド部に接続された接続部を形成し、
    前記薄化した金属板をエッチングする工程において、前記接続部を介して前記第１のパッド部に接続された前記第２のパッド部を形成すること、
    を特徴とする請求項１１に記載の半導体装置の製造方法。
  13. 前記第２のパッド部を形成する工程において、前記電子部品の上方であって、前記封止樹脂の上面に配設された補強板を形成することを特徴とする請求項１１又は１２に記載の半導体装置の製造方法。
JP2016014579A 2016-01-28 2016-01-28 半導体装置及び半導体装置の製造方法 Active JP6713289B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016014579A JP6713289B2 (ja) 2016-01-28 2016-01-28 半導体装置及び半導体装置の製造方法
US15/413,809 US9773763B2 (en) 2016-01-28 2017-01-24 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016014579A JP6713289B2 (ja) 2016-01-28 2016-01-28 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017135286A true JP2017135286A (ja) 2017-08-03
JP6713289B2 JP6713289B2 (ja) 2020-06-24

Family

ID=59387104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016014579A Active JP6713289B2 (ja) 2016-01-28 2016-01-28 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US9773763B2 (ja)
JP (1) JP6713289B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020027820A (ja) * 2018-08-09 2020-02-20 新光電気工業株式会社 インダクタ及びインダクタの製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6764666B2 (ja) * 2016-03-18 2020-10-07 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
WO2019131379A1 (ja) * 2017-12-25 2019-07-04 住友ベークライト株式会社 電子装置の製造方法

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786484A (ja) * 1993-09-14 1995-03-31 Matsushita Electron Corp 樹脂封止型半導体装置
JPH10116937A (ja) * 1996-10-09 1998-05-06 Nec Corp 半導体装置及びその製造方法
JP2002366922A (ja) * 2001-06-07 2002-12-20 Sony Corp Ｉｃカード
JP2003197665A (ja) * 2001-12-25 2003-07-11 Nec Electronics Corp 半導体装置およびその製造方法
JP2003288576A (ja) * 2002-03-28 2003-10-10 Kyodo Printing Co Ltd 非接触型ｉｃカード用インレットの製造方法および非接触型ｉｃカード
JP2006073570A (ja) * 2004-08-31 2006-03-16 Renesas Technology Corp 半導体装置及びその製造方法
JP2007096196A (ja) * 2005-09-30 2007-04-12 Renesas Technology Corp 半導体装置の製造方法
JP2008181921A (ja) * 2007-01-23 2008-08-07 Matsushita Electric Ind Co Ltd 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
JP2010283055A (ja) * 2009-06-03 2010-12-16 Seiko Epson Corp 半導体装置の製造方法及び半導体装置を製造する際に用いる基板
US20120061814A1 (en) * 2010-09-14 2012-03-15 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Leadframe Interposer Over Semiconductor Die and TSV Substrate for Vertical Electrical Interconnect
CN102779813A (zh) * 2011-05-12 2012-11-14 株式会社东芝 半导体装置及其制造方法以及采用它的半导体模块
JP2013062549A (ja) * 2013-01-08 2013-04-04 Mitsui High Tec Inc 半導体装置の製造方法
JP2014029958A (ja) * 2012-07-31 2014-02-13 Ajinomoto Co Inc 半導体装置の製造方法
JP2014049476A (ja) * 2012-08-29 2014-03-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板及び電子部品内蔵基板の製造方法
JP2014053586A (ja) * 2012-09-04 2014-03-20 Samsung Electro-Mechanics Co Ltd 半導体チップパッケージ及びその製造方法
JP2015211106A (ja) * 2014-04-25 2015-11-24 株式会社デンソー 電子装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210870A (ja) 2004-12-28 2006-08-10 Matsushita Electric Ind Co Ltd 部品内蔵モジュール及びその製造方法
EP1962342A4 (en) 2005-12-14 2010-09-01 Shinko Electric Ind Co SUBSTRATE WITH INTEGRATED CHIP AND METHOD FOR MANUFACTURING THE SAME
JP5340789B2 (ja) * 2009-04-06 2013-11-13 新光電気工業株式会社 電子装置及びその製造方法
US9653445B2 (en) * 2014-10-24 2017-05-16 STATS ChipPAC Pte. Ltd. Semiconductor device and method of fabricating 3D package with short cycle time and high yield

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786484A (ja) * 1993-09-14 1995-03-31 Matsushita Electron Corp 樹脂封止型半導体装置
JPH10116937A (ja) * 1996-10-09 1998-05-06 Nec Corp 半導体装置及びその製造方法
JP2002366922A (ja) * 2001-06-07 2002-12-20 Sony Corp Ｉｃカード
JP2003197665A (ja) * 2001-12-25 2003-07-11 Nec Electronics Corp 半導体装置およびその製造方法
JP2003288576A (ja) * 2002-03-28 2003-10-10 Kyodo Printing Co Ltd 非接触型ｉｃカード用インレットの製造方法および非接触型ｉｃカード
JP2006073570A (ja) * 2004-08-31 2006-03-16 Renesas Technology Corp 半導体装置及びその製造方法
JP2007096196A (ja) * 2005-09-30 2007-04-12 Renesas Technology Corp 半導体装置の製造方法
JP2008181921A (ja) * 2007-01-23 2008-08-07 Matsushita Electric Ind Co Ltd 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
JP2010283055A (ja) * 2009-06-03 2010-12-16 Seiko Epson Corp 半導体装置の製造方法及び半導体装置を製造する際に用いる基板
US20120061814A1 (en) * 2010-09-14 2012-03-15 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Leadframe Interposer Over Semiconductor Die and TSV Substrate for Vertical Electrical Interconnect
CN102779813A (zh) * 2011-05-12 2012-11-14 株式会社东芝 半导体装置及其制造方法以及采用它的半导体模块
JP2014029958A (ja) * 2012-07-31 2014-02-13 Ajinomoto Co Inc 半導体装置の製造方法
JP2014049476A (ja) * 2012-08-29 2014-03-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板及び電子部品内蔵基板の製造方法
US9137900B2 (en) * 2012-08-29 2015-09-15 Shinko Electric Industries Co., Ltd. Electronic component incorporated substrate and method for manufacturing electronic component incorporated substrate
JP2014053586A (ja) * 2012-09-04 2014-03-20 Samsung Electro-Mechanics Co Ltd 半導体チップパッケージ及びその製造方法
JP2013062549A (ja) * 2013-01-08 2013-04-04 Mitsui High Tec Inc 半導体装置の製造方法
JP2015211106A (ja) * 2014-04-25 2015-11-24 株式会社デンソー 電子装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020027820A (ja) * 2018-08-09 2020-02-20 新光電気工業株式会社 インダクタ及びインダクタの製造方法
JP7223525B2 (ja) 2018-08-09 2023-02-16 新光電気工業株式会社 インダクタ及びインダクタの製造方法

Also Published As

Publication number Publication date
US20170221867A1 (en) 2017-08-03
JP6713289B2 (ja) 2020-06-24
US9773763B2 (en) 2017-09-26

Similar Documents

Publication Publication Date Title
JP6780933B2 (ja) 端子構造、端子構造の製造方法、及び配線基板
US8941230B2 (en) Semiconductor package and manufacturing method
JP6076653B2 (ja) 電子部品内蔵基板及び電子部品内蔵基板の製造方法
JP5026400B2 (ja) 配線基板及びその製造方法
JP6764666B2 (ja) 半導体装置及び半導体装置の製造方法
JP5795196B2 (ja) 半導体パッケージ
JP5851211B2 (ja) 半導体パッケージ、半導体パッケージの製造方法及び半導体装置
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP6352644B2 (ja) 配線基板及び半導体パッケージの製造方法
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
US9935053B2 (en) Electronic component integrated substrate
CN110729254B (zh) 封装体的接着结构及其制造方法
US20090102050A1 (en) Solder ball disposing surface structure of package substrate
WO2009130958A1 (ja) 配線基板、半導体装置、ならびに半導体装置の製造方法
JP4963879B2 (ja) 半導体装置および半導体装置の製造方法
JP6713289B2 (ja) 半導体装置及び半導体装置の製造方法
KR100744138B1 (ko) 볼 그리드 어레이 반도체 패키지 및 그의 제조방법
JP2013065811A (ja) プリント回路基板及びその製造方法
US7544599B2 (en) Manufacturing method of solder ball disposing surface structure of package substrate
JP6626687B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
KR102556703B1 (ko) 패키지 기판 및 그 제조방법
KR102605701B1 (ko) 반도체 패키지 및 이의 제조 방법
US20230099351A1 (en) Semiconductor package
TWI720735B (zh) 封裝結構及其製造方法
CN111446216B (zh) 电子封装件及其制法与封装用基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200512

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200603

R150 Certificate of patent or registration of utility model

Ref document number: 6713289

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150