JP5795196B2 - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JP5795196B2
JP5795196B2 JP2011129230A JP2011129230A JP5795196B2 JP 5795196 B2 JP5795196 B2 JP 5795196B2 JP 2011129230 A JP2011129230 A JP 2011129230A JP 2011129230 A JP2011129230 A JP 2011129230A JP 5795196 B2 JP5795196 B2 JP 5795196B2
Authority
JP
Japan
Prior art keywords
wiring pattern
package
recognition mark
connection
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011129230A
Other languages
English (en)
Other versions
JP2012256741A5 (ja
JP2012256741A (ja
Inventor
学雄 山西
学雄 山西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2011129230A priority Critical patent/JP5795196B2/ja
Priority to US13/483,464 priority patent/US9406620B2/en
Publication of JP2012256741A publication Critical patent/JP2012256741A/ja
Publication of JP2012256741A5 publication Critical patent/JP2012256741A5/ja
Application granted granted Critical
Publication of JP5795196B2 publication Critical patent/JP5795196B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体パッケージに関するものである。
半導体パッケージ同士を積層する構造として所謂ＰＯＰ（Package On Package）構造と呼ばれるものが知られている。近年、半導体パッケージの小型化が進み、半導体パッケージに形成される配線パターン及び接続パッドが微細化されている。このため、配線パターン間や接続パッド間に、被搭載側の半導体パッケージに搭載側の半導体パッケージを搭載する際に使用される認識マーク（例えば、位置合わせマークや製品識別マーク）を単独で設けることが困難になっている。
そこで、被搭載側の半導体パッケージに搭載側の半導体パッケージを搭載する際において、被搭載側の半導体パッケージの位置を認識するために、特定の接続パッドの形状を他の接続パッドの形状と異なる形状に形成することで、その接続パッドに認識マーク機能を持たせる技術が提案されている（例えば、特許文献１，２参照）。例えば図９に示すように、円形形状の接続パッド９１を有する被搭載側の半導体パッケージ９０において、特定の複数の接続パッド９２が他の接続パッド９１とは異なる四角形状に形成される。そして、この半導体パッケージ９０に搭載用の半導体パッケージ（図示略）を搭載する際には、例えば搭載装置のカメラ等で四角形状の接続パッド９２（認識マーク）の位置が検出され、被搭載側の半導体パッケージと搭載側の半導体パッケージとの位置合わせが行われる。
特開２００９−１４６９６９号公報 特開２００８−１４７４７２号公報
ところが、電子機器における小型化・薄型化が一層進み、半導体パッケージに対する高密度化、小型化の要請はさらに高まっている。これに伴って配線密度がさらに高くなると、接続パッドの形状に制約が生じるという問題がある。例えば接続パッドが四角形状である場合には、そのコーナー部分において配線の高密度化が阻害されるため、配線密度の高い半導体パッケージでは、接続パッドを四角形状に形成することができない。このため、接続パッドの形状の相違を利用して、接続パッドに認識マーク機能を持たせることが困難になっている。
本発明の一観点によれば、最上層の配線パターンと、前記配線パターンを被覆し、前記配線パターンの一部を接続用パッドとして露出する開口部を有するソルダレジスト層と、半導体パッケージに搭載される搭載用部品の接続端子と電気的に接続される複数の接続用パッドと、前記接続用パッドのうち少なくとも２つの第１接続用パッドの領域内に形成され、前記第１接続用パッドよりも小さい平面形状を有する認識マークと、を有する。また、前記第１接続用パッドとして露出される前記配線パターンの一部に凹部又は凸部が形成されることで前記認識マークが形成されている。
本発明の一観点によれば、配線の高密度化に対応させつつも、接続用パッドに認識マーク機能を持たせることができるという効果を奏する。
（ａ）は下側パッケージを示す概略平面図、（ｂ）は図１（ａ）に示す下側パッケージのＡ−Ａ概略断面図である。 接続用パッド及び認識マークを示す概略平面図及び概略断面図である。 （ａ）は上側パッケージを示す概略平面図、（ｂ）は図３（ａ）に示す下側パッケージのＢ−Ｂ概略断面図である。 半導体装置を示す概略断面図である。 （ａ）〜（ｅ）は、下側パッケージの製造方法を示す概略断面図である。 （ａ）〜（ｅ）は、下側パッケージの製造方法を示す概略断面図である。 （ａ）、（ｂ）は、半導体装置の製造方法を示す概略断面図である。 （ａ）〜（ｃ）は変形例の認識マークを示す概略平面図、（ｄ）は変形例の認識マークを示す概略平面図及び概略断面図である。 従来の半導体パッケージを示す概略平面図である。
以下、添付図面を参照して各実施形態を説明する。なお、添付図面は、構造の概略を説明するためのものであり、実際の大きさを表していない。
以下、一実施形態を図１〜図７に従って説明する。なお、以下の説明では、ＰＯＰ構造の半導体装置７０（図４参照）のうち、被搭載側の半導体パッケージを下側パッケージ１と称し、搭載側の半導体パッケージを上側パッケージ５０と称する。
（下側パッケージの構造）
図１（ｂ）に示すように、下側パッケージ１は、配線基板２と、その配線基板２にフリップチップ実装された半導体素子３と、それら配線基板２と半導体素子３との隙間を充填するように設けられたアンダーフィル樹脂４とを有している。
配線基板２は、基板本体１０と、最上層の配線パターン２０、最下層の配線パターン３０と、ソルダレジスト層４０，４１とを有している。
基板本体１０は、コア基板１１と、そのコア基板１１に積層された複数の絶縁層１２，１３と、その複数の絶縁層１２，１３に形成された配線１４，１５及びビア１６，１７等を有している。基板本体１０に設けられた配線１４，１５及びビア１６，１７は、配線パターン２０及び配線パターン３０を電気的に接続している。なお、配線１４，１５及びビア１６，１７の材料としては、例えば銅（Ｃｕ）を用いることができる。また、絶縁層１２，１３の材料としては、例えばエポキシ系樹脂やポリイミド樹脂などの絶縁樹脂を用いることができる。
配線パターン２０は、基板本体１０の実装面側（図中の上面側）に設けられている。この配線パターン２０は、半導体素子３のバンプ３ａと電気的に接続される半導体素子用パッド２１、又は下側パッケージ１と上側パッケージ５０（図３参照）との間を電気的に接続するための接続用パッド２２を有している。半導体素子用パッド２１は、平面視は図示を省略するが、半導体素子３のバンプ３ａの配設形態に応じて、半導体素子３が実装される実装領域にマトリクス状に配列されている。この半導体素子用パッド２１の平面形状は、例えば円形形状に形成されている。
一方、本実施形態の接続用パッド２２は、図１（ａ）に示すように、半導体素子３の外周縁を囲む配置で二列に設けられている。この接続用パッド２２の平面形状は、例えば直径２４０μｍ〜２５０μｍの円形形状に形成されている。また、接続用パッド２２のうち少なくとも２つの接続用パッド２２Ａの領域には、その接続用パッド２２Ａの平面形状よりも小さな面積を有する形状の認識マーク２３が形成されている。この２つの接続用パッド２２Ａは、下側パッケージ１と上側パッケージ５０（図３参照）とを電気的に接続する端子としての機能を有するとともに、認識マーク（上側パッケージを実装する際の位置合わせマークや製品識別マーク）としての機能も有している。このような認識マーク２３の形成された接続用パッド２２Ａは、互いの離間距離を確保することにより認識マークとしての機能を高めることができるため、下側パッケージ１の平面対角線上に設けられている。認識マーク２３の平面形状は、図２に示すように、接続用パッド２２Ａの平面形状とは異なる四角形状に形成されている。また、この認識マーク２３は、接続用パッド２２Ａとして露出される配線パターン２０の一部に凹部２０Ｘが形成されることで形成されている。具体的には、接続用パッド２２Ａとして露出される配線パターン２０の一部に、平面形状が四角形状の凹部２０Ｘが形成されることで、その凹部２０Ｘの側壁と接続用パッド２２Ａの上面との境界（段差部）が認識マーク２３の輪郭として機能する。このような凹部２０Ｘは、例えばエッチング加工（ハーフエッチング）やプレス加工などによって形成することができる。
なお、配線パターン２０の材料としては、例えば銅を用いることができる。また、配線パターン２０は、銅層の表面に所要のめっき（例えば、ニッケルめっきや金めっき等）を施して形成するようにしてもよい。
図１（ｂ）に示すように、ソルダレジスト層４０は、配線パターン２０の一部を覆うように基板本体１０の上面側に設けられている。ソルダレジスト層４０の材料としては、例えばエポキシ系樹脂などの絶縁樹脂を用いることができる。このソルダレジスト層４０には、半導体素子用パッド２１又は接続用パッド２２となる配線パターン２０の一部を露出させるための複数の開口部４０Ｘが形成されている。そして、アンダーフィル樹脂４が形成される前の状態において、この開口部４０Ｘによって、配線パターン２０の一部が半導体素子用パッド２１又は接続用パッド２２としてソルダレジスト層４０から露出される。なお、開口部４０Ｘの平面形状は、半導体素子用パッド２１及び接続用パッド２２が所望の形状となるように、本実施形態では円形形状に形成されている。
配線パターン３０は、基板本体１０の下面側に設けられている。この配線パターン３０は、当該下側パッケージ１をマザーボード等の実装用基板に実装する際に使用されるはんだボールやリードピン等の外部接続端子３２を配設するための外部接続用パッド３１を有している。外部接続用パッド３１は、基板本体１０の下面側に形成されたソルダレジスト層４１の開口部４１Ｘから配線パターン３０の一部が露出されることで形成されている。なお、配線パターン３０の材料としては、例えば銅を用いることができる。また、配線パターン３０は、銅層の表面に所要のめっき（例えば、ニッケルめっきや金めっき等）を施して形成するようにしてもよい。また、ソルダレジスト層４１の材料としては、例えばエポキシ系樹脂などの絶縁樹脂を用いることができる。
半導体素子３は、このような構造を有する配線基板２にフリップチップ接合されている。すなわち、半導体素子３は、その回路形成面（図１（ｂ）において下面）に配設されたバンプ３ａを介して、配線基板２の半導体素子用パッド２１と電気的に接続されている。
アンダーフィル樹脂４は、配線基板２の上面と半導体素子３の下面との隙間を充填するように設けられている。このアンダーフィル樹脂４は、バンプ３ａと半導体素子用パッド２１との接続部分の接続強度を向上させると共に、配線パターン２０の腐食やエレクトロマイグレーションの発生を抑制し、配線パターン２０の信頼性の低下を防ぐための樹脂である。なお、アンダーフィル樹脂４の材料としては、例えばエポキシ系樹脂などの絶縁樹脂を用いることができる。
（上側パッケージの構造）
次に、上側パッケージ５０の構造を説明する。
図３（ｂ）に示すように、上側パッケージ５０は、配線基板６０と、その配線基板６０にフリップチップ実装された第１の半導体素子５２と、第１の半導体素子５２の上に接着された第２の半導体素子５３とを有している。また、上側パッケージ５０は、第１の半導体素子５２と配線基板６０との隙間を充填するように設けられたアンダーフィル樹脂５４と、第１の半導体素子５２及び第２の半導体素子５３等を封止する封止樹脂５５とを有している。なお、図３（ａ）に示すように、第１の半導体素子５２の平面形状は、第２の半導体素子５３の平面形状よりも大きく形成されている。
図３（ｂ）に示すように、配線基板６０は、基板本体６１と、基板本体６１の上面に形成された半導体素子用パッド６２及びボンディング用パッド６３と、基板本体６１の下面に形成された外部接続端子６４とを有している。
基板本体６１は、図示は省略するが、複数の絶縁層と、複数の絶縁層に形成されたビア及び配線等から構成されている。基板本体６１に設けられたビア及び配線は、半導体素子用パッド６２、ボンディング用パッド６３及び外部接続端子６４を電気的に接続している。基板本体６１としては、例えばコアレス基板や、コア基板を有するコア付きビルドアップ基板等を用いることができる。
半導体素子用パッド６２には、第１の半導体素子５２のバンプ５２ａがフリップチップ接合されている。また、ボンディング用パッド６３は、ボンディングワイヤ５６を介して、第２の半導体素子５３の上面に形成された電極パッド５３Ａと電気的に接続されている。これら半導体素子用パッド６２及びボンディング用パッド６３の材料としては、例えば銅を用いることができる。また、半導体素子用パッド６２及びボンディング用パッド６３は、銅層の表面に所要のめっき（例えば、ニッケルめっきや金めっき等）を施して形成するようにしてもよい。
外部接続端子６４は、当該上側パッケージ５０と下側パッケージ１（図１参照）との間を接続するための接続端子（例えば、はんだボールやリードピン）である。それぞれの外部接続端子６４は、下側パッケージ１に配設されている接続用パッド２２，２２Ａ（図１参照）の各々に対向するように設けられている。すなわち、図３（ａ）に示すように、外部接続端子６４は、当該配線基板６０の外周縁（外形）に沿ってペリフェラル状に二列に設けられている。
図３（ｂ）に示すように、アンダーフィル樹脂５４は、第１の半導体素子５２のバンプ５２ａと半導体素子用パッド６２との接続部分の接続強度を向上させるための樹脂であり、配線基板６０の上面と第１の半導体素子５２の下面との隙間を充填するように設けられている。なお、アンダーフィル樹脂５４の材料としては、例えばエポキシ系樹脂などの絶縁樹脂を用いることができる。
封止樹脂５５は、第１の半導体素子５２、第２の半導体素子５３、ボンディングワイヤ５６及びボンディング用パッド６３等を封止するように基板本体６１の上面に設けられている。この封止樹脂５５の材料としては、例えばエポキシ系樹脂を用いることができる。封止方法としては、例えばトランスファーモールド法を用いることができる。
（半導体装置の構造）
次に、半導体装置７０の構造について説明する。
図４に示すように、半導体装置７０は、上述した下側パッケージ１と、その下側パッケージ１に積層接合された上側パッケージ５０とを有している。
下側パッケージ１の上面に形成された接続用パッド２２，２２Ａには、上側パッケージ５０の下面に形成された外部接続端子６４が接合されている。これにより、下側パッケージ１と上側パッケージ５０とが積層接合され、ＰＯＰ構造の半導体装置７０が形成されている。
（半導体装置の作用）
次に、半導体装置７０（特に、下側パッケージ１）の作用について説明する。
半導体装置７０は、下側パッケージ１において、接続用パッド２２のうち少なくとも２つの接続用パッド２２Ａに、その接続用パッド２２Ａよりも小さい平面形状を有する認識マーク２３が形成されている。これにより、下側パッケージ１と上側パッケージ５０との間を接続する端子として機能する接続用パッド２２Ａに認識マーク機能を持たせることができ、認識マークを形成するための専用領域を別途設ける必要がなくなる。また、接続用パッド２２Ａの領域内に認識マーク２３を形成するようにしたため、接続用パッド２２Ａの平面形状を、その他の接続用パッド２２の平面形状と同様の円形形状とすることができる。すなわち、認識マーク機能を持つ接続用パッド２２Ａの平面形状を、配線の高密度化に対応可能な形状（例えば、円形形状）に形成することができる。
（半導体装置の製造方法）
次に、半導体装置７０の製造方法について説明する。
まず、下側パッケージ１の製造方法について説明する。図５及び図６に示す下側パッケージ１の製造方法では、図５（ａ）に示すコア基板１１を用いる。なお、このコア基板１１は、例えば銅張積層板（Copper Clad Laminated：ＣＣＬ）にスルーホール１０Ｘを形成し、スルーホール１０Ｘの側面にめっきを施すことで両面を導通させた後、サブトラクティブ法により配線１４，１５を形成することによって製造される。
このコア基板１１の両面側に、図５（ｂ）に示すように絶縁層１２，１３を形成する。次に、図５（ｃ）に示すように、配線１４，１５の上面の一部が露出されるように、絶縁層１２，１３の所定箇所にそれぞれ開口部１２Ｘ，１３Ｘを形成する。この開口部１２Ｘ，１３Ｘは、例えばレーザ加工によって形成される。
続いて、デスミア処理後、図５（ｄ）に示すように、絶縁層１２及び配線１４を覆うようにシード層Ｓ１を形成するとともに、絶縁層１３及び配線１５を覆うようにシード層Ｓ２を形成する。これらシード層Ｓ１，Ｓ２は、無電解銅めっき又はスパッタリングによって形成される。
次に、図５（ｅ）に示すように、例えばセミアディティブ法により配線パターン２０，３０及びビア１６，１７を形成する。すなわち、シード層Ｓ１上に配線パターン２０の形状に対応した開口パターン８０Ｘを有するドライフィルムレジスト（ＤＦＲ）８０をフォトリソグラフィ法により形成し、上記シード層Ｓ１を給電層とする電解めっきによって配線パターン２０及びビア１６を形成する。なお、配線パターン３０及びビア１７も、上記配線パターン２０及びビア１６と同様に形成される。
このように配線パターン２０，３０及びビア１６，１７が形成されると、図６（ａ）に示すように、ＤＦＲ８０及び不要なシード層Ｓ１，Ｓ２が除去される。
次に、図６（ｂ）に示すように、絶縁層１２の上面に、認識マーク２３（図２参照）の形状に対応した開口部８１Ｘを有するレジスト層８１を形成する。例えば配線パターン２０及び絶縁層１２を覆うようにレジスト層８１を形成後、フォトリソグラフィ法によりレジスト層８１を露光・現像して配線パターン２０の上面の一部を露出させる開口部８１Ｘを形成する。このときの開口部８１Ｘは、平面形状が四角形となる。なお、レジスト層８１の材料としては、所望の解像性があり、耐エッチング性がある材料であれば、特に限定されない。
次に、図６（ｃ）に示すように、レジスト層８１をエッチングマスクとして、開口部８１Ｘから露出している配線パターン２０の部分にハーフエッチングを施し、当該部分を所要の深さまで除去して薄くする。これにより、開口部８１Ｘから露出している配線パターン２０に凹部２０Ｘが形成される。この工程で使用されるエッチング液は、配線パターン２０の材料に応じて適宜選択することができる。例えば配線パターン２０として銅を用いる場合には、エッチング液として塩化第二鉄水溶液を用いることができる。なお、このようなエッチング加工（ハーフエッチング）により凹部２０Ｘを形成することも可能であるが、例えばプレス加工により凹部２０Ｘを形成することもできる。
続いて、上記凹部２０Ｘの形成後に、レジスト層８１を例えばアッシングにより除去する。
次いで、図６（ｄ）に示すように、絶縁層１２上に、配線パターン２０の上面の一部を露出させる開口部４０Ｘを有するソルダレジスト層４０を形成する。例えば配線パターン２０及び絶縁層１２を覆うようにソルダレジスト層４０を形成後、フォトリソグラフィ法によりソルダレジスト層４０を露光・現像して配線パターン２０の上面の一部を露出させる開口部４０Ｘを形成する。ここで、開口部４０Ｘは、上記レジスト層８１の開口部８１Ｘよりも平面形状が大きくなるように形成される。そして、この開口部４０Ｘによって、配線パターン２０の一部が半導体素子用パッド２１又は接続用パッド２２，２２Ａとしてソルダレジスト層４０から露出される。さらに、このとき、接続用パッド２２Ａでは、上記凹部２０Ｘの全てが開口部４０Ｘから露出され、その凹部２０Ｘによって認識マーク２３が形成される。
また、絶縁層１３の下面に、配線パターン３０の下面の一部を露出させる開口部４１Ｘを有するソルダレジスト層４１を形成する。例えば配線パターン３０及び絶縁層１３を覆うようにソルダレジスト層４１を形成後、フォトリソグラフィ法によりソルダレジスト層４１を露光・現像して配線パターン３０の下面の一部を露出させる開口部４１Ｘを形成する。この開口部４１Ｘによって、配線パターン３０の一部が外部接続用パッド３１としてソルダレジスト層４１から露出される。
次に、図６（ｅ）に示すように、外部接続用パッド３１上に、外部接続端子３２を形成する。例えば外部接続用パッド３１上に、適宜フラックスを塗布した後、外部接続端子３２（ここでは、はんだボール）を搭載し、２４０〜２６０℃程度の温度でリフローして固定する。その後、表面を洗浄してフラックスを除去する。
続いて、このように製造された配線基板２に半導体素子３を実装する。具体的には、配線基板２の半導体素子用パッド２１上に、半導体素子３のバンプ３ａをフリップチップ接合する。続いて、フリップチップ接合された配線基板２と半導体素子３との間に、アンダーフィル樹脂４を充填し、そのアンダーフィル樹脂４を硬化する。以上の製造工程により、本実施形態の下側パッケージ１を製造することができる。
次に、図７（ａ）に示すように、上側パッケージ５０を用意する。ここでは、図示を省略して詳細な説明を割愛するが、上側パッケージ５０は例えば以下のような方法で製造される。すなわち、半導体素子用パッド６２、ボンディング用パッド６３及び外部接続端子６４を有する配線基板６０を形成し、その配線基板６０の上面に形成された半導体素子用パッド６２に第１の半導体素子５２のバンプ５２ａをフリップチップ接合する。続いて、配線基板６０と第１の半導体素子５２との間にアンダーフィル樹脂５４を形成した後、第１の半導体素子５２の上に第２の半導体素子５３を接着剤により接着する。次いで、第２の半導体素子５３の上面に形成された電極パッド５３Ａと配線基板６０の上面に形成されたボンディング用パッド６３との間をボンディングワイヤ５６によりワイヤボンディング接続した後、半導体素子５２，５３及びボンディングワイヤ５６等を封止樹脂５５で樹脂封止する。
次に、下側パッケージ１に上側パッケージ５０を積層接合（実装）する。以下にこの方法について詳述する。
まず、下側パッケージ１がキャリア（図示略）に収納され、その収納された下側パッケージ１の表面（上面）が、固定点に配設されたカメラ（図示略）により撮影される。このとき、カメラにより撮影された撮影画像が画像処理され、下側パッケージ１の接続用パッド２２Ａに形成された認識マーク２３の位置が検出され、２つの認識マーク２３の配置位置から下側パッケージ１の品種が識別される。この識別によって下側パッケージ１が所望の品種（製品）でないと判別された場合には、その下側パッケージ１に上側パッケージ５０を搭載しないようにする。また、必要に応じてエラーメッセージを発する。
一方、下側パッケージ１が所望の品種（製品）であると判別された場合には、上記検出された認識マーク２３の位置に基づいて、下側パッケージ１の位置が認識される。そして、その認識された下側パッケージ１の位置に基づいて、図７（ａ）に示すように、下側パッケージ１の接続用パッド２２，２２Ａに、上側パッケージ５０の外部接続端子６４を位置合わせする。このとき、上側パッケージ５０の外部接続端子６４には図示しないフラックスが転写されている。
次に、キャリアにセットされている下側パッケージ１に位置合わせして上側パッケージ５０が載置されると、キャリアがリフロー炉（図示略）に搬送される。そして、このリフロー炉内では外部接続端子６４（はんだボール）がリフローされ、接続用パッド２２，２２Ａ部分で下側パッケージ１と上側パッケージ５０とが接合される。これにより、図７（ｂ）に示すようなＰＯＰ構造の半導体装置７０が製造される。
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）下側パッケージ１において、接続用パッド２２のうち少なくとも２つの接続用パッド２２Ａに、その接続用パッド２２Ａよりも小さい平面形状を有する認識マーク２３を形成するようにした。これにより、接続用パッド２２Ａに認識マーク機能を持たせることができ、認識マークを形成するための専用領域を別途設ける必要がなくなる。また、接続用パッド２２Ａの領域内に認識マーク２３を形成するようにしたため、接続用パッド２２Ａの平面形状を、その他の接続用パッド２２の平面形状と同様の円形形状とすることができる。すなわち、認識マーク機能を持つ接続用パッド２２Ａの平面形状を、配線の高密度化に対応可能な形状（例えば、円形形状）に維持することができる。
（２）接続用パッド２２，２２Ａよりも小さい平面形状となるように、つまり接続用パッド２２，２２Ａと異なる形状になるように認識マーク２３を形成するようにした。このため、カメラ等によって認識マーク２３を検出する際に、認識マーク２３と、接続用パッド２２，２２Ａとを容易に判別することができ、認識マーク２３の位置を容易に検出（認識）することができる。
（３）配線パターン２０に形成された凹部２０Ｘによって認識マーク２３が形成される、つまり認識マーク２３の輪郭（外形）が段差部によって形成される。これにより、カメラ等によって認識マーク２３を検出する際に、認識マーク２３と接続用パッド２２Ａの上面とのコントラストが得やすくなり、認識マーク２３の輪郭を認識し易くなるため、認識マーク２３の認識性を向上させることができる。したがって、下側パッケージ１に上側パッケージ５０を搭載する際において、下側パッケージ１の位置認識の精度を向上させることができる。
さらに、接続用パッド２２Ａの大部分に認識マーク２３が形成される場合であっても、その認識マーク２３は配線パターン２０によって形成されているため、上側パッケージ５０の外部接続端子６４と接合される配線パターン２０の表面積を、接続用パッド２２と同様に確保することができる。これにより、接続用パッド２２Ａにおいて、外部接続端子６４との接合強度が低下するといった問題の発生を抑制することができる。
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態では、認識マーク２３の平面形状を四角形状にしたが、これに限定されない。例えば図８に示すように、認識マーク２３の平面形状を十字状（図８（ａ）参照）や三角形状（図８（ｂ）参照）となるように形成してもよい。また、認識マーク２３の平面形状を円形形状（図８（ｃ）参照）となるように形成してもよい。このとき、認識マーク２３と接続用パッド２２，２２Ａとの平面形状が共に円形形状になるため、それら認識マーク２３と接続用パッド２２，２２Ａとを判別可能な面積差となるように、認識マーク２３を接続用パッド２２，２２Ａよりも小さく形成する。以上のように、接続用パッド２２，２２Ａと判別することのできる形状であれば、認識マーク２３の形状は特に限定されず、他にも例えば認識マーク２３の平面形状を×字形状や−字形状となるように形成することができる。
・上記実施形態では、接続用パッド２２Ａとして露出される配線パターン２０の一部に形成された凹部２０Ｘによって認識マーク２３を形成するようにした。これに限らず、例えば接続用パッド２２Ａとして露出される配線パターン２０の一部に凸部を形成し、その凸部によって認識マーク２３を形成するようにしてもよい。
・上記実施形態では、接続用パッド２２Ａとして露出される配線パターン２０の一部を薄化して認識マーク２３を形成するようにした。これに限らず、例えば図８（ｄ）に示すように、接続用パッド２２Ａとして露出される配線パターン２０の一部を除去し、その配線パターン２０の下層の絶縁層１２を露出させて認識マーク２３を形成するようにしてもよい。この場合には、認識マーク２３の境界部分が、絶縁層１２と配線パターン２０という材質の異なる部材によって形成されるため、カメラ等によって認識マーク２３を検出する際に、認識マーク２３の輪郭を認識し易くなる。これにより、認識マーク２３の認識性を向上させることができ、ひいては下側パッケージ１に上側パッケージ５０を搭載する際における下側パッケージ１の位置認識の精度を向上させることができる。但し、この場合には、上側パッケージ５０の外部接続端子６４との接合強度を考慮して、配線パターン２０を除去する領域を極力小さくすることが好ましい。
なお、図８（ｄ）では、接続用パッド２２Ａとして露出される配線パターン２０のうち、平面形状が直線形状の４つの小領域２３Ａで配線パターン２０が除去されている。また、これら４つの小領域２３Ａは、接続用パッド２２Ａの領域において平面視で略四角形を構成する位置に設けられている。そして、これら４つの小領域２３Ａを合わせた形状が認識マーク２３として機能する。
・上記実施形態における接続用パッド２２Ａ、つまり認識マーク２３の形成された接続用パッド２２Ａの数及び配置位置に特に限定されない。すなわち、接続用パッド２２Ａを３つ以上設けるようにしてもよい。また、上記実施形態では、接続用パッド２２Ａを下側パッケージ１の平面対角線上に設けるようにしたが、例えば下側パッケージにおいて平面視で三角形を構成する位置に接続用パッド２２Ａを設けるようにしてもよい。
・上記実施形態の下側パッケージ１の配線基板２において、配線パターン２０，３０の下層の構造については特に限定されない。例えばコア基板１１の構造及び材質は特に限定されない。また、コア基板１１上に形成される下層配線（例えば、配線１４，１５）とそれを覆う絶縁層（例えば、絶縁層１２，１３）の層数についても特に限定されない。あるいは、基板本体１０として、コアレス基板を用いるようにしてもよい。
・上記実施形態では、下側パッケージ１の配線基板２に外部接続端子３２を形成するようにしたが、この外部接続端子３２を省略することもできる。すなわち、必要なときに外部接続端子３２等を形成できるように配線パターン３０の一部が外部接続用パッド３１としてソルダレジスト層４１から露出された状態のままにしておいてもよい。
・上記実施形態の上側パッケージ５０においては、半導体素子の積層構造としてフリップチップ接続とワイヤボンディング接続を併用した構造を採用した。これに限らず、第１の半導体素子５２の上に第２の半導体素子５３を積層する際に、両方の半導体素子５２，５３を共にワイヤボンディング接続により接続する形態や、両方の半導体素子５２，５３を共にフリップチップ接続により接続した積層形態を採用してもよい。また、配線基板６０に実装する半導体素子は１つであってもよい。
１ 下側パッケージ（半導体パッケージ）
２ 配線基板
１２ 絶縁層
２０ 配線パターン
２０Ｘ 凹部
２２ 接続用パッド
２２Ａ 接続用パッド
２３ 認識マーク
５０ 上側パッケージ（搭載用部品）
６４ 外部接続端子
７０ 半導体装置

Claims (3)

  1. 最上層の配線パターンと、
    前記配線パターンを被覆し、前記配線パターンの一部を接続用パッドとして露出する開口部を有するソルダレジスト層と、
    半導体パッケージに搭載される搭載用部品の接続端子と電気的に接続される複数の前記接続用パッドと、
    前記接続用パッドのうち少なくとも２つの第１接続用パッドの領域内に形成され、前記第１接続用パッドよりも小さい平面形状を有する認識マークと、を有し、
    前記第１接続用パッドとして露出される前記配線パターンの一部に凹部又は凸部が形成されることで前記認識マークが形成されていることを特徴とする半導体パッケージ。
  2. 前記認識マークは、前記第１接続用パッドとして露出される前記配線パターンの一部が除去され該配線パターンの下層の絶縁層が露出されることで形成されていることを特徴とする請求項１に記載の半導体パッケージ。
  3. 前記第１接続用パッドの平面形状は円形形状であり、
    前記認識マークの平面形状は、前記第１接続用パッドと異なる形状であることを特徴とする請求項１又は２に記載の半導体パッケージ。
JP2011129230A 2011-06-09 2011-06-09 半導体パッケージ Active JP5795196B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011129230A JP5795196B2 (ja) 2011-06-09 2011-06-09 半導体パッケージ
US13/483,464 US9406620B2 (en) 2011-06-09 2012-05-30 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011129230A JP5795196B2 (ja) 2011-06-09 2011-06-09 半導体パッケージ

Publications (3)

Publication Number Publication Date
JP2012256741A JP2012256741A (ja) 2012-12-27
JP2012256741A5 JP2012256741A5 (ja) 2014-06-19
JP5795196B2 true JP5795196B2 (ja) 2015-10-14

Family

ID=47292492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011129230A Active JP5795196B2 (ja) 2011-06-09 2011-06-09 半導体パッケージ

Country Status (2)

Country Link
US (1) US9406620B2 (ja)
JP (1) JP5795196B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11131431B2 (en) 2014-09-28 2021-09-28 Jiaxing Super Lighting Electric Appliance Co., Ltd LED tube lamp
US9343386B2 (en) 2013-06-19 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment in the packaging of integrated circuits
CN103390563B (zh) * 2013-08-06 2016-03-30 江苏长电科技股份有限公司 先封后蚀芯片倒装三维***级金属线路板结构及工艺方法
CN103489792B (zh) * 2013-08-06 2016-02-03 江苏长电科技股份有限公司 先封后蚀三维***级芯片倒装封装结构及工艺方法
WO2016045630A1 (en) 2014-09-28 2016-03-31 Jiaxing Super Lighting Electric Appliance Co., Ltd Led tube lamp
US10560989B2 (en) 2014-09-28 2020-02-11 Jiaxing Super Lighting Electric Appliance Co., Ltd LED tube lamp
US10514134B2 (en) 2014-12-05 2019-12-24 Jiaxing Super Lighting Electric Appliance Co., Ltd LED tube lamp
US11519565B2 (en) 2015-03-10 2022-12-06 Jiaxing Super Lighting Electric Appliance Co., Ltd LED lamp and its power source module
US11028973B2 (en) 2015-03-10 2021-06-08 Jiaxing Super Lighting Electric Appliance Co., Ltd. Led tube lamp
US9897265B2 (en) 2015-03-10 2018-02-20 Jiaxing Super Lighting Electric Appliance Co., Ltd. LED tube lamp having LED light strip
US11035526B2 (en) 2015-12-09 2021-06-15 Jiaxing Super Lighting Electric Appliance Co., Ltd. LED tube lamp
CN110475429A (zh) * 2018-05-10 2019-11-19 Oppo广东移动通信有限公司 半导体元件和贴片机、贴片***
KR102554017B1 (ko) 2018-10-02 2023-07-11 삼성전자주식회사 반도체 패키지
JP2022175499A (ja) * 2021-05-13 2022-11-25 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002082540A1 (fr) 2001-03-30 2002-10-17 Fujitsu Limited Dispositif a semi-conducteurs, son procede de fabrication et substrat semi-conducteur connexe
JP2003318359A (ja) * 2002-04-25 2003-11-07 Optrex Corp 配線板および実装配線板
JP3989869B2 (ja) * 2003-04-14 2007-10-10 沖電気工業株式会社 半導体装置及びその製造方法
US8072076B2 (en) * 2006-10-11 2011-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structures and integrated circuit chip having the same
JP5049573B2 (ja) * 2006-12-12 2012-10-17 新光電気工業株式会社 半導体装置
KR100809726B1 (ko) * 2007-05-14 2008-03-06 삼성전자주식회사 얼라인 마크, 상기 얼라인 마크를 구비하는 반도체 칩,상기 반도체 칩을 구비하는 반도체 패키지 및 상기 반도체칩과 상기 반도체 패키지의 제조방법들
JP5232460B2 (ja) 2007-12-12 2013-07-10 新光電気工業株式会社 半導体パッケージ

Also Published As

Publication number Publication date
US20120313265A1 (en) 2012-12-13
US9406620B2 (en) 2016-08-02
JP2012256741A (ja) 2012-12-27

Similar Documents

Publication Publication Date Title
JP5795196B2 (ja) 半導体パッケージ
JP6076653B2 (ja) 電子部品内蔵基板及び電子部品内蔵基板の製造方法
JP5851211B2 (ja) 半導体パッケージ、半導体パッケージの製造方法及び半導体装置
JP5460388B2 (ja) 半導体装置及びその製造方法
TWI483363B (zh) 晶片封裝基板、晶片封裝結構及其製作方法
JP2013162128A (ja) パッケージ−オン−パッケージタイプの半導体パッケージ及びその製造方法
US20060091524A1 (en) Semiconductor module, process for producing the same, and film interposer
US20140061951A1 (en) Package on package structure and method for manufacturing same
US9204546B2 (en) Circuit board and manufacturing method thereof
JP6352644B2 (ja) 配線基板及び半導体パッケージの製造方法
JP2008218979A (ja) 電子パッケージ及びその製造方法
JP2010287870A (ja) プリント基板及びそれを含んだ半導体装置、並びにプリント基板の製造方法
JP2011014944A (ja) 電子部品実装構造体の製造方法
JP2017174849A (ja) 半導体装置及び半導体装置の製造方法
KR20160086181A (ko) 인쇄회로기판, 패키지 및 그 제조방법
TWI506758B (zh) 層疊封裝結構及其製作方法
JP6713289B2 (ja) 半導体装置及び半導体装置の製造方法
KR102633431B1 (ko) 반도체 장치 및 이의 제조 방법
CN113496983A (zh) 半导体封装载板及其制法与半导体封装制程
KR20220077751A (ko) 인쇄회로기판 및 전자부품 패키지
KR101340348B1 (ko) 마스크 패턴을 이용한 칩 내장형 패키지 기판 및 그 제조방법
TWI720735B (zh) 封裝結構及其製造方法
US11908810B2 (en) Hybrid semiconductor device and electronic device
JP4955997B2 (ja) 回路モジュールおよび回路モジュールの製造方法
US20190013263A1 (en) Wiring board and semiconductor package

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140423

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150812

R150 Certificate of patent or registration of utility model

Ref document number: 5795196

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150