JP2013062549A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2013062549A JP2013062549A JP2013000851A JP2013000851A JP2013062549A JP 2013062549 A JP2013062549 A JP 2013062549A JP 2013000851 A JP2013000851 A JP 2013000851A JP 2013000851 A JP2013000851 A JP 2013000851A JP 2013062549 A JP2013062549 A JP 2013062549A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- surface side
- frame material
- semiconductor element
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】ボンディングワイヤ長を長くすることなく、ワイヤ流れの発生を抑制することのできる半導体装置の製造方法を提供する。
【解決手段】リードフレーム材1の表面側に形成した金属めっき層3,4をレジストマスクとして表面側からリードフレーム材1に所定深さのハーフエッチング加工を行い、外枠の一部又は全部と導体端子6及び中継端子7とを突出させ、リードフレーム材1に半導体素子8を搭載した後、半導体素子8とそれぞれ対応する導体端子6との間を直接、または中継端子7を中継してボンディングワイヤ9によって接続し、半導体素子8、導体端子6、中継端子7、及びボンディングワイヤ9を含むリードフレーム材1の表面側を樹脂封止し、リードフレーム材1の裏面側に、裏面側に形成された金属めっき層3をレジストマスクとしてエッチング加工を行って、外部接続端子部13を突出させて独立させる半導体装置の製造方法。
【選択図】 図2
【解決手段】リードフレーム材1の表面側に形成した金属めっき層3,4をレジストマスクとして表面側からリードフレーム材1に所定深さのハーフエッチング加工を行い、外枠の一部又は全部と導体端子6及び中継端子7とを突出させ、リードフレーム材1に半導体素子8を搭載した後、半導体素子8とそれぞれ対応する導体端子6との間を直接、または中継端子7を中継してボンディングワイヤ9によって接続し、半導体素子8、導体端子6、中継端子7、及びボンディングワイヤ9を含むリードフレーム材1の表面側を樹脂封止し、リードフレーム材1の裏面側に、裏面側に形成された金属めっき層3をレジストマスクとしてエッチング加工を行って、外部接続端子部13を突出させて独立させる半導体装置の製造方法。
【選択図】 図2
Description
本発明は、リードフレームを使用した表面実装タイプの半導体装置の製造方法に関する。
半導体装置のパッケージの構造としては、外部入出力用のピンを四辺に配置したQFP(Quad Flat Package)、外部入出力用のピンが外部に出ていないQFN(Quad Flat Non-leaded Package)、平たいパッケージの下面に外部入出力用のパッド(ハンダボール)が並んでいるBGA(Ball Grid Array)等のタイプがあるが、半導体の高集積化、多ピン配列には限界があることと、製造コストが嵩むという問題を有している。
近年の半導体の高集積化、多ピン配列のニーズに対応する半導体装置の構造として、特許文献1に記載されたものがある。これは、図8(E)に示すように、中央に半導体素子51が配置され、その半導体素子51の周辺にエリアアレイ状に、表面側がワイヤボンディング部52であり裏面側が外部接続端子部53である導体端子54が配置され、ワイヤボンディング部52と半導体素子51の各電極パッドがボンディングワイヤ56で電気的に接続され、半導体素子51、ボンディングワイヤ52及び導体端子54の表面側半分が封止樹脂58で樹脂封止されている半導体装置50である。
近年の半導体の高集積化、多ピン配列のニーズに対応する半導体装置の構造として、特許文献1に記載されたものがある。これは、図8(E)に示すように、中央に半導体素子51が配置され、その半導体素子51の周辺にエリアアレイ状に、表面側がワイヤボンディング部52であり裏面側が外部接続端子部53である導体端子54が配置され、ワイヤボンディング部52と半導体素子51の各電極パッドがボンディングワイヤ56で電気的に接続され、半導体素子51、ボンディングワイヤ52及び導体端子54の表面側半分が封止樹脂58で樹脂封止されている半導体装置50である。
この半導体装置の製造方法は、次の工程からなる。
図8(A)に示すように、板状のリードフレーム材61の表面側に、中央に搭載予定の半導体素子51を囲んで形成されるワイヤボンディング部52及びこれを囲む外枠57と、ワイヤボンディング部52に対応して裏面側に形成される外部接続端子部53とに金めっき層62、63を形成する(第1工程)。
図8(A)に示すように、板状のリードフレーム材61の表面側に、中央に搭載予定の半導体素子51を囲んで形成されるワイヤボンディング部52及びこれを囲む外枠57と、ワイヤボンディング部52に対応して裏面側に形成される外部接続端子部53とに金めっき層62、63を形成する(第1工程)。
次に、図8(B)に示すように、リードフレーム材61の裏面側に耐エッチングレジスト膜64を形成した後、表面側に形成された金めっき層62をレジストマスクとして表面側からリードフレーム材61に所定深さのエッチング加工(ハーフエッチング)を行う。これによって、外枠57とワイヤボンディング部52とを突出させる(第2工程)。
そして、図8(C)に示すように、ハーフエッチングされたリードフレーム材61の表面側中央に半導体素子51を銀・エポキシ系樹脂からなる接着剤60を介して搭載した後、半導体素子51の電極パッド部55とそれぞれ対応するワイヤボンディング部52との間をボンディングワイヤ56によって接続し、電気的導通回路を形成する(第3工程)。
この後、図8(D)に示すように、半導体素子51、ボンディングワイヤ56、及び突出した外枠57を含むリードフレーム材61の表面側を封止樹脂58で樹脂封止する(第4工程)。
以上の処理が終わった後、リードフレーム材61の裏面側に貼着していた耐エッチングレジスト膜64を除去する。更に、図8(E)に示すように、リードフレーム材61の裏面側に、裏面側に形成された金めっき層63をレジストマスクとしてエッチング加工を行って、外部接続端子部53を突出させると共に、隣り合う外部接続端子部53を電気的に独立させる(第5工程)。この後、外枠57の分離を行って、独立した半導体装置50が得られる。
この構造により、多列QFNよりもより柔軟なフットプリント(部品を実装する銅箔パターン)を持つエリアアレイ・パッケージが提供でき、また、銅板のリードフレームを使用できるため、有機基板パッケージよりも放熱性・電気特性・信頼性およびコストパフォーマンスが高いという効果が得られる。
この構造により、多列QFNよりもより柔軟なフットプリント(部品を実装する銅箔パターン)を持つエリアアレイ・パッケージが提供でき、また、銅板のリードフレームを使用できるため、有機基板パッケージよりも放熱性・電気特性・信頼性およびコストパフォーマンスが高いという効果が得られる。
しかしながら、前記の表面実装タイプ半導体装置の場合、実装ボードの都合や多ピンが要求されて列数が増え、端子ピッチが長くなると、図9に示すようにパッケージサイズが大きくなり、それに伴ってボンディングワイヤ56の長さが長くなる。そうすると、ワイヤ配線が複雑になったり、ボンディング作業が難しくなったりするなどして作業性が低下し、さらにその後の樹脂封止工程でワイヤ流れが発生してショートしたり接触不良となったりする等の問題が多発する可能性がある。ここで、「ワイヤ流れ」とは、半導体素子と導体端子とを接続するボンディングワイヤが、樹脂封止の際に注入される封止樹脂により流されて変形することである。特に、ボンディングワイヤが細線化している近年では、ボンディングワイヤの剛性が小さいため、ワイヤ流れの影響が大きくなっている。
上記問題を解決する方策としては、通常ワイヤ配線する部分を、配線パターンの引き回しで内側に配置することが考えられるが、前掲の特許文献1に記載されたような構成の半導体装置は、多列・多ピンで狭ピッチを可能とする半導体装置であるが、狭ピッチの場合はスペースを確保しにくいため、配線パターンの引き回しが出来ない。
そこで本発明は、多列・多ピンの要求等の理由で、パッケージサイズが大きくなった場合においても、ボンディングワイヤ長を長くすることなく半導体素子と導体端子とを接続し、それによりワイヤ流れの発生を抑制することのできる半導体装置の製造方法を提供することを目的とする。
前記課題を解決するため、本発明の半導体装置の製造方法は、半導体素子が配置され、その半導体素子の周辺エリアに、表面側がワイヤボンディング部であり裏面側が外部接続端子部である複数の導体端子がアレイ状に配置され、前記半導体素子の周辺エリアに、中継端子が配置され、前記ワイヤボンディング部と前記半導体素子の間が直接、または前記中継端子を中継してボンディングワイヤで接続され、前記半導体素子、前記ボンディングワイヤ及び前記導体端子の表面側略半分が樹脂封止されている半導体装置の製造方法であって、
リードフレーム材の表面側に形成される前記ワイヤボンディング部及び前記中継端子と、前記リードフレーム材の裏面側に形成される前記外部接続端子部とに金属めっき層を形成する第1工程と、
前記リードフレーム材の表面側に形成した前記金属めっき層をレジストマスクとして表面側から該リードフレーム材に所定深さのハーフエッチング加工を行い、前記外枠の一部又は全部と前記ワイヤボンディング部及び中継端子とを突出させる第2工程と、
前記リードフレーム材に前記半導体素子を搭載した後、該半導体素子とそれぞれ対応する前記ワイヤボンディング部との間を直接、または前記中継端子を中継してボンディングワイヤによって接続する第3工程と、
前記半導体素子、前記導体端子、前記中継端子、及び前記ボンディングワイヤを含む前記リードフレーム材の表面側を樹脂封止する第4工程と、
前記リードフレーム材の裏面側に、裏面側に形成された前記金属めっき層をレジストマスクとしてエッチング加工を行って、前記外部接続端子部を突出させて独立させる第5工程とを有することを特徴とする。
この製造工程により、ボンディングワイヤの長さが短くなり、ワイヤ流れによるボンディングワイヤ同士の接触を防止できるため、信頼性の高い半導体装置が得られる。
リードフレーム材の表面側に形成される前記ワイヤボンディング部及び前記中継端子と、前記リードフレーム材の裏面側に形成される前記外部接続端子部とに金属めっき層を形成する第1工程と、
前記リードフレーム材の表面側に形成した前記金属めっき層をレジストマスクとして表面側から該リードフレーム材に所定深さのハーフエッチング加工を行い、前記外枠の一部又は全部と前記ワイヤボンディング部及び中継端子とを突出させる第2工程と、
前記リードフレーム材に前記半導体素子を搭載した後、該半導体素子とそれぞれ対応する前記ワイヤボンディング部との間を直接、または前記中継端子を中継してボンディングワイヤによって接続する第3工程と、
前記半導体素子、前記導体端子、前記中継端子、及び前記ボンディングワイヤを含む前記リードフレーム材の表面側を樹脂封止する第4工程と、
前記リードフレーム材の裏面側に、裏面側に形成された前記金属めっき層をレジストマスクとしてエッチング加工を行って、前記外部接続端子部を突出させて独立させる第5工程とを有することを特徴とする。
この製造工程により、ボンディングワイヤの長さが短くなり、ワイヤ流れによるボンディングワイヤ同士の接触を防止できるため、信頼性の高い半導体装置が得られる。
前記第1工程において、前記中継端子形成位置に対応する前記リードフレーム材の裏面側には前記金属めっき層を形成しないことにより、第5工程によるリードフレーム材の裏面のエッチングによって中継端子の裏面側の導体部分の除去が行われるため、半導体装置の裏面側に露出する導体の高密度化に伴う短絡事故等の発生を抑制することができる。
なお、先行技術として掲げた特許文献2、3には、半導体素子の周囲にバスバーリードを設けて共通電極として使用できることが記載されているが、このバスリードを共通電極とすることでは、前記課題を解決することはできない。
本発明によれば、ボンディングワイヤの長さが短くなり、ワイヤ流れによるボンディングワイヤ同士の接触を防止できるため、信頼性の高い半導体装置が得られる。
以下、本発明の実施の形態を、図面を用いて説明する。
図1は本発明の実施の形態に係る半導体装置の断面図である。半導体装置11は、中央に配置された半導体素子8と、半導体装置11の半導体素子8の周辺エリアにアレイ状に配置され表面側がワイヤボンディング部12であり裏面側が外部接続端子部13である導体端子6と、半導体素子8と導体端子6との間を中継する中継端子7と、ワイヤボンディング部12と半導体素子8の電極パッドを直接または中継端子7を経由して接続するボンディングワイヤ9と、導体端子6の略半分、中継端子7、ボンディングワイヤ9及び半導体素子8を樹脂封止する封止樹脂10とを有している。
ここで中継端子7は半導体素子8の電極パッドと導体端子6との間を中継することにより、ボンディングワイヤ9の長さが短くなり、ワイヤ流れによるボンディングワイヤ9同士の接触を防止することができる。
また封止樹脂10の裏面側から中継端子7を突出させないことにより、ハンダ実装時に隣接する外部接続端子同士のショートを防ぐことができる。
図1は本発明の実施の形態に係る半導体装置の断面図である。半導体装置11は、中央に配置された半導体素子8と、半導体装置11の半導体素子8の周辺エリアにアレイ状に配置され表面側がワイヤボンディング部12であり裏面側が外部接続端子部13である導体端子6と、半導体素子8と導体端子6との間を中継する中継端子7と、ワイヤボンディング部12と半導体素子8の電極パッドを直接または中継端子7を経由して接続するボンディングワイヤ9と、導体端子6の略半分、中継端子7、ボンディングワイヤ9及び半導体素子8を樹脂封止する封止樹脂10とを有している。
ここで中継端子7は半導体素子8の電極パッドと導体端子6との間を中継することにより、ボンディングワイヤ9の長さが短くなり、ワイヤ流れによるボンディングワイヤ9同士の接触を防止することができる。
また封止樹脂10の裏面側から中継端子7を突出させないことにより、ハンダ実装時に隣接する外部接続端子同士のショートを防ぐことができる。
図2は本発明の実施の形態に係る半導体装置の製造工程を示す工程図である。図2(a)は銅板からなるリードフレーム材1を示している。このリードフレーム材1の表面及び裏面の所定部、すなわち金属めっきを施さない部分に、図2(b)に示すようにレジスト膜2を設ける。このレジスト膜2は、リードフレーム材1の表面及び裏面を耐めっき性のフォトレジスト膜で覆った後、金属めっきを施す部分の露光処理とこれに続く現像処理を行うことにより形成することができる。次いで、図2(c)に示すようにレジスト膜2が設けられていない部分に金属めっき層3,4を形成する(第1工程)。
金属めっき層3,4のうち、金属めっき層3は後に導体端子6のボンディング部(表面)及び外部接続端子部(裏面)並びに半導体素子の底面の接合部となる部分、金属めっき層4は後に中継端子7のボンディング部となる部分である。この金属めっき層3,4は、最初にニッケル等の下地層めっきを施した後に、Au等の貴金属めっきを行うことにより形成する。このように、下地めっき層を介してAu等の貴金属で金属めっき層3,4を形成することによって、リードフレーム材1に銅等を使用する場合のボンダビリティの確保と半田濡れ性の確保を維持している。
次に、図2(d)に示すようにレジスト膜2を剥離液等を用いて除去し、金属めっき層3,4をリードフレーム材1上に露出させる。次いで図2(e)に示すようにリードフレーム材1の裏面に耐エッチングレジスト膜としてのテープ5を貼り付ける。次に、図2(f)に示すように、リードフレーム材1の表面側に形成された金属めっき層3,4をレジストマスクとして表面側からリードフレーム材1に所定深さのエッチング加工(ハーフエッチング)を行う。これによって、導体端子6と中継端子7のワイヤボンディング部を突出させる(第2工程)。
次に、図2(g)に示すようにリードフレーム材1の裏面のテープ5を剥がし、次いで図2(h)に示すようにリードフレーム材1に半導体素子8を銀・エポキシ系の導電性接着剤等を用いて搭載した後、半導体素子8の電極パッド部と対応する導体端子6のワイヤボンディング部との間を直接、または中継端子7を中継してボンディングワイヤ9によって接続し(第3工程)、次いで半導体素子8、ボンディングワイヤ9を含むリードフレーム材1の表面側を封止樹脂10により封止する(第4工程)。
次に、図2(i)に示すように、リードフレーム材1の裏面側に、裏面側に形成された金属めっき層3をレジストマスクとしてエッチング加工して、導体端子6下部の外部接続端子部および半導体素子8底面の接合部を突出させる(第5工程)。なお、このとき、中継端子7の下部は、金属めっき層3が形成されていないため、エッチングにより除去される。
最後に、図2(j)に示すように、外周を定寸に切断して半導体装置を得る。
最後に、図2(j)に示すように、外周を定寸に切断して半導体装置を得る。
以上の製造方法により、ワイヤ流れ不良の無い半導体装置を実現することができる。
なお、半導体装置下面の中継端子7の銅の部分の露出が問題になる場合は、裏面よりポッティング等で絶縁してもよい。
なお、半導体装置下面の中継端子7の銅の部分の露出が問題になる場合は、裏面よりポッティング等で絶縁してもよい。
中継端子7の配置の例を図3〜図5に示す。
図3は、半導体素子8の周辺エリアの導体端子6の最外列の内側に、半導体素子8を囲むように中継端子7を列状に配列した例を示している。
このように、半導体素子8と導体端子6の最外列への接続は中継端子7を介するため、ボンディングワイヤ9の長さが短くなり、ワイヤ流れを防ぐことができる。
図3は、半導体素子8の周辺エリアの導体端子6の最外列の内側に、半導体素子8を囲むように中継端子7を列状に配列した例を示している。
このように、半導体素子8と導体端子6の最外列への接続は中継端子7を介するため、ボンディングワイヤ9の長さが短くなり、ワイヤ流れを防ぐことができる。
図4は、半導体素子8の周辺エリアの導体端子6の最外列の内側に、中継端子7を不規則に配置した例を示している。
このように、半導体素子8と導体端子6の最外列への接続に不規則に設けた中継端子7を介することにより、効果的にワイヤ流れを防ぎ、かつ端子配置の自由度も増すことができる。
このように、半導体素子8と導体端子6の最外列への接続に不規則に設けた中継端子7を介することにより、効果的にワイヤ流れを防ぎ、かつ端子配置の自由度も増すことができる。
図5は、半導体素子8の周辺エリアの導体端子6の最外列の内側に、半導体素子8の電極パッドからの距離が長い位置、例えばコーナー部の導体端子6を接続するために中継端子7を配置した例を示している。
このようにワイヤ長が最も長くなる箇所にのみ中継端子7を設けることで、効果的にワイヤ流れを防ぐようにしてもよい。
このようにワイヤ長が最も長くなる箇所にのみ中継端子7を設けることで、効果的にワイヤ流れを防ぐようにしてもよい。
中継端子7の形状は、導体端子6の形状とは異なる形状で形成することが好ましい。すなわち、図6に示すように、導体端子6の形状が円形のときは、中継端子7の形状を楕円形とすることにより、ワイヤボンディングの際の導体端子6と中継端子7との画像認識精度が向上して、配線ミスを防ぐことができる。
なお、中継端子7の形状は楕円形に限らず、多角形や端子周囲に切り欠き若しくは溝部を有する凹凸形状など円形と区別できる形状であればよい。
なお、中継端子7の形状は楕円形に限らず、多角形や端子周囲に切り欠き若しくは溝部を有する凹凸形状など円形と区別できる形状であればよい。
図7は本発明の別の実施の形態における導体端子と中継端子の配列例を示すものであり、(a)は平面図、(b)は断面図である。この図7のように、中継端子7の端を導体端子6と繋げば、1つの端子と1回のボンディングで接続することが可能となる。
1 リードフレーム材
2 レジスト膜
3,4 金属めっき層
5 テープ
6 導体端子
7 中継端子
8 半導体素子
9 ボンディングワイヤ
10 封止樹脂
11 半導体装置
12 ワイヤボンディング部
13 外部接続端子部
2 レジスト膜
3,4 金属めっき層
5 テープ
6 導体端子
7 中継端子
8 半導体素子
9 ボンディングワイヤ
10 封止樹脂
11 半導体装置
12 ワイヤボンディング部
13 外部接続端子部
Claims (2)
- 半導体素子が配置され、その半導体素子の周辺エリアに、表面側がワイヤボンディング部であり裏面側が外部接続端子部である複数の導体端子がアレイ状に配置され、前記半導体素子の周辺エリアに、中継端子が配置され、前記ワイヤボンディング部と前記半導体素子の間が直接、または前記中継端子を中継してボンディングワイヤで接続され、前記半導体素子、前記ボンディングワイヤ及び前記導体端子の表面側略半分が樹脂封止されている半導体装置の製造方法であって、
リードフレーム材の表面側に形成される前記ワイヤボンディング部及び前記中継端子と、前記リードフレーム材の裏面側に形成される前記外部接続端子部とに金属めっき層を形成する第1工程と、
前記リードフレーム材の表面側に形成した前記金属めっき層をレジストマスクとして表面側から該リードフレーム材に所定深さのハーフエッチング加工を行い、前記外枠の一部又は全部と前記ワイヤボンディング部及び中継端子とを突出させる第2工程と、
前記リードフレーム材に前記半導体素子を搭載した後、該半導体素子とそれぞれ対応する前記ワイヤボンディング部との間を直接、または前記中継端子を中継してボンディングワイヤによって接続する第3工程と、
前記半導体素子、前記導体端子、前記中継端子、及び前記ボンディングワイヤを含む前記リードフレーム材の表面側を樹脂封止する第4工程と、
前記リードフレーム材の裏面側に、裏面側に形成された前記金属めっき層をレジストマスクとしてエッチング加工を行って、前記外部接続端子部を突出させて独立させる第5工程とを有することを特徴とする半導体装置の製造方法。 - 前記第1工程において、前記中継端子形成位置に対応する前記リードフレーム材の裏面側には前記金属めっき層を形成しないことを特徴とする請求項1記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013000851A JP2013062549A (ja) | 2013-01-08 | 2013-01-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013000851A JP2013062549A (ja) | 2013-01-08 | 2013-01-08 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009004066A Division JP5178541B2 (ja) | 2009-01-09 | 2009-01-09 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013062549A true JP2013062549A (ja) | 2013-04-04 |
Family
ID=48186892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013000851A Pending JP2013062549A (ja) | 2013-01-08 | 2013-01-08 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013062549A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017135286A (ja) * | 2016-01-28 | 2017-08-03 | 新光電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11251505A (ja) * | 1998-03-04 | 1999-09-17 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
JP2001024135A (ja) * | 1999-07-07 | 2001-01-26 | Mitsui High Tec Inc | 半導体装置の製造方法 |
JP2004179622A (ja) * | 2002-11-15 | 2004-06-24 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2008227410A (ja) * | 2007-03-15 | 2008-09-25 | Mitsui High Tec Inc | 半導体装置およびその製造方法 |
-
2013
- 2013-01-08 JP JP2013000851A patent/JP2013062549A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11251505A (ja) * | 1998-03-04 | 1999-09-17 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
JP2001024135A (ja) * | 1999-07-07 | 2001-01-26 | Mitsui High Tec Inc | 半導体装置の製造方法 |
JP2004179622A (ja) * | 2002-11-15 | 2004-06-24 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2008227410A (ja) * | 2007-03-15 | 2008-09-25 | Mitsui High Tec Inc | 半導体装置およびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017135286A (ja) * | 2016-01-28 | 2017-08-03 | 新光電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7808084B1 (en) | Semiconductor package with half-etched locking features | |
JP5232394B2 (ja) | 半導体装置の製造方法 | |
KR101440933B1 (ko) | 범프 기술을 이용하는 ic 패키지 시스템 | |
KR20090004908A (ko) | 통합 tht 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법 | |
US20160148876A1 (en) | Flat no-leads package with improved contact pins | |
US20120097430A1 (en) | Packaging substrate and method of fabricating the same | |
CN107039368B (zh) | 树脂密封型半导体装置 | |
US20120306064A1 (en) | Chip package | |
JP5178541B2 (ja) | 半導体装置 | |
JP5545332B2 (ja) | 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置 | |
US20130320527A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
US8624368B2 (en) | Quad flat non-leaded semiconductor package | |
US20110309483A1 (en) | Semiconductor Device | |
US9299626B2 (en) | Die package structure | |
JP2000077596A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
JP2004363365A (ja) | 半導体装置及びその製造方法 | |
US8471383B2 (en) | Semiconductor package and fabrication method thereof | |
TWI416637B (zh) | 晶片封裝結構及晶片封裝方法 | |
US10707153B2 (en) | Semiconductor device having die pad | |
JP2013062549A (ja) | 半導体装置の製造方法 | |
JP2017212387A (ja) | リードフレームの製造方法、電子装置の製造方法、および電子装置 | |
US20140284803A1 (en) | Semiconductor package and fabrication method thereof | |
TWI387080B (zh) | 四方扁平無引腳之半導體封裝結構及封裝方法 | |
US20170018487A1 (en) | Thermal enhancement for quad flat no lead (qfn) packages | |
JP4994883B2 (ja) | 樹脂封止型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140114 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140520 |