JP2014029958A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2014029958A
JP2014029958A JP2012170397A JP2012170397A JP2014029958A JP 2014029958 A JP2014029958 A JP 2014029958A JP 2012170397 A JP2012170397 A JP 2012170397A JP 2012170397 A JP2012170397 A JP 2012170397A JP 2014029958 A JP2014029958 A JP 2014029958A
Authority
JP
Japan
Prior art keywords
resin composition
semiconductor chip
semiconductor device
composition layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012170397A
Other languages
English (en)
Other versions
JP6171280B2 (ja
Inventor
Shigeo Nakamura
茂雄 中村
Hirohisa Narabashi
弘久 奈良橋
Genjin Mako
玄迅 真子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ajinomoto Co Inc
Original Assignee
Ajinomoto Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ajinomoto Co Inc filed Critical Ajinomoto Co Inc
Priority to JP2012170397A priority Critical patent/JP6171280B2/ja
Publication of JP2014029958A publication Critical patent/JP2014029958A/ja
Application granted granted Critical
Publication of JP6171280B2 publication Critical patent/JP6171280B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Manufacture Of Macromolecular Shaped Articles (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】さらなる小型化、高集積化、高機能化が可能な半導体装置の製造方法。
【解決手段】半導体装置１０の製造方法は、半導体チップ搭載面２０ａを有し、複数個の半導体チップ３０が搭載された実装基板２０を用意する工程と、支持体、及び支持体上に設けられた樹脂組成物層を有する封止フィルムであって、樹脂組成物層上に設けられたカバーフィルムをさらに備える封止フィルムを用意する工程と、半導体チップ搭載面側に、カバーフィルムを剥離しながら、樹脂組成物層を接合させて封止フィルムを仮付けする工程と、減圧条件下で、支持体側から加温及び加圧することにより、半導体チップを覆うように半導体チップを樹脂組成物層に埋め込む工程と、加熱することにより、半導体チップが埋め込まれた樹脂組成物層を硬化して、半導体チップを封止する硬化体４４とする工程とを含む。
【選択図】図２

Description

本発明は、半導体装置の製造方法、及びかかる製造方法によって製造された半導体装置に関する。
近年、スマートフォン、タブレットＰＣといった小型の高機能携帯端末の需要が増大している。こうした小型の高機能携帯端末に用いられる半導体装置のさらなる高機能化、小型化が求められている。このような課題を解決するために、例えば、２個以上の半導体チップを内包するように封止したマルチチップパッケージ、さらには複数個のマルチチップパッケージ同士を互いに接合することにより構成されるパッケージオンパッケージ（ＰｏＰ）と称される構造が注目されている。こうしたパッケージオンパッケージの構成としては、例えば、所定のパッケージ上に、さらに別のパッケージを搭載し、互いに電気的に接続する形態が挙げられる。
上述のようなパッケージを製造するにあたり、実装基板上に半導体チップを搭載する方法としては、例えば、半導体チップの電極を実装基板側とは反対側に向けて、いわゆるフェイスアップ状態で実装基板に搭載し、半導体チップの電極と実装基板の電極とをボンディングワイヤで接続するワイヤボンディング実装と、半導体チップの電極を実装基板側に向けて、いわゆるフェイスダウン状態で搭載し、半導体チップの電極と実装基板の電極とを直接的に接続するフリップチップ実装とが知られている。フリップチップ実装の場合には、半導体チップ側の電極にバンプと称される突起電極を形成し、バンプと実装基板側の電極とを接合させている。
さらに半導体チップが搭載された実装基板は、エポキシモールディングコンパウンド（封止樹脂）によるトランスファーモールド法、封止樹脂からなる封止フィルムを圧着する真空熱プレス法等の方法により、搭載された半導体チップ、ボンディングワイヤ、バンプを封止するモールド（硬化体）を形成することによって、パッケージとしている（特許文献１参照）。
国際公開第２０１０／００１５９７号
しかしながら、従来用いられているパッケージのモールドの材料（封止樹脂）では、導体層をその表面上に形成することができない。よって、モールドに電極を露出させる開口部（ビアホール）を設けた上で、一方のパッケージのビアホールより露出させた電極と、他方のパッケージの突起電極（例えば半田ボール）とを直接的に接続する必要があった。このため双方のマルチチップパッケージの電極の位置を精密に合わせる必要があるが、従来用いられているパッケージのモールドの材料では、導体層をモールドの表面上に形成することができないため、パッケージの突起電極が実装基板の電極の直上に位置するように配置するしかなく、また電極の数が制限されてしまうことから、搭載できるパッケージが制限されていた。
また、モールドをトランスファーモールド法で形成する場合には、成型用金型が必要であり、かつ封止樹脂が多量に必要となるため、製造コストが高騰してしまう。
さらに、封止フィルムを用いる真空熱プレス法による封止工程では、封止フィルムの積層と熱硬化との実施に長時間を要し、かつ圧力、温度等の条件の制御が困難であるため、形成されるモールドの性状が不均一となってしまい、特に搭載された半導体チップの直下の空隙にボイドが発生し、パッケージの電気的特性が劣化してしまう場合があった。しかも厚さが薄い半導体チップを封止する場合には真空熱プレス法における圧力を比較的低めに設定する必要があるが、この場合の圧力の制御は技術的に困難であるため半導体チップに過大な圧力が加わることにより、半導体チップが破損してしまう場合があった。
本発明は、上記問題点に鑑みてなされたものであって、上記の問題点を解決することができる半導体装置の製造方法を提供することを目的としている。
本発明者らは、鋭意検討した結果、所定の封止フィルムを用いることにより上記問題点を解決できることを見出し、本発明を完成するに至った。
すなわち、本発明は、下記［１］〜［１８］を提供する。
［１］ 半導体チップ搭載面を有し、該半導体チップ搭載面に、複数個の半導体チップがフリップチップ接続及び／又はワイヤボンディング接続により搭載された実装基板を用意する工程と、
支持体、及び該支持体上に設けられた樹脂組成物層を有する封止フィルムであって、該樹脂組成物層上に設けられたカバーフィルムをさらに備える封止フィルムを用意する工程と、
前記半導体チップ搭載面側に、前記カバーフィルムを剥離しながら、前記樹脂組成物層を接合させて前記封止フィルムを仮付けする工程と、
減圧条件下で、前記支持体側から加温及び加圧することにより、前記半導体チップを覆うように前記半導体チップを前記樹脂組成物層に埋め込む工程と、
加熱することにより、前記半導体チップが埋め込まれた前記樹脂組成物層を硬化して、前記半導体チップを封止する硬化体とする工程と
を含む、半導体装置の製造方法。
［２］ 前記樹脂組成物層の最低溶融粘度が、５０ポイズ〜１００００ポイズである、［１］に記載の半導体装置の製造方法。
［３］ 前記樹脂組成物層が、無機充填材、エポキシ樹脂及び硬化剤を含む、［１］又は［２］に記載の半導体装置の製造方法。
［４］ 前記樹脂組成物層の厚さが、３０μｍ〜３００μｍである、［１］〜［３］のいずれか１つに記載の半導体装置の製造方法。
［５］ 前記支持体が、ポリエチレンテレフタレートフィルム、離型処理層付きポリエチレンテレフタレートフィルム、又は金属箔である、［１］〜［４］のいずれか１つに記載の半導体装置の製造方法。
［６］ 前記半導体チップを前記樹脂組成物層に埋め込む工程の後であって、前記半導体チップを封止する硬化体とする工程の前に、前記支持体を剥離する工程をさらに含む、［１］〜［５］のいずれか１つに記載の半導体装置の製造方法。
［７］ 前記半導体チップを前記樹脂組成物層に埋め込む工程が、金属板又は金属ロールにより、減圧条件下又は常圧下、支持体側から加熱及び加圧することにより樹脂組成物層の支持体側の表面を平滑化する工程をさらに含む、［１］〜［６］のいずれか１つに記載の半導体装置の製造方法。
［８］ 前記半導体チップを前記樹脂組成物層に埋め込む工程が、圧力２６．７ｈＰａ以下の減圧条件下、９０℃〜１８０℃で加温し、１ｋｇｆ／ｃｍ２〜１８ｋｇｆ／ｃｍ２の圧力を２０秒間〜４００秒間加えることにより行われる、［１］〜［７］のいずれか１つに記載の半導体装置の製造方法。
［９］ 前記樹脂組成物層を硬化して、前記半導体チップを封止する硬化体とする工程が、１００℃〜２４０℃で、１５分間〜３００分間加熱することにより行われる、［１］〜［８］のいずれか１つに記載の半導体装置の製造方法。
［１０］ 前記硬化体上に、導体層を形成する工程をさらに含む、［１］〜［９］のいずれか１つに記載の半導体装置の製造方法。
［１１］ 前記導体層を形成する工程が、メッキ工程を含む、［１０］に記載の半導体装置の製造方法。
［１２］ ［１］〜［１１］のいずれか１つに記載の半導体装置の製造方法によって得ることができる半導体装置であって、
半導体チップ搭載面を有し、該半導体チップ搭載面に、複数個の半導体チップがフリップチップ接続及び／又はワイヤボンディング接続により搭載された実装基板と、
複数個の前記半導体チップを覆うように前記半導体チップを埋め込んで封止する硬化体とを備える、半導体装置。
［１３］ 複数個の前記半導体チップが前記実装基板にフリップチップ接続されており、前記硬化体が、前記半導体チップ及び前記実装基板の間隙を埋め込んでいる、［１２］に記載の半導体装置。
［１４］ 前記硬化体上に設けられた導体層をさらに備える、［１２］又は［１３］に記載の半導体装置。
［１５］ 前記導体層に電気的に接続されるように搭載される電子部品をさらに含む、［１４］に記載の半導体装置。
［１６］ 前記電子部品が半導体チップを含むパッケージである、［１５］に記載の半導体装置。
［１７］ 前記電子部品が２個以上の半導体チップを含むマルチチップパッケージである、［１６］に記載の半導体装置。
［１８］ 前記電子部品が積層型半導体装置である、［１５］に記載の半導体装置。
本発明の半導体装置によれば、半導体チップを封止する硬化体（モールド）の直上に導体層（配線層）を直接的に設けるので、導体層に電気的に接続される別の半導体装置の電極の配置に合うように配線パターンを設けることができる。よって搭載される半導体装置の電極の配置を変更することなく、本発明の半導体装置へ搭載できるので、多品種の半導体装置の搭載が容易であり、例えばパッケージオンパッケージのような構造を有する半導体装置の設計変更が容易であり、さらには封止された半導体チップの直上の領域にも電極を設けることができるので、半導体装置のさらなる小型化、高集積化、高機能化が可能となる。
本発明の半導体装置の製造方法によれば、上記のような構成及び効果を有する半導体装置を簡易な工程で効率よく、高い歩留まりで製造することができる。
図１は、半導体装置の内部の構成を透過的に示す概略的な平面図である。 図２は、図１に示されるＩＩ−ＩＩ一点鎖線の位置で切断した概略的な断面図である。 図３は、個片化された個片化半導体装置の概略的な断面図である。 図４は、積層型半導体装置の概略的な断面図である。 図５は、半導体装置の製造方法を説明するための概略的な断面図（１）である。 図６は、半導体装置の製造方法を説明するための概略的な断面図（２）である。 図７は、半導体装置の製造方法を説明するための概略的な断面図（３）である。 図８は、半導体装置の製造方法を説明するための概略的な断面図（４）である。 図９は、半導体装置の製造方法を説明するための概略的な断面図（５）である。 図１０は、半導体装置の製造方法を説明するための概略的な断面図（６）である。 図１１は、半導体装置の製造方法を説明するための概略的な断面図（７）である。
以下、本発明を詳細に説明する。以下の説明において、図面を参照して説明する場合があるが本発明はこれに限定されない。なお図面には、発明が理解できる程度に、構成要素の形状、大きさ及び配置が概略的に示されているに過ぎない。各構成要素は本発明の要旨を逸脱しない範囲において適宜変更可能である。以下の説明に用いる各図において、同様の構成要素については同一の符号を付して示し、重複する説明を省略する場合がある。
＜半導体装置の構成例＞
図１、図２及び図３を参照して、本発明の実施形態にかかる半導体装置の構成例について説明する。図１は、半導体装置の概略的な平面図である。図２は、図１に示されるＩＩ−ＩＩ一点鎖線の位置で切断した断面を示す概略的な断面図である。図３は、個片化された個片化半導体装置の概略的な断面図である。
本実施形態にかかる半導体装置は、半導体チップ搭載面を有し、該半導体チップ搭載面に、複数個の半導体チップがフリップチップ接続及び／又はワイヤボンディング接続により搭載された実装基板と、複数個の前記半導体チップを覆うように前記半導体チップを埋込んで封止する硬化体とを備える。
図１及び２に示されるように、実装基板２０上に複数個搭載される半導体チップ３０のうちの２個のみを代表して説明する。実際には、半導体装置１０は、個片化されたときに複数個の個片化半導体装置１２となる構造がマトリクス状に配置されて一体的に連なった構造を有している。
図１及び２に示される半導体装置１０及び図３に示される個片化半導体装置１２は、図４に示される積層型半導体装置１４の製造、すなわち、さらなる電子部品１００を搭載するための構成を備えている。
以下、半導体装置１０及び個片化半導体装置１２の具体的な構成例について説明する。
（実装基板）
半導体装置１０は、実装基板２０を有している。実装基板２０はこの構成例では対向する２つの主面を有しており、片面若しくは両面にパターン加工された（回路形成された）導体層を有する、板状のいわゆる配線板であって、基板本体としては、例えば、シリコン基板、ガラスエポキシ基板、金属基板、ポリエステル基板、ポリイミド基板、ＢＴレジン基板、及び熱硬化型ポリフェニレンエーテル基板等が挙げられる。実装基板２０のより具体的な例としては、多層プリント配線板、フレキシブルプリント配線板等が挙げられる。
実装基板２０の２つの主面のうちの一方の面が半導体チップ搭載面２０ａとされている。半導体チップ搭載面２０ａには、半導体チップ３０が搭載され、半導体チップ３０が電気的に接続される配線、電極パッドが設けられる複数の半導体チップ搭載領域２０ａａが設定されている。複数の半導体チップ搭載領域２０ａａはこの構成例ではマトリクス状に等間隔で離間するように配置されており、半導体チップ搭載領域２０ａａ同士の間には、ダイシングラインＤＬが設定されている。
半導体チップ搭載領域２０ａａの面積は、搭載される半導体チップ３０の厚さ方向の一方からみたとき（以下、「平面視で」という場合がある。）の面積よりも大きく設定されており、この構成例では正方形状であって、その外周縁に沿うように複数個の第１電極パッド２２ａが配列されている。第１電極パッド２２ａよりも内側には、複数個の第２電極パッド２２ｂがマトリクス状に配置されている。第１電極パッド２２ａと第２電極パッド２２ｂとは、接続配線２４により電気的に接続されている。
図３に示されるように、個片化半導体装置１２の実装基板２０の半導体チップ搭載面２０ａとは反対側の主面には、図示しないスルーホール内に設けられる配線により、半導体チップ搭載面２０ａに設けられている接続配線２４に電気的に接続される複数個のバンプ２８が設けられている。バンプ２８は、個片化半導体装置１２を基板（例えばマザーボード）などに搭載するために用いられる外部端子である。バンプ２８は例えば半田ボールとするのがよい（以下、「バンプ」といった場合、同様である。）。
（半導体チップ）
半導体装置１０は、複数個の半導体チップ３０を有している。複数個の半導体チップ３０は、本実施形態では、平面視での平面形状が正方形状である板状体であって、一方の主面に複数個のバンプ３２がマトリクス状に配置されている。これら複数個の半導体チップ３０は同一サイズ、同一の構成を有している。これら複数個の半導体チップ３０の機能は互いに同一であっても異なっていてもよい。
半導体チップ３０それぞれは、半導体チップ搭載領域２０ａａそれぞれに等間隔で互いに離間するようにマトリクス状に配置され、そのバンプ３２が半導体チップ搭載領域２０ａａに設けられた第２電極パッド２２ｂと電気的に接続されている。
すなわち、この構成例では、半導体チップ３０がフリップチップ接続により、すなわちフェイスダウン実装により実装基板２０に搭載されているが、本発明はこれに限定されず、半導体チップ３０は、ワイヤボンディング接続、すなわちフェイスアップ実装されていてもよい。
（硬化体）
半導体装置１０は、複数個の半導体チップ３０を覆うように半導体チップ３０を埋込んで封止する硬化体４４を備えている。硬化体４４の厚さは、半導体チップ３０の厚さよりも大きくされており、半導体チップ３０の全面及び露出している実装基板２０を覆って封止している。すなわち、硬化体４４は、半導体チップ３０、第１電極パッド２２ａ、第２電極パッド２２ｂ及び接続配線２４を覆うように設けられている。
半導体チップ３０がワイヤボンディング接続により実装基板２０に搭載されている場合には、硬化体４４は、半導体チップ３０の全面に加えて、すべてのボンディングワイヤをも封止するように設けられている。
半導体チップ３０が実装基板２０にフリップチップ接続されている場合には、硬化体４４は、半導体チップ３０と実装基板２０との間隙を埋め込んで、半導体チップ３０の全面を封止している。硬化体４４上には、導体層５０が設けられるため、その上面が平坦面とされる。硬化体４４には、第１電極パッド２２ａの少なくとも一部分を露出させる複数のビアホール４８が設けられている。
（導体層）
硬化体４４上には導体層５０が設けられている。導体層５０は、複数の配線５２を含む配線層である。導体層５０に含まれる配線５２は、その一端側がビアホール４８を経て、その実装基板２０の第１電極パッド２２ａに電気的に接続されており、他端側が硬化体４４上に存在するように延在している。配線５２の他端側の末端部は、半導体装置１０にさらに搭載される電子部品１００のバンプ１３２（詳細は後述する。図４参照。）が接続できるように、例えば電極パッド５２ａとされる。
なお、この構成例では、配線５２は、平面視でビアホール４８から半導体チップ搭載領域２０ａａの内側に向かう方向に延在しているが、これに限定されず、配線５２はビアホール４８を起点にして任意の方向に延在させることができる。配線５２は例えばビアホール４８から半導体チップ搭載領域２０ａａの外周端側に向かう方向に延在させてもよい。
導体層５０に用いられる導体材料は特に制限されない。導体層５０に用いられる導体材料は、好ましくは金、白金、銀、銅、アルミニウム、コバルト、クロム、亜鉛、ニッケル、チタン、タングステン、鉄、スズ及びインジウムからなる群から選択される１種以上の金属を含む。導体層５０は、単金属膜、合金膜のいずれから構成されていてもよく、合金膜としては、例えば、上記の群から選択される２種以上の金属の合金（例えば、ニッケルクロム合金、銅ニッケル合金及び銅チタン合金）から形成された膜が挙げられる。中でも、汎用性、コスト、パターニングの容易性等の観点から、クロム、ニッケル、チタン、アルミニウム、亜鉛、金、銀若しくは銅の単金属膜、又はニッケルクロム合金、銅ニッケル合金、銅チタン合金の合金膜が好ましく、クロム、ニッケル、チタン、アルミニウム、亜鉛、金、銀若しくは銅の単金属膜、又はニッケルクロム合金の合金膜がより好ましく、銅の単金属膜が更に好ましい。
導体層５０は、単層構造であっても、異なる種類の金属若しくは合金からなる単金属膜又は合金膜が２層以上積層した複層構造から構成されていてもよい。導体層５０が複層構造である場合、樹脂組成物層と接する層は、クロム、亜鉛若しくはチタンの単金属膜、又はニッケルクロム合金の合金膜から構成されることが好ましい。
ここで図３を参照して、本発明の実施形態にかかる個片化半導体装置１２の構成について説明する。図３は、個片化半導体装置１２の概略的な断面図である。
個片化半導体装置１２は、図１及び図２に示されるダイシングラインＤＬに沿って、硬化体４４、実装基板２０を研削して、半導体装置１０から切り出されて個片化された半導体装置である。個片化半導体装置１２の構成要素については既に説明した半導体装置１０と何ら変わるところがないのでその詳細な説明は省略する。
＜積層型半導体装置の構成例＞
図４を参照して、本発明の実施形態にかかる積層型半導体装置の構成例について説明する。図４は、積層型半導体装置の概略的な断面図である。この構成例では、個片化半導体装置１２に、電子部品１００が搭載されたパッケージオンパッケージ構造を有する半導体装置の構成例について説明する。
パッケージオンパッケージ構造を有する積層型半導体装置１４は、既に説明した半導体装置１０をダイシングラインＤＬに沿って切断することにより個片化された個片化半導体装置１２を含んでいる。
個片化半導体装置１２は、半導体チップ搭載面２０ａを有し、半導体チップ搭載面２０ａに、この例では１個の半導体チップ３０がフリップチップ接続により搭載された実装基板２０と、半導体チップ３０を覆うように半導体チップ３０を埋め込んで封止する硬化体４４とを備える。
この実装基板２０の２つの主面のうちの一方の面が半導体チップ搭載面２０ａとされている。半導体チップ搭載面２０ａには、半導体チップ３０が搭載され、半導体チップが電気的に接続される配線、電極パッドが設けられる半導体チップ搭載領域２０ａａが設定されている。半導体チップ搭載領域２０ａａの外周縁に沿うように複数個の第１の電極パット２２ａが配列されている。第１の電極パッド２２ａよりも内側には、複数個の第２の電極パッド２２ｂがマトリクス状に配置されている。第１電極パッドと２２ａと第２電極パッド２２ｂとは、接続配線２４により電気的に接続されている。
実装基板２０の半導体チップ搭載面２０ａとは反対側の主面には、図示しないスルーホール内に設けられる配線により、半導体チップ搭載面２０ａに設けられている接続配線２４に電気的に接続される複数個のバンプ２８が設けられている。バンプ２８は、積層型半導体装置１４を基板（例えばマザーボード）などに搭載するために用いられる外部端子である。
半導体チップ３０のバンプ３２は、半導体チップ搭載領域２０ａａに設けられた第２電極パッド２２ｂと電気的に接続されている。
個片化半導体装置１２は、半導体チップ３０を覆うように半導体チップ３０を埋込んで封止する硬化体４４を備えている。硬化体４４の厚さは、半導体チップ３０の厚さよりも大きくされており、半導体チップ３０の全面及び露出している実装基板２０を覆って封止している。
半導体チップ３０は実装基板２０にフリップチップ接続されている。硬化体４４は、半導体チップ３０と実装基板２０との間隙を埋め込んで、半導体チップ３０の全面を封止している。硬化体４４上には、導体層５０が設けられるため、その上面が平坦面とされる。硬化体４４には、第１電極パッド２２ａの少なくとも一部分を露出させる複数のビアホール４８が設けられている。
硬化体４４上の表面には導体層５０が設けられている。導体層５０に含まれる配線５２は、その一端側がビアホール４８を経て、その実装基板２０の第１電極パッド２２ａに電気的に接続されており、他端側が硬化体４４上に存在するように延在している。配線５２の他端側の末端部は、電極パッド５２ａとされている。
個片化半導体装置１２の導体層５０が設けられた硬化体４４上には、電子部品１００が搭載されている。具体的には、電子部品１００の外部端子であるバンプ１３２が個片化半導体装置１２の電極パッド５２ａと電気的に接続されている。
この構成例では、電子部品１００は、いわゆるマルチチップパッケージである。以下、電子部品１００の構成について説明する。
電子部品１００は、実装基板１２０を有している。実装基板１２０はこの構成例では対向する２つの主面を有する板状体であって、例えばプリント配線板である。実装基板１２０の２つの主面のうちの一方の面が半導体チップ搭載面１２０ａとされている。半導体チップ搭載面１２０ａには、第１半導体チップ１３０Ａが搭載され、第１半導体チップ１３０Ａが電気的に接続される配線、電極パッドが設けられる半導体チップ搭載領域１２０ａａが設定されている。第１半導体チップ１３０Ａの上面には複数の第１電極パッド１３２ａが設けられている。すなわち第１半導体チップ１３０Ａはフェイスアップ実装されている。第１半導体チップ１３０Ａには、第１電極パッド１３２ａが露出するように第２半導体チップ１３０Ｂが搭載されている。第２半導体チップ１３０Ｂの上面には複数の第２電極パッド１３２ｂが設けられている。すなわち第２半導体チップ１３０Ｂはフェイスアップ実装されている。
半導体チップ搭載領域１２０ａａの面積は、搭載される第１半導体チップ１３０Ａの平面視での面積よりも大きく設定されており、この構成例では正方形状であって、その外周縁に沿うように複数の第１電極パッド１２２ａが配列され、及び第１電極パッド１２２ａのより外周側に第２電極パッド１２２ｂが配列されている。
第１電極パッド１２２ａと第１半導体チップ１３０Ａの第１電極パッド１３２ａとは、第１ボンディングワイヤ１２４Ａにより接続されている。また第２電極パッド１２２ｂと第２半導体チップ１３０Ｂの第２電極パッド１３２ｂとは、第２ボンディングワイヤ１２４Ｂにより接続されている。
実装基板１２０の半導体チップ搭載面１２０ａとは反対側の主面には、実装基板１２０を貫通する図示しないスルーホール内に設けられる配線により、半導体チップ搭載面１２０ａに設けられている配線層（第１電極パッド１２２ａ及び第２電極パッド１２２ｂを含む）に電気的に接続される複数個のバンプ１３２が設けられている。
この構成例では、第１半導体チップ１３０Ａの第１電極パッド１３２ａは実装基板１２０の第１電極パッド１２２ａに接続され、及び第２半導体チップ１３０Ｂの第２電極パッド１３２ｂは実装基板１２０の第２電極パッド１２２ｂに接続されている構成を説明したが、例えば第１電極パッド１３２ａと第２電極パッド１３２ｂとがボンディングワイヤにより電気的に接続されていてもよいし、第１半導体チップ１３０Ａの第１電極パッド１３２ａは実装基板１２０の第２電極パッド１２２ｂに接続され、及び第２半導体チップ１３０Ｂの第２電極パッド１３２ｂは実装基板１２０の第１電極パッド１２２ａに接続されていてもよい。
また、この構成例では、第１半導体チップ１３０Ａ及び第２半導体チップ１３０Ｂがいずれもワイヤボンディング接続、すなわちフェイスアップ実装により実装基板２０に搭載されているが、本発明はこれに限定されず、第１半導体チップ１３０Ａ及び第２半導体チップ１３０Ｂは、フリップチップ接続、すなわちフェイスダウン実装されていてもよい。
電子部品１００は、第１半導体チップ１３０Ａ及び第２半導体チップ１３０Ｂを覆うように第１半導体チップ１３０Ａ及び第２半導体チップ１３０Ｂを埋込んで封止する硬化体１４４を備えている。硬化体１４４の厚さは、積層された第１半導体チップ１３０Ａ及び第２半導体チップ１３０Ｂの厚さよりも大きくされており、第１半導体チップ１３０Ａ及び第２半導体チップ１３０Ｂ、第１ボンディングワイヤ１２４Ａ、第２ボンディングワイヤ１２４Ｂ及び露出している実装基板２０を覆って封止している。
この実施形態では、電子部品１００が、単一のパッケージ内に半導体チップ（１３０Ａ及び１３０Ｂ）を２個含むマルチチップパッケージである構成例を説明したが、本発明はこれに限定されず、電子部品１００は、既に説明した個片化半導体装置１２のような半導体チップ（１個）を含むパッケージであってもよいし、半導体チップ自体であってもよいし、半導体チップを２個以上含むマルチチップパッケージであってもよい。
電子部品１００がマルチチップパッケージである場合には、電子部品１００に含まれる複数個の半導体チップの搭載態様は特に限定されない。図示例では、２個の半導体チップ１３０Ａ及び１３０Ｂ）が互いに積層される態様を説明したが、例えば複数個の半導体チップがいずれも半導体チップ搭載面１２０ａ上に搭載されていてもよい。
また電子部品１００自体が積層型半導体装置であってもよい。すなわち既に説明した半導体装置１０、個片化半導体装置１２を用いて、２段以上の多段に積層された積層型半導体装置を構成してもよい。
＜半導体装置の製造方法＞
図５〜図１１を参照して、本実施形態にかかる半導体装置の製造方法について説明する。図５〜図１１は、図２と同様に示す、半導体装置の製造方法を説明するための概略的な断面図（１）〜（７）である。
（実装基板を用意する工程）
図５に示されるように、実装基板２０を用意する。実装基板２０には、複数の半導体チップ搭載面２０ａが設定されている。複数の半導体チップ搭載面２０ａそれぞれには、複数個の半導体チップ３０がフリップチップ接続及び／又はワイヤボンディング接続により搭載されている。
（封止フィルムを用意する工程）
次に、封止フィルム４０を用意する。封止フィルム４０は、この構成例では３つのフィルム（層）が積層された積層構造を有している。図６を参照して、封止フィルム４０の構成例について説明する。図６は、半導体装置の製造方法を説明するための封止フィルム４０の概略的な断面図である。
図６に示されるように、封止フィルム４０は、支持体４２、該支持体４２上に設けられた樹脂組成物層４４Ｘを有している。この構成例では、封止フィルム４０には、樹脂組成物層４４Ｘ上にカバーフィルム４６がさらに設けられている。
〔樹脂組成物層〕
封止フィルム４０は、熱流動性を有し、かつ常温で固形の性状を有する樹脂組成物層４４Ｘを有している。
樹脂組成物層４４Ｘの最低溶融粘度は、好ましくは５０ポイズ〜１００００ポイズであり、より好ましくは１００ポイズ〜８０００ポイズであり、更に好ましくは５００ポイズ〜５０００ポイズである。最低溶融粘度の測定方法については後述する。
最低溶融粘度をこのような範囲内とすれば、樹脂組成物層４４Ｘを構成している樹脂組成物の流動性を良好にすることができる。よって、半導体チップ３０を特にフリップチップ接続により実装する態様の場合に、実装基板２０と半導体チップ３０との間隙を隙間なく充填することができる。
樹脂組成物層４４Ｘを形成し得る樹脂組成物としては、熱硬化性樹脂及び／又は高分子を主成分としてなり、加熱により軟化し、かつフィルム形成能を有する樹脂組成物であって、さらに熱硬化により耐熱性、電気的特性などの要求される特性を有する材料であれば特に限定されるものではない。
樹脂組成物層４４Ｘは、無機充填材、エポキシ樹脂及び硬化剤を含むことが好ましい。以下、樹脂組成物層４４Ｘの材料として使用し得る無機充填材、エポキシ樹脂及び硬化剤について説明する。
（無機充填材）
樹脂組成物層４４Ｘは、樹脂組成物層４４Ｘを熱硬化することにより得られる硬化体４４の熱膨張率を低く抑えるために、高い含有量にて無機充填材を含むことが好ましい。詳細には、樹脂組成物層４４Ｘ中の無機充填材の含有量は、樹脂組成物層４４Ｘ中の不揮発成分を１００質量％としたとき、６０質量％以上であることが好ましい。硬化体４４の熱膨張率を十分に低下させることができるので、樹脂組成物層４４Ｘ中の無機充填材の含有量は、樹脂組成物層４４Ｘ中の不揮発成分を１００質量％としたとき、６５質量％以上であることがより好ましく、７０質量％以上であることが更に好ましい。
樹脂組成物層４４Ｘに対する支持体４２の剥離強度（ＳＡ）と、樹脂組成物層４４Ｘに対するカバーフィルム４６の剥離強度（ＳＢ）との差（ＳＡ−ＳＢ）を所定の範囲とすれば、樹脂組成物層４４Ｘの無機充填材含有量をより多くしてもオートカッター装置におけるカバーフィルム剥離時に樹脂剥がれは生じ難い。よって、樹脂組成物層４４Ｘに対する支持体４２の剥離強度（ＳＡ）と、樹脂組成物層４４Ｘに対するカバーフィルム４６の剥離強度（ＳＢ）との差（ＳＡ−ＳＢ）を所定の範囲内とした場合には、樹脂組成物層４４Ｘ中の無機充填材の含有量は、樹脂組成物層４４Ｘ中の不揮発成分を１００質量％としたとき、７２質量％以上、７４質量％以上、７６質量％以上、７８質量％以上、８０質量％以上、又は８２質量％以上にまで高めることができる。
樹脂組成物層４４Ｘ中の無機充填材の含有量の上限は、樹脂組成物層４４Ｘを熱硬化することにより得られる硬化体４４の機械強度の観点から、樹脂組成物層４４Ｘ中の不揮発成分を１００質量％としたとき、好ましくは９５質量％以下であり、より好ましくは９０質量％以下であり、更に好ましくは８５質量％以下である。
無機充填材としては、例えば、シリカ、アルミナ、硫酸バリウム、タルク、クレー、雲母粉、水酸化アルミニウム、水酸化マグネシウム、炭酸カルシウム、炭酸マグネシウム、酸化マグネシウム、窒化ホウ素、ホウ酸アルミニウム、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、チタン酸ビスマス、酸化チタン、ジルコン酸バリウム、及びジルコン酸カルシウム等が挙げられる。これらの中でも無定形シリカ、溶融シリカ、結晶シリカ、合成シリカ等のシリカが特に好適である。またシリカとしては球状シリカが好ましい。これらの無機充填材は１種単独で用いてもよく、又は２種以上を併用してもよい。
無機充填材の平均粒径は０．０１μｍ〜４μｍの範囲が好ましく、０．０５μｍ〜２μｍの範囲がより好ましく、０．１μｍ〜１μｍが更に好ましい。このような範囲とすれば、樹脂組成物の流動性を高めることができるため、埋め込み性及び充填性をより高めることができる。無機充填材の平均粒径はミー（Ｍｉｅ）散乱理論に基づくレーザー回折／散乱法により測定することができる。具体的にはレーザー回折式粒度分布測定装置により、無機充填材の粒度分布を体積基準で作成し、そのメディアン径を平均粒径とすることで測定することができる。測定サンプルは、無機充填材を超音波により水中に分散させたサンプルを使用することが好ましい。レーザー回折式粒度分布測定装置としては、株式会社堀場製作所製ＬＡ−５００等を使用することができる。
無機充填材は、耐湿性向上のため、アミノシラン系カップリング剤、エポキシシラン系カップリング剤、メルカプトシラン系カップリング剤、シラン系カップリング剤、オルガノシラザン化合物、チタネート系カップリング剤などの１種又は２種以上の表面処理剤で処理されていることが好ましい。無機充填剤は市販品を用いることができる。無機充填剤としては、例えば信越化学工業（株）製「ＫＢＭ４０３」（３−グリシドキシプロピルトリメトキシシラン）、信越化学工業（株）製「ＫＢＭ８０３」（３−メルカプトプロピルトリメトキシシラン）、信越化学工業（株）製「ＫＢＥ９０３」（３−アミノプロピルトリエトキシシラン）、信越化学工業（株）製「ＫＢＭ５７３」（Ｎ−フェニル−３−アミノプロピルトリメトキシシラン）、信越化学工業（株）製「ＳＺ−３１」（ヘキサメチルジシラザン）等が挙げられる。
（エポキシ樹脂）
エポキシ樹脂としては、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、ビスフェノールＡＦ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、トリスフェノールエポキシ樹脂、ナフトールノボラックエポキシ樹脂、フェノールノボラック型エポキシ樹脂、ｔｅｒｔ-ブチル-カテコール型エポキシ樹脂、ナフタレン型エポキシ樹脂、グリシジルアミン型エポキシ樹脂、グリシジルエステル型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、線状脂肪族エポキシ樹脂、脂環式エポキシ樹脂、複素環式エポキシ樹脂、スピロ環含有エポキシ樹脂、シクロヘキサンジメタノール型エポキシ樹脂、ナフチレンエーテル型エポキシ樹脂及びトリメチロール型エポキシ樹脂等が挙げられる。これらのエポキシ樹脂は１種単独で用いてもよく、又は２種以上を併用してもよい。
エポキシ樹脂は、１分子中に２個以上のエポキシ基を有するエポキシ樹脂を含むことが好ましい。エポキシ樹脂の不揮発成分量を１００質量％とした場合に、少なくとも５０質量％以上は１分子中に２個以上のエポキシ基を有するエポキシ樹脂とすることが好ましい。中でも、１分子中に２個以上のエポキシ基を有し、温度２０℃で液状であるエポキシ樹脂（以下、「液状エポキシ樹脂」という。）と、１分子中に３個以上のエポキシ基を有し、温度２０℃で固体状のエポキシ樹脂（以下、「固体状エポキシ樹脂」という。）とを含むことが好ましい。エポキシ樹脂として、液状エポキシ樹脂と固体状エポキシ樹脂とを併用することで、優れた可撓性を有する樹脂組成物層４４Ｘが得られる。このため、該樹脂組成物層４４Ｘを有する封止フィルム４０は、取扱い性に優れる。また、樹脂組成物層４４Ｘを硬化することにより形成される硬化体４４の破断強度も向上する。
液状エポキシ樹脂としては、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、又はナフタレン型エポキシ樹脂が好ましく、ナフタレン型エポキシ樹脂がより好ましい。液状エポキシ樹脂の具体例としては、ＤＩＣ（株）製の「ＨＰ４０３２」（ナフタレン型エポキシ樹脂）、「ＨＰ４０３２Ｄ」（ナフタレン型エポキシ樹脂）、「ＥＸＡ４０３２ＳＳ」（ナフタレン型エポキシ樹脂）、「ＥＸＡ４８５０−１５０」（脂肪鎖を主鎖中に有するエポキシ樹脂）、「ＥＸＡ４８５０−１０００」（脂肪鎖を主鎖中に有するエポキシ樹脂）、「ＥＸＡ４８１６」（脂肪鎖を主鎖中に有するエポキシ樹脂）、「ＥＸＡ４８２２」（脂肪鎖を主鎖中に有するエポキシ樹脂）、三菱化学（株）製の「ｊＥＲ８２８ＥＬ」（ビスフェノールＡ型エポキシ樹脂）、「ｊＥＲ８０７」（ビスフェノールＦ型エポキシ樹脂）、「ｊＥＲ１５２」（フェノールノボラック型エポキシ樹脂）、「ＹＬ７４１０」（２官能脂肪族エポキシ樹脂）、「ＹＬ７１７５−５００」（脂肪鎖を主鎖中に有するエポキシ樹脂）、「ＹＬ７１７５−１０００」（脂肪鎖を主鎖中に有するエポキシ樹脂）、新日鐵化学（株）製の「ＺＸ１０５９」（ビスフェノール型エポキシ樹脂）等が挙げられる。これらは１種単独で用いてもよく、又は２種以上を併用してもよい。特に硬化体４４の埋め込みを向上させることや反りを低減させることができるので、柔軟性の脂肪鎖を主鎖中に有するエポキシ樹脂を併用することが好ましい。
固体状エポキシ樹脂としては、４官能ナフタレン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、トリスフェノールエポキシ樹脂、ナフトールノボラックエポキシ樹脂、ビフェニル型エポキシ樹脂、又はナフチレンエーテル型エポキシ樹脂が好ましく、４官能ナフタレン型エポキシ樹脂、ビフェニル型エポキシ樹脂、又はナフチレンエーテル型エポキシ樹脂がより好ましい。固体状エポキシ樹脂の例としては、ＤＩＣ（株）製の「ＨＰ−４７００」（４官能ナフタレン型エポキシ樹脂）、「Ｎ−６９０」（クレゾールノボラック型エポキシ樹脂）、「Ｎ−６９５」（クレゾールノボラック型エポキシ樹脂）、「ＨＰ−７２００」（ジシクロペンタジエン型エポキシ樹脂）、「ＥＸＡ７３１１」（ナフチレンエーテル型エポキシ樹脂）、「ＥＸＡ７３１０」（ナフチレンエーテル型エポキシ樹脂）、「ＥＸＡ７３１１−Ｇ３」（ナフチレンエーテル型エポキシ樹脂）、日本化薬（株）製の「ＥＰＰＮ−５０２Ｈ」（トリスフェノールエポキシ樹脂）、「ＮＣ７０００Ｌ」（ナフトールノボラックエポキシ樹脂）、「ＮＣ３０００Ｈ」（ビフェニル型エポキシ樹脂）、「ＮＣ３０００」（ビフェニル型エポキシ樹脂）、「ＮＣ３０００Ｌ」（ビフェニル型エポキシ樹脂）、「ＮＣ３１００」（ビフェニル型エポキシ樹脂）、東都化成（株）製の「ＥＳＮ４７５」（ナフトールノボラック型エポキシ樹脂）、「ＥＳＮ４８５」（ナフトールノボラック型エポキシ樹脂）、三菱化学（株）製の「ＹＸ４０００Ｈ」（ビフェニル型エポキシ樹脂）、「ＹＸ４０００ＨＫ」（ビキシレノール型エポキシ樹脂）等が挙げられる。
エポキシ樹脂として、液状エポキシ樹脂と固体状エポキシ樹脂とを併用する場合、それらの量比（液状エポキシ樹脂：固体状エポキシ樹脂）は、質量比で、１：０．１〜１：３の範囲が好ましい。液状エポキシ樹脂と固体状エポキシ樹脂との量比をこのような範囲とすることにより、ｉ）適度な粘着性を有し、ｉｉ）十分な可撓性が得られ、取り扱い性が向上する、並びにｉｉｉ）硬化体４４としたときに十分な破断強度を得ることができるなどの効果が得られる。上記ｉ）〜ｉｉｉ）の効果を得ることができるので、液状エポキシ樹脂と固体状エポキシ樹脂との量比（液状エポキシ樹脂：固体状エポキシ樹脂）は、質量比で、１：０．５〜１：２の範囲内であることがより好ましい。
エポキシ樹脂の含有量は、樹脂組成物層４４Ｘ中の不揮発成分１００質量％に対して、３質量％〜３０質量％が好ましく、５質量％〜２５質量％がより好ましく、８質量％〜２０質量％が更に好ましく、１０質量％〜２０質量％が特に好ましい。
（硬化剤）
硬化剤は、エポキシ樹脂を硬化する機能を有する限り特に限定されないが、例えば、フェノール系硬化剤、活性エステル系硬化剤、ベンゾオキサジン系硬化剤、及びシアネートエステル系硬化剤等が挙げられる。硬化剤は１種単独で用いてもよく、又は２種以上を併用してもよい。
フェノール系硬化剤としては、耐熱性及び耐水性の観点から、ビフェニル型硬化剤、ナフタレン型硬化剤、フェノールノボラック型硬化剤、ナフチレンエーテル型硬化剤、含窒素フェノール系硬化剤が好ましい。また、半導体チップ３０、実装基板２０の配線、電極パッド等との密着性（剥離強度）の観点から、含窒素フェノール系硬化剤が好ましく、トリアジン骨格含有フェノール系硬化剤がより好ましい。中でも、耐熱性、耐水性、及び導体層５０との密着性を確保することができるので、トリアジン骨格含有フェノールノボラック樹脂を硬化剤として用いることが好ましい。
フェノール系硬化剤としては、例えば、ビフェニル型硬化剤のＭＥＨ−７７００、ＭＥＨ−７８１０、ＭＥＨ−７８５１（明和化成（株）製）、ナフタレン型硬化剤のＮＨＮ、ＣＢＮ、ＧＰＨ（日本化薬（株）製）、ＳＮ１７０、ＳＮ１８０、ＳＮ１９０、ＳＮ４７５、ＳＮ４８５、ＳＮ４９５、ＳＮ３７５、ＳＮ３９５（新日鐵化学（株）製）、ＥＸＢ９５００（ＤＩＣ（株）製）、フェノールノボラック型硬化剤のＴＤ２０９０（ＤＩＣ（株）製）、ナフチレンエーテル型硬化剤のＥＸＢ−６０００（ＤＩＣ（株）製）、トリアジン骨格含有フェノール系硬化剤のＬＡ３０１８、ＬＡ７０５２、ＬＡ７０５４、ＬＡ１３５６（ＤＩＣ（株）製）等が挙げられる。
硬化剤としては、半導体チップ３０、実装基板２０の配線、電極パッド等との密着性の観点から、活性エステル系硬化剤も好ましい。硬化剤として活性エステル系硬化剤を用いると、硬化体４４としたとき、その表面に十分な剥離強度を有する導体層（配線層）５０を形成することができる。活性エステル系硬化剤の例としては、ＤＩＣ（株）製の「ＥＸＢ−９４６０」、「ＨＰＣ８０００」、三菱化学（株）製の「ＤＣ８０８」、「ＹＬＨ１０３０」等が挙げられる。
ベンゾオキサジン系硬化剤の例としては、昭和高分子（株）製の「ＨＦＢ２００６Ｍ」、四国化成工業（株）製の「Ｐ−ｄ」、「Ｆ−ａ」が挙げられる。
シアネートエステル系硬化剤としては、例えば、ビスフェノールＡジシアネート、ポリフェノールシアネート（オリゴ（３−メチレン−１，５−フェニレンシアネート）、４，４’−メチレンビス（２，６−ジメチルフェニルシアネート）、４，４’−エチリデンジフェニルジシアネート、ヘキサフルオロビスフェノールＡジシアネート、２，２−ビス（４−シアネート）フェニルプロパン、１，１−ビス（４−シアネートフェニルメタン）、ビス（４−シアネート−３，５−ジメチルフェニル）メタン、１，３−ビス（４−シアネートフェニル−１−（メチルエチリデン））ベンゼン、ビス（４−シアネートフェニル）チオエーテル、及びビス（４−シアネートフェニル）エーテル等の２官能シアネート樹脂、フェノールノボラック及びクレゾールノボラック等から誘導される多官能シアネート樹脂、これらシアネート樹脂が一部トリアジン化したプレポリマーなどが挙げられる。シアネートエステル系硬化剤の具体例としては、ロンザジャパン（株）製の「ＰＴ３０」及び「ＰＴ６０」（いずれもフェノールノボラック型多官能シアネートエステル樹脂）、「ＢＡ２３０」（ビスフェノールＡジシアネートの一部又は全部がトリアジン化され三量体となったプレポリマー）等が挙げられる。
エポキシ樹脂と硬化剤との量比は、［エポキシ樹脂のエポキシ基の合計数］：［硬化剤の反応基の合計数］の比率が、１：０．２〜１：２の範囲であることが好ましく、１：０．５〜１：１．５の範囲であることがより好ましい。ここで、硬化剤の反応基とは、活性水酸基、活性エステル基等であり、硬化剤の種類によって異なる。また、エポキシ樹脂のエポキシ基の合計数とは、各エポキシ樹脂の固形分質量をエポキシ当量で除した値をすべてのエポキシ樹脂について合計した値であり、硬化剤の反応基の合計数とは、各硬化剤の固形分質量を反応基当量で除した値をすべての硬化剤について合計した値である。エポキシ樹脂と硬化剤との量比をこのような範囲とすることにより、硬化体４４の耐熱性が向上する。
樹脂組成物層４４Ｘは、上述の無機充填材、エポキシ樹脂及び硬化剤を含むことが好ましい。樹脂組成物層４４Ｘに対する支持体４２及びカバーフィルム４６の剥離強度（ＳＡ及びＳＢ）が所定の範囲内とする観点から、樹脂組成物層４４Ｘは、無機充填材としてシリカを、エポキシ樹脂として液状エポキシ樹脂と固体状エポキシ樹脂との混合物（液状エポキシ樹脂：固体状エポキシ樹脂の質量比は１：０．１〜１：３、好ましくは１：０．５〜１：２である。）を、硬化剤として含窒素フェノール系硬化剤（好ましくはトリアジン骨格含有フェノール系硬化剤）又は活性エステル系硬化剤を、それぞれ含むことが好ましい。この場合であっても無機充填材、エポキシ樹脂及び硬化剤の好適な含有量は上述のとおりであるが、中でも、樹脂組成物中の不揮発成分を１００質量％としたとき、無機充填材の含有量が６０質量％〜９５質量％であり、エポキシ樹脂の含有量が３質量％〜３０質量％であることが好ましく、無機充填材の含有量が６０質量％〜９０質量％であり、エポキシ樹脂の含有量が５質量％〜２５質量％であることがより好ましい。硬化剤の含有量については、エポキシ樹脂のエポキシ基の合計数と、硬化剤の反応基の合計数との比が、１：０．２〜１：２になるように含有させることが好ましく、１：０．５〜１：１．５になるように含有させることがより好ましい。
樹脂組成物層４４Ｘは、必要に応じて、さらに熱可塑性樹脂、硬化促進剤、難燃剤及びゴム粒子等の添加剤を含んでいてもよい。
熱可塑性樹脂としては、例えば、フェノキシ樹脂、ポリビニルアセタール樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、ポリエーテルスルホン樹脂、及びポリスルホン樹脂等が挙げられる。熱可塑性樹脂は１種単独で用いてもよく、又は２種以上を併用してもよい。
熱可塑性樹脂のポリスチレン換算の重量平均分子量は８０００〜７００００の範囲内であることが好ましく、１００００〜６００００の範囲内であることがより好ましく、２００００〜６００００の範囲内であることが更に好ましい。熱可塑性樹脂のポリスチレン換算の重量平均分子量は、ゲルパーミエーションクロマトグラフィー（ＧＰＣ）法で測定される。具体的には、熱可塑性樹脂のポリスチレン換算の重量平均分子量は、測定装置として（株）島津製作所製ＬＣ−９Ａ／ＲＩＤ−６Ａを、カラムとして昭和電工（株）製Ｓｈｏｄｅｘ Ｋ−８００Ｐ／Ｋ−８０４Ｌ／Ｋ−８０４Ｌを、移動相としてクロロホルム等を用いて、カラム温度４０℃にて測定し、標準ポリスチレンの検量線を用いて算出することができる。
フェノキシ樹脂としては、例えば、ビスフェノールＡ骨格、ビスフェノールＦ骨格、ビスフェノールＳ骨格、ビスフェノールアセトフェノン骨格、ノボラック骨格、ビフェニル骨格、フルオレン骨格、ジシクロペンタジエン骨格、ノルボルネン骨格、ナフタレン骨格、アントラセン骨格、アダマンタン骨格、テルペン骨格、及びトリメチルシクロヘキサン骨格からなる群から選択される１種以上の骨格を有するフェノキシ樹脂が挙げられる。フェノキシ樹脂の末端は、フェノール性水酸基、エポキシ基等のいずれの官能基でもよい。フェノキシ樹脂は１種単独で用いてもよく、又は２種以上を併用してもよい。フェノキシ樹脂の例としては、三菱化学（株）製の「１２５６」及び「４２５０」（いずれもビスフェノールＡ骨格含有フェノキシ樹脂）、「ＹＸ８１００」（ビスフェノールＳ骨格含有フェノキシ樹脂）、及び「ＹＸ６９５４」（ビスフェノールアセトフェノン骨格含有フェノキシ樹脂）が挙げられ、その他にも、東都化成（株）製の「ＦＸ２８０」及び「ＦＸ２９３」、三菱化学（株）製の「ＹＬ７５５３」、「ＹＬ６７９４」、「ＹＬ７２１３」、「ＹＬ７２９０」及び「ＹＬ７４８２」等が挙げられる。
ポリビニルアセタール樹脂の例としては、電気化学工業(株)製の電化ブチラール４０００−２、５０００−Ａ、６０００−Ｃ、６０００−ＥＰ、積水化学工業（株）製のエスレックＢＨシリーズ、ＢＸシリーズ、ＫＳシリーズ、ＢＬシリーズ、ＢＭシリーズ等が挙げられる。
ポリイミド樹脂の例としては、新日本理化（株）製の「リカコートＳＮ２０」及び「リカコートＰＮ２０」等が挙げられる。ポリイミド樹脂の例としては、２官能性ヒドロキシル基末端ポリブタジエン、ジイソシアネート化合物及び四塩基酸無水物を反応させて得られる線状ポリイミド（特開２００６−３７０８３号公報参照。）、ポリシロキサン骨格含有ポリイミド（特開２００２−１２６６７号公報及び特開２０００−３１９３８６号公報等参照。）等の変性ポリイミドが挙げられる。
ポリアミドイミド樹脂の例としては、東洋紡績（株）製の「バイロマックスＨＲ１１ＮＮ」及び「バイロマックスＨＲ１６ＮＮ」が挙げられる。ポリアミドイミド樹脂の例としては、日立化成工業（株）製のポリシロキサン骨格含有ポリアミドイミド「ＫＳ９１００」、「ＫＳ９３００」等の変性ポリアミドイミドが挙げられる。
ポリエーテルスルホン樹脂の例としては、住友化学（株）製の「ＰＥＳ５００３Ｐ」等が挙げられる。
ポリスルホン樹脂の例としては、ソルベイアドバンストポリマーズ（株）製のポリスルホン「Ｐ１７００」、「Ｐ３５００」等が挙げられる。
熱可塑性樹脂の含有量は、樹脂組成物層４４Ｘ中の不揮発成分１００質量％に対して、０．１質量％〜１０質量％であることが好ましい。熱可塑性樹脂の含有量をこの範囲内とすることにより、樹脂組成物層４４Ｘの粘度が適度となり、厚さ、性状が均一な樹脂組成物層４４Ｘを形成することができ、半導体チップ３０等の埋め込みが容易となる。熱可塑性樹脂の含有量は、樹脂組成物層４４Ｘ中の不揮発成分１００質量％に対して、０．５質量％〜５質量％であることがより好ましい。
硬化促進剤としては、例えば、有機ホスフィン化合物、イミダゾール化合物、アミンアダクト化合物、及び３級アミン化合物などが挙げられる。硬化促進剤の含有量は、エポキシ樹脂と硬化剤の不揮発成分合計量を１００質量％としたとき、０．０５質量％〜３質量％の範囲で使用することが好ましい。硬化促進剤は１種単独で用いてもよく、又は２種以上を併用してもよい。
難燃剤としては、例えば、有機リン系難燃剤、有機系窒素含有リン化合物、窒素化合物、シリコーン系難燃剤、金属水酸化物等が挙げられる。難燃剤は１種単独で用いてもよく、又は２種以上を併用してもよい。樹脂組成物層４４Ｘ中の難燃剤の含有量は特に限定はされない。難燃剤の含有量は、樹脂組成物層４４Ｘ中の不揮発成分１００質量％に対して、０．５質量％〜１０質量％であることが好ましく、１質量％〜９質量％であることがより好ましく、１．５質量％〜８質量％であることが更に好ましい。
ゴム粒子としては、例えば、樹脂組成物層４４Ｘを形成する際に使用する有機溶剤に溶解せず、上述のエポキシ樹脂、硬化剤、及び熱可塑性樹脂などと相溶しないゴム粒子が使用される。このようなゴム粒子は、一般には、ゴム成分の分子量を有機溶剤、樹脂に溶解しないレベルまで大きくし、粒子状とすることで調製される。
ゴム粒子としては、例えば、コアシェル型ゴム粒子、架橋アクリロニトリルブタジエンゴム粒子、架橋スチレンブタジエンゴム粒子、アクリルゴム粒子などが挙げられる。コアシェル型ゴム粒子は、コア層とシェル層とを有するゴム粒子であり、例えば、外層のシェル層がガラス状ポリマーで構成され、内層のコア層がゴム状ポリマーで構成される２層構造、又は外層のシェル層がガラス状ポリマーで構成され、中間層がゴム状ポリマーで構成され、コア層がガラス状ポリマーで構成される３層構造のゴム粒子などが挙げられる。ガラス状ポリマー層は、例えば、メチルメタクリレート重合物などで構成され、ゴム状ポリマー層は、例えば、ブチルアクリレート重合物（ブチルゴム）などで構成される。ゴム粒子は１種単独で用いてもよく、又は２種以上を併用してもよい。
ゴム粒子の平均粒径は、好ましくは０．００５μｍ〜１μｍの範囲内であり、より好ましくは０．２μｍ〜０．６μｍの範囲内である。ゴム粒子の平均粒径は、動的光散乱法を用いて測定することができる。この測定は、例えば、適当な有機溶剤にゴム粒子を超音波などにより均一に分散させ、濃厚系粒径アナライザー（ＦＰＡＲ−１０００；大塚電子（株）製）を用いて、ゴム粒子の粒度分布を質量基準で作成し、そのメディアン径を平均粒径とすることで測定することができる。ゴム粒子の含有量は、樹脂組成物層中の不揮発成分１００質量％に対し、好ましくは１質量％〜１０質量％であり、より好ましくは２質量％〜５質量％である。
樹脂組成物層４４Ｘは、必要に応じて、他の添加剤を含んでいてもよく、他の添加剤としては、例えば、有機銅化合物、有機亜鉛化合物及び有機コバルト化合物等の有機金属化合物、並びに有機フィラー、増粘剤、消泡剤、レベリング剤、密着性付与剤、着色剤及び硬化性樹脂等の樹脂添加剤等が挙げられる。また、樹脂組成物層４４Ｘは、封止するための樹脂組成物の量が十分であれば、ガラスクロス、有機クロス、ガラス不織布、有機不織布などの補強材をさらに含有していてもよい。
支持体４２上に積層される樹脂組成物層４４Ｘの厚さは、硬化体４４となったときに半導体チップ３０を封止して埋め込むことができる厚さであれば特に限定されない。樹脂組成物層４４Ｘの厚さは、３０μｍ〜３００μｍであることが好ましく、７０μｍ〜２５０μｍであることがより好ましく、９０μｍ〜２００μｍであることが更に好ましい。樹脂組成物層４４Ｘの厚さは半導体チップ３０の厚さ（半導体チップ３０の厚さとバンプなど外部端子の高さの総和）以上とすることが好ましく、例えば半導体チップ３０の厚さ＋（１０〜１２０）μｍ程度の範囲とすればよい。また、樹脂組成物層４４Ｘは２層以上の層により構成されていてもよい。
樹脂組成物層４４Ｘを形成するにあたり、例えば、１０ｍｍ角の実装基板２０上に、５ｍｍ角、厚さ０．１５ｍｍの半導体チップ３０をフリップチップ接続により搭載し、実装基板２０と半導体チップ３０との離間距離が０．０７ｍｍである場合を想定してみると、樹脂組成物層４４Ｘの厚さが０．２ｍｍとなる量の樹脂組成物を供給すれば、実装基板２０と半導体チップ３０との間隙に樹脂組成物を充填しつつ、半導体チップ３０を埋込むことができる。この場合、バンプ体積を無視すれば、半導体チップ３０の直上の領域の樹脂組成物層４４Ｘの厚さは、０．０１７５ｍｍとなり、実装基板２０上における樹脂組成物層４４Ｘの厚さは０．２３７５ｍｍ程度となる。
〔支持体〕
支持体４２としては、プラスチック材料からなるフィルムが好適に用いられる。プラスチック材料としては、例えば、ポリエチレンテレフタレート（以下、「ＰＥＴ」と略称することがある。）、ポリエチレンナフタレート（以下、「ＰＥＮ」と略称することがある。）等のポリエステル、ポリカーボネート（以下、「ＰＣ」と略称することがある。）、ポリメチルメタクリレート（ＰＭＭＡ）等のアクリル、環状ポリオレフィン、トリアセチルセルロース（ＴＡＣ）、ポリエーテルサルファイド（ＰＥＳ）、ポリエーテルケトン、ポリイミドなどが挙げられる。支持体４２としては、さらには離型紙、銅箔、アルミニウム箔のような金属箔などを用いることができる。支持体４２としては、中でも、ポリエチレンテレフタレート、ポリエチレンナフタレートからなるフィルム、金属箔が好ましく、ポリエチレンテレフタレートフィルム、金属箔が特に好ましい。
支持体４２は、樹脂組成物層４４Ｘと接合する側の表面にマット処理、コロナ処理を施してあってもよい。また、実装基板２０にラミネート処理した後に支持体４２を剥離可能とするため、支持体４２としては、樹脂組成物層４４Ｘと接合する側の表面に離型層を有する離型層が設けられた支持体４２を使用するのが好ましい。離型層が設けられた支持体４２としては、アルキド樹脂系離型層などの離型層が形成されたフィルムである、例えば離型層付きポリエチレンテレフタレートフィルムが好ましい。
離型層が設けられた支持体４２としては、市販品を用いてもよい。支持体４２としては、例えば、アルキド樹脂系離型剤を主成分とする離型層を有するポリエチレンテレフタレートフィルムである、リンテック（株）製の「ＳＫ−１」、「ＡＬ−５」、「ＡＬ−７」などが挙げられる。
支持体４２に形成され得る離型層に使用される離型剤としては、封止フィルム４０を実装基板２０にラミネート処理した後に支持体４２を剥離可能であれば、特に限定はされない。好適な離型剤としては、例えば、アルキド樹脂、ポリオレフィン樹脂、及びウレタン樹脂からなる群から選択される１種以上の離型剤が挙げられる。なお、離型層の厚さは、通常、０．０１μｍ〜１μｍ程度であり、好ましくは０．０１μｍ〜０．２μｍである。
支持体の厚さは、通常１０μｍ〜１５０μｍとすればよい。しかしながら、支持体４２の厚さが大きすぎると、オートカッター装置においてバキューム吸着による搬送が困難となるなど、連続生産が困難となる場合がある。また、支持体４２の厚さが小さすぎると、取り扱いが困難となる傾向にあり、また回路基板の表面に仮付けされた封止フィルム４０がロール状に巻かれる（カールする）現象が起こるなど、連続生産が困難となる場合がある。従って、オートカッター装置を用いる場合の支持体４２の厚さは、５μｍ〜７５μｍの範囲がであることが好ましく、１０μｍ〜６０μｍの範囲であることがより好ましく、２０μｍ〜５０μｍの範囲であることがさらに好ましく、２０μｍ〜４５μｍの範囲であることが特に好ましい。なお、支持体４２の厚さとは、離型層を含む全体の厚さを意味する。
〔カバーフィルム〕
カバーフィルム４６には、オートカッター装置に封止フィルム４０をセットする際に樹脂組成物層４４Ｘの表面が傷付いたりするなどの不具合を防止し、また接着剤、ゴミ等の異物の付着を防止するなどの機能がある。カバーフィルム４６の材料としては、例えば、ポリエチレン、ポリプロピレン、ポリ塩化ビニル等のポリオレフィン、ＰＥＴ、ＰＥＮ等のポリエステル、ポリカーボネート（ＰＣ）、ポリイミド等、さらには離型紙、アルミニウム箔、銅箔のような金属箔などが挙げられる。
カバーフィルム４６は、支持体４２と同様に、樹脂組成物層４４Ｘと接合される側の表面にマット処理、コロナ処理を施してあってもよい。また、カバーフィルム４６は、樹脂組成物層４４Ｘと接合される側の表面に離型層を有していてもよい。
カバーフィルム４６はその表面が平滑であって、その厚さは、通常５μｍ〜１００μｍの範囲が好ましく、５μｍ〜７５μｍの範囲であることがより好ましく、５μｍ〜３０μｍの範囲であることが更に好ましい。
上記の構成を備える封止フィルム４０は、例えば、（１）支持体４２上に、支持体４２と接する樹脂組成物層４４Ｘを設ける工程、及び（２）上記工程（１）で形成された樹脂組成物層４４Ｘと接合するようにカバーフィルム４６を設ける工程を含む製造方法により製造することができる。
上記工程（１）において、樹脂組成物層４４Ｘは、公知の方法で、支持体４２と接合するように設けることができる。例えば、溶剤に樹脂組成物を溶解した樹脂ワニスを調製し、この樹脂ワニスを、ダイコーターなどの塗布装置を用いて支持体４２の表面に塗布し、樹脂ワニスを乾燥させることにより樹脂組成物層４４Ｘとすることができる。
樹脂ワニスの調製に用いる溶剤としては、例えば、アセトン、メチルエチルケトン及びシクロヘキサノン等のケトン類、酢酸エチル、酢酸ブチル、セロソルブアセテート、プロピレングリコールモノメチルエーテルアセテート及びカルビトールアセテート等の酢酸エステル類、セロソルブ及びブチルカルビトール等のカルビトール類、トルエン及びキシレン等の芳香族炭化水素類、ジメチルホルムアミド、ジメチルアセトアミド及びＮ−メチルピロリドン等のアミド系溶媒等を挙げることができる。これらの溶剤は１種単独で用いてもよく、又は２種以上を併用してもよい。
樹脂ワニスの乾燥は、加熱、熱風吹きつけ等の公知の乾燥方法により実施することができる。樹脂組成物層４４Ｘ中に溶剤が多く残留すると、硬化体４４としたときに膨れが発生する原因となるため、樹脂組成物層４４Ｘ中の残留溶剤量が通常１０質量％以下となるように、好ましくは５質量％以下となるように乾燥させる。
樹脂ワニスの乾燥条件は、形成される樹脂組成物層４４Ｘの最低溶融粘度温度に影響を与える。樹脂組成物層４４Ｘの配合組成にもよるが、樹脂組成物層４４Ｘの最低溶融粘度温度が、好ましくは６０℃〜１７０℃の範囲となり、より好ましくは７０℃〜１６０℃の範囲となり、さらに好ましくは８０℃〜１５０℃の範囲となるように乾燥させる。ここで、樹脂組成物層４４Ｘの「最低溶融粘度温度」とは、樹脂組成物層４４Ｘが最低溶融粘度を示すときの温度をいう。また、樹脂組成物層４４Ｘの「最低溶融粘度」とは、樹脂組成物層４４Ｘの樹脂が溶融した際に樹脂組成物層４４Ｘが示す最低の粘度をいう。詳細には、一定の昇温速度で樹脂組成物層４４Ｘを加熱して樹脂を溶融させると、初期の段階では溶融粘度が温度上昇とともに低下し、その後、ある温度を超えると温度上昇とともに溶融粘度が上昇する。「最低溶融粘度」とは、かかる極小点の溶融粘度を意味する。樹脂組成物層４４Ｘの最低溶融粘度温度は、動的粘弾性法により測定することができる。具体的には、樹脂組成物層４４Ｘの最低溶融粘度温度は、測定開始温度６０℃、昇温速度５℃／分及び振動数１Ｈｚ、ひずみ１ｄｅｇの条件で動的粘弾性測定を行うことにより得ることができる。動的粘弾性測定は、例えば、（株）ユー・ビー・エム社製の「Ｒｈｅｏｓｏｌ−Ｇ３０００」を用いて実施することができる。
樹脂ワニスの乾燥は、溶剤の種類及び樹脂組成物の配合組成にもよるが、好ましくは５０℃〜１５０℃の温度にて３分間〜１０分間、より好ましくは６５℃〜１４０℃の温度にて３分間〜１０分間、更に好ましくは７０℃〜１２０℃の温度にて３分間〜８分間行われる。このように樹脂ワニスを乾燥させることにより樹脂組成物層４４Ｘを形成することができる。なお、上記の残留溶剤量及び／又は最低溶融粘度温度を達成し得る限りにおいて、上記範囲とは異なる乾燥温度、乾燥時間を採用してもよい。
樹脂組成物層４４Ｘに対する支持体４２及びカバーフィルム４６の剥離強度（ＳＡ及びＳＢ）を所定の範囲内とすることができるので、上記工程（２）においては、ロール圧着、プレス圧着等でカバーフィルム４６を樹脂組成物層４４Ｘにラミネート処理することが好ましい。（ＳＡ−ＳＢ）は、カバーフィルム剥離時に樹脂剥がれが生じなければ特に限定されないが、０．００２０［ｋｇｆ／ｃｍ］以上とするのが好ましい。
工程（２）における上記ラミネート処理において、圧着圧力は、通常０．０２ｋｇｆ／ｃｍ２〜１１ｋｇｆ／ｃｍ２（０．１９６×１０４Ｎ／ｍ２〜１０７．９×１０４Ｎ／ｍ２）の範囲であり、好ましくは０．０３ｋｇｆ／ｃｍ２〜５ｋｇｆ／ｃｍ２（０．２９４×１０４Ｎ／ｍ２〜７８．４×１０４Ｎ／ｍ２）の範囲であり、より好ましくは０．０４ｋｇｆ／ｃｍ２〜２ｋｇｆ／ｃｍ２（０．３９２×１０４Ｎ／ｍ２〜４９×１０４Ｎ／ｍ２）の範囲である。
樹脂組成物層４４Ｘに対する支持体４２及びカバーフィルム４６の剥離強度（ＳＡ及びＳＢ）を所定の範囲内とするために、［樹脂組成物層４４Ｘの最低溶融粘度温度−１０℃］以下の温度条件にて工程（２）を実施することが好ましい。支持体４２、カバーフィルム４６と樹脂組成物層４４Ｘとの十分な密着性を得ると共に、オートカッター装置におけるカバーフィルム４６の剥離時の樹脂剥がれを防止する観点から、工程（２）は、［樹脂組成物層４４Ｘの最低溶融粘度温度−２０℃］以下の温度条件にて実施することがより好ましく、［樹脂組成物層４４Ｘの最低溶融粘度温度−８０℃］〜［樹脂組成物層４４Ｘの最低溶融粘度温度−３０℃］の範囲の温度条件にて実施することがさらに好ましく、［樹脂組成物層４４Ｘの最低溶融粘度温度−５５℃］〜［樹脂組成物層４４Ｘの最低溶融粘度温度−３０℃］の範囲の温度条件にて実施することが特に好ましい。
樹脂組成物層４４Ｘの組成にもよるが、樹脂組成物層４４Ｘに対する支持体４２及びカバーフィルム４６の剥離強度（ＳＡ及びＳＢ）を所定の範囲内とするために、工程（１）において、樹脂組成物層４４Ｘ中の残留溶剤量が０．２質量％〜５質量％の範囲及び樹脂組成物層４４Ｘの最低溶融粘度温度が６０℃〜１７０℃の範囲となるように樹脂ワニスを乾燥させて樹脂組成物層４４Ｘを形成し、かつ、工程（２）において、［樹脂組成物層４４Ｘの最低溶融粘度温度−８０℃］〜［樹脂組成物層４４Ｘの最低溶融粘度温度−１０℃］の範囲の温度にて、圧着圧力０．０２ｋｇｆ／ｃｍ２〜１１ｋｇｆ／ｃｍ２（０．１９６×１０４Ｎ／ｍ２〜１０７．９×１０４Ｎ／ｍ２）の範囲の条件で、樹脂組成物層４４Ｘと接合するようにカバーフィルム４６を設けることが好ましく、工程（１）において、樹脂組成物４４Ｘ中の残留溶剤量が０．５質量％〜４．５質量％の範囲及び樹脂組成物層４４Ｘの最低溶融粘度温度が７０℃〜１６０℃の範囲となるように樹脂ワニスを乾燥させて樹脂組成物層４４Ｘを形成し、かつ、工程（２）において、［樹脂組成物層４４Ｘの最低溶融粘度温度−５５℃］〜［樹脂組成物層４４Ｘの最低溶融粘度温度−２０℃］の範囲の温度にて、圧着圧力０．０４ｋｇｆ／ｃｍ２〜２ｋｇｆ／ｃｍ２（０．３９２×１０４Ｎ／ｍ２〜４９×１０４Ｎ／ｍ２）の範囲の条件で、樹脂組成物層４４Ｘと接合するようにカバーフィルム４６を設けることがより好ましい。
工程（２）の後、得られた封止フィルム４０をロール状に巻き取ることで、ロール状の封止フィルム４０を製造することができる。なお、ロール状の封止フィルム４０において、その長手方向が、ＭＤ方向に対応する。よって、ロール状の封止フィルム４０においては、長手方向における剥離強度が、上記のＳＡ及びＳＢの関係を満たすことが好ましい。
上記の構成を有する封止フィルム４０の製造方法は、ロール状に巻き取られた支持体４２を連続的に巻き出して搬送し、樹脂ワニスを塗布及び乾燥することにより支持体４２上に樹脂組成物層４４Ｘを形成した後、樹脂組成物層４４Ｘと接合するように、例えばロール状に巻き取られたカバーフィルム４６を設けることにより、連続的に実施することができる。
（仮付け工程）
図７に示されるように、次に、実装基板２０の半導体チップ３０が搭載されている半導体チップ搭載面２０ａ側に、カバーフィルム４６を剥離しながら露出した樹脂組成物層４４Ｘを接合させて仮付けする。
この仮付け工程は、例えば、従来公知のオートカッター装置により実施することができる。この場合においては、真空ラミネート装置におけるラミネート処理に先立ち、まずオートカッター装置を用いて、封止フィルム４０が実装基板２０上に仮付けされる。
この場合には、オートカッター装置に設置されたロール状に巻き取られた封止フィルム４０から実装基板２０へと封止フィルム４０を搬送しつつ、その搬送途中においてカバーフィルム４６が剥離される。カバーフィルム４６が剥離されることにより露出した樹脂組成物層４４Ｘを実装基板２０と接合させる。
次いで、オートカッター装置により、実装基板２０のサイズに合わせて封止フィルム４０、すなわち支持体４２及び樹脂組成物層４４Ｘが切断されることにより、対応する実装基板２０に合わせたサイズに整形された封止フィルム４０が回路基板に仮付けされる。
（埋め込み工程）
図８に示されるように、次いで、減圧条件下、支持体４２側から加温及び加圧することにより、半導体チップ３０を覆うように半導体チップ３０を樹脂組成物層４４Ｘに埋め込む。
この工程は、例えば１）減圧条件下、半導体チップ３０が設けられた実装基板２０の表面積よりも大きい面積を有する耐熱ゴムを材料とする板状体を用いる真空積層工程として実施することが好ましい。すなわち、減圧条件下、封止フィルム４０の支持体４２に耐熱ゴムを材料とする板状体を押し当てて、封止フィルム４０の樹脂組成物層４４Ｘを加熱及び加圧して、支持体４２及び樹脂組成物層４４Ｘを、半導体チップ３０が樹脂組成物層４４Ｘに埋め込まれるように、かつフリップチップ接続の場合には実装基板２０と半導体チップ３０との間隙に充填されるように樹脂組成物層４４Ｘを成型する工程（成型工程）と、所望によりさらに２）支持体４２に、さらにプレス用金属板又はラミネート用金属ロールを押し当てて、加熱及び加圧することにより樹脂組成物層４４Ｘの支持体４２側の表面を平滑化する工程（平滑化工程）とにより行うことができる。
これら成型工程及び平滑化工程は、成型工程においてチャンバ内を減圧状態とし、減圧状態を維持したまま連続的に平滑化工程を実施する態様とすることもできる。また、支持体４２及び樹脂組成物層４４Ｘが真空積層された実装基板２０を、成型工程後であって平滑化工程の前に一旦、大気中に取り出してもよい。この場合、再度常圧から減圧状態にして平滑化工程を行うか、又は再度の減圧を行わず、そのまま常圧下で行ってもよい。
半導体チップ３０を樹脂組成物層４４Ｘに埋め込む工程、すなわち成型工程は、例えば、ニチゴー・モートン（株）製バキュームアップリケーター、（株）名機製作所製真空加圧式ラミネーター、大成ラミネーター（株）製真空ラミネーター等の市販の真空積層機を使用して実施することができる。
この成型工程は、好ましくは圧力２６．７ｈＰａ以下の減圧条件下、９０℃〜１８０℃（反り抑制の観点から好ましくは１００℃〜１８０℃、より好ましくは１２０℃〜１５０℃）で加温し、１ｋｇｆ／ｃｍ２〜１８ｋｇｆ／ｃｍ２（好ましくは３ｋｇｆ／ｃｍ２〜１５ｋｇｆ／ｃｍ２）の圧力を２０秒間〜４００秒間（好ましくは３０秒間〜３００秒間）加えることにより行うことができる。
この成型工程は、上述したようにオートカッター装置により封止フィルム４０を実装基板２０と同程度の面積に切断しておき、封止フィルム４０それぞれを半導体チップ３０が搭載された実装基板２０それぞれに仮付けした後に実施してもよいし、封止フィルム４０を切断することなく、支持体４２側から樹脂組成物層４４Ｘを加熱、加圧してラミネートするか、又はロール状の封止フィルム４０を真空ラミネーターの基材ロールにセットして、支持体４２側から樹脂組成物層４４Ｘを加熱、加圧してラミネートした後で、封止フィルム４０を所定のサイズに切断してもよい。
この成型工程では、軟化した樹脂組成物層４４Ｘの厚さが半導体チップ３０の厚さ以上である条件でラミネートすることにより、実装基板２０上における半導体チップ３０の埋め込み、実装基板２０と半導体チップ３０との間隙への樹脂組成物の充填を効果的に行うことができる。
この成型工程に用いられる耐熱ゴムからなる板状体は、樹脂組成物層４４Ｘと半導体チップ３０が設けられた実装基板２０とを密着させ、樹脂組成物層４４Ｘによる埋め込み及び充填を効果的に行うことができるが、柔軟性があり実装基板２０に搭載されている半導体チップ３０などの凹凸に沿って変形するため、樹脂組成物層４４Ｘの表面、すなわち樹脂組成物層４４Ｘと支持体４２との接触面の表面平滑性が損なわれるおそれがある。よって、樹脂組成物層４４Ｘの平滑性が損なわれるおそれがある場合に限り、平滑化工程を実施することとしてもよい。
上記平滑化工程は、上記成型工程の実施後に、支持体４２及び樹脂組成物層４４Ｘがラミネートされた実装基板２０を、封止フィルム４０よりも大きい面積の保護用フィルムをプレス用金属板及び／又はラミネート用金属ロールとの間に挟んだ状態で加熱、加圧することにより樹脂組成物層４４Ｘを平滑化することにより行われる。
かかる平滑化工程に用いられる機械としては、熱盤式プレス機や加熱加圧式ラミネーターなどの市販の積層機を使用することができる。平滑化工程に際しては、上記成型工程により支持体４２及び樹脂組成物層４４Ｘが真空積層された実装基板２０を保護用フィルム及び支持体４２側から樹脂組成物層４４Ｘを加熱、加圧する。これらの加熱、加圧条件を既に説明した上記成型工程と同様の加熱、加圧条件で実施することにより、樹脂組成物層４４Ｘと支持体４２との接触面を平滑化することができる。
このように成型工程を実施することで、実装基板２０上に搭載された半導体チップ３０、ボンディングワイヤ、実装基板２０と半導体チップ３０との間隙をアンダーフィルを用いずとも、ボイドを発生させることなく、埋め込むことができ、成型工程に加えて平滑化工程をさらに実施することで硬化体表面の平滑性をより高めることができる。
（硬化体の形成工程）
図９に示されるように、次いで、支持体４２及び樹脂組成物層４４Ｘが真空積層された実装基板２０を加熱処理することにより、半導体チップ３０が埋め込まれた樹脂組成物層４４Ｘを硬化して、半導体チップ３０を封止する硬化体４４とする。
樹脂組成物層４４Ｘを硬化して、半導体チップ３０を封止する硬化体４４の形成工程は、樹脂組成物層４４Ｘを構成する材料に応じた任意好適な条件で加熱処理を実施することにより行うことができる。
この硬化体４４の形成工程は、例えば、１００℃〜２４０℃で、１５分間〜３００分間加熱処理することにより行うことができ、１２０℃〜２００℃で、２０分間〜１００分間加熱処理することが好ましい。
この加熱処理はいわゆるステップキュアにより実施してもよい。すなわち、加熱処理を（１）所定の条件でプレキュアするステップと、（２）所定の条件でポストキュアするステップとを含む、多段階の加熱処理とすることができる。プレキュア条件は、１００℃〜１３０℃で、１５分間〜４５分間であることが好ましく、ポストキュア条件は、１５０℃〜２２０℃で、３０分間〜９０分間であることが好ましい。
この硬化体４４の形成工程は、半導体チップ３０を樹脂組成物層４４Ｘに埋め込む工程の後であって、半導体チップ３０を封止する硬化体４４とする工程、すなわち加熱処理の前に、支持体４２を剥離する工程をさらに含んでいてもよい。あるいは、加熱処理の後に支持体４２を剥離する工程を含んでいてもよい。
（導体層を形成する工程）
次に、形成された硬化体４４上に、導体層（配線層）５０を形成する。導体層５０は、セミアディティブ法等の従来公知の任意好適な形成工程により所望の配線パターンを含む配線層とすることができる。この実施形態では、導体層５０をめっき工程を含むセミアディティブ法により形成する例を説明する。
図１０に示されるように、まず、硬化体４４にビアホール４８を形成する。ビアホール４８は、硬化体４４を厚さ方向に貫通して、実装基板２０が備える配線等、すなわちこの構成例では第２電極パッド２２ｂを露出させる貫通孔である。ビアホール４８は、硬化体４４の特性を考慮して、従来公知の任意好適な方法により形成することができる。ビアホール４８の形成方法の例としては、レーザー加工による形成方法が挙げられる。レーザー加工によるビアホール４８の形成は、例えば日立ビアメカニクス（株）製ＣＯ２レーザー加工機（ＬＣ−２Ｅ２１Ｂ／１Ｃ）を使用して行うことができる。ビアホールのトップ径（直径）は、１５０〜２５０μｍであることが好ましい。
次に、ビアホール４８が形成された硬化体４４に対して粗化処理を行う。この粗化処理は、実装基板２０を保護するために、硬化体４４が設けられた主面とは反対側の実装基板２０の主面（半導体チップ搭載面２０ａとは反対側の面）を保護テープを貼ることによりカバーしてから行うことが好ましい（図示しない。）。
粗化処理は、例えばプリント配線板の製造工程において用いられている従来公知の任意好適な方法により実施することができる。粗化処理は、例えば、１）膨潤液に浸漬する工程、２）粗化液に浸漬する工程、３）中和液に浸漬する工程、４）乾燥工程を含む処理により行うことができる。１）膨潤液に浸漬する工程は、硬化体４４を５０℃〜８０℃で２分間〜１５分間（好ましくは５５℃〜７０℃で４分間〜１０分間）膨潤液に浸漬する工程とすることが好ましい。２）粗化液に浸漬する工程は、硬化体４４を６０℃〜８０℃で５分間〜２０分間（好ましくは７０℃〜８０℃で８分間〜２０分間）粗化液に浸漬する工程とすることが好ましい。３）中和液に浸漬する工程は、硬化体４４を３０℃〜５０℃で３分間〜１０分間（好ましくは３５℃〜４５℃で３分間〜８分間）中和液に浸漬する工程であることが好ましい。
次いで、無電解めっきを行って、粗化処理が行われた実装基板２０の硬化体４４上の全面に、導体として好ましくは銅の薄膜を形成する。次にこの導体の薄膜上に、所定のパターンとして導体の薄膜の一部分を露出させるマスクパターンをパターニング形成する。さらにマスクパターンを含む実装基板２０上の全面に電解めっきを行って、導体の薄膜のうちマスクパターンからの露出している領域のみを厚膜化する。次いで加熱処理（灰化処理）、溶解処理（剥離処理）などにより、マスクパターンを除去した後、マスクパターンに覆われていたために厚膜化されなかった導体の薄膜のみをエッチングなどにより除去することで配線パターンを含む導体層５０を形成することができる。
なお、これらの工程によりビアホール４８内にも配線が形成され、導体層５０と実装基板２０の配線とが電気的に接続される。
支持体４２として、銅箔等の金属箔を用いた場合には、この金属箔を利用するサブトラクティブ法などによって、導体層５０を形成することができる。また、金属箔をめっきシード層として、電解めっきにより導体層５０を形成することができる。このような電解めっきにより得ることができる導体層５０の厚さは、一般的には、３〜３５μｍ、好ましくは５〜３０μｍである。このようにして導体層５０を形成することができる。
図１１に示されるように、次いで、ダイシングラインＤＬの位置で、例えば回転刃を備える従来公知のダイシング装置により研削して、得られた構造体（半導体装置１０）を切り出して個片化する。
上記のダイシングラインＤＬでの切断工程は、導体層５０の形成前に行ってもよく、予め個片化された実装基板２０ごとに硬化体４４を形成し、導体層５０を形成してもよく、さらには後述する電子部品１００を導体層５０上に搭載した後に行ってもよい。
次に、バンプ２８を実装基板２０の半導体チップ搭載面２０ａとは反対側の面に搭載することにより、図２を参照して既に説明した構成を有する個片化半導体装置１２を得ることができる。バンプ２８の実装基板２０への搭載は、後述する電子部品１００を導体層５０上への搭載と同時に行ってもよいし、あるいは電子部品１００を導体層５０上に搭載した後に行ってもよい。
以上のように、本実施形態によれば硬化体４４の直上に、導体層５０を形成することができるので、導体層５０に電気的に接続される電子部品（別の半導体装置）の電極の配置に合うように配線パターンを設けることができる。よって搭載される電子部品１００の電極の配置を変更することなく、例えば搭載される電子部品１００の電極の配置に合わせて配線パターンを引き回すことができるので、多品種の電子部品（半導体チップ、パッケージ等）の搭載が容易であり、さらには実装基板２０上に封止された半導体チップ３０の直上の領域にも電極を設けることができるので、積層型半導体装置１４のさらなる小型化、高集積化、高機能化が可能となる。
＜積層型半導体装置の製造方法＞
図３に示されるように、導体層５０を備える個片化半導体装置１２には、電子部品１００が導体層５０と電気的に接続されて搭載されることにより積層型半導体装置１４とされる。
電子部品１００のバンプ１３２が、例えば半田ボールである場合には、フラックス（半田ペースト）を用いる、いわゆるリフロー工程により、半導体装置１０又は個片化半導体装置１２が備える導体層５０と、電子部品１００のバンプ１３２とを接合して、これらを電気的に接続し、積層型半導体装置１４とすることができる。このリフロー工程は、従来公知の任意好適な条件で行うことができる。
以下、本発明を実施例により具体的に説明する。本発明はこれらの実施例に限定されるものではない。
＜測定方法及び評価方法＞
まず、実施例及び比較例において用いられたパッケージ及び半導体チップの形態、各種測定方法並びに評価方法について説明する。
（パッケージの形態）
パッケージサイズ：１０ｍｍ×１０ｍｍ
実装基板の厚さ：０．３ｍｍ
コア材：Panasonic社製 R1515A
ソルダーレジスト：日立化成社製 SR7200G
電極パッドのサイズ：１００μｍ×１００μｍ 金めっき仕上げ
基板サイズ：１７０ｍｍ×２５５ｍｍ
パッケージのレイアウト：９ｐｃｓ（３×３ｐｃｓ）×１２Ｂｌｏｃｋｓ
（半導体チップの形態）
ダイサイズ：５ｍｍ×５ｍｍ
ダイ厚さ：０．１５ｍｍ
バンプ：半田バンプ φ８０μｍ
バンプピッチ：１５０μｍ
バンプ数：７８４（２８×２８）
（樹脂組成物層の最低溶融粘度温度の測定）
後述する実施例及び比較例で製造されたロール状のカバーフィルム付き封止フィルムにおける樹脂組成物層の最低溶融粘度温度は、動的粘弾性測定装置（（株）ユー・ビー・エム社製、「Ｒｈｅｏｓｏｌ−Ｇ３０００」）を使用して測定した。試料である樹脂組成物の量１ｇについて、直径１８ｍｍのパラレルプレートを使用して、開始温度６０℃から２００℃まで昇温速度５℃／分にて昇温し、測定温度間隔２．５℃、振動数１Ｈｚ、ひずみ１ｄｅｇの条件にて最低溶融粘度時の温度を測定した。
（埋め込み性の評価）
製造された半導体装置について、超音波映像装置（（株）日立エンジニアリング・アンド・サービス製ＦＩＮＥＳＡＴ）を使用して、実装基板に搭載された半導体チップの直下、すなわち実装基板及び半導体チップ間における硬化体（樹脂組成物）の埋め込み性を５０ＭＨｚ／７ｍｍのプローブを使用して、評価した。ボイドが発見できなかったケースを「良」と評価し、ボイドが発見されたケースを「不可」と評価した。
（ピール強度の測定）
導体層の硬化体に対するピール強度を測定した。形成された導体層に、幅１０ｍｍ、長さ１００ｍｍの切込みをいれ、この一端を剥がしてつかみ具（株式会社ティー・エス・イー、オートコム型試験機 ＡＣ−５０Ｃ−ＳＬ）で掴み、室温中にて、５０ｍｍ／分の速度で硬化体の表面に対して垂直方向に３５ｍｍを引き剥がした時の荷重（ｋｇｆ／ｃｍ）を測定した。
なお、詳細は後述するが、比較例１では供給された樹脂組成物の量が足りず、めっきにより導体層が形成できなかったため評価を行わなかった。比較例２及び３では半田バンプが樹脂組成物に埋め込まれなかったため、評価を行わなかった。
＜実施例１＞
（樹脂ワニス１の調製）
ビスフェノール型エポキシ樹脂（新日鐵化学（株）製「ＺＸ１０５９」、ビスフェノールＡ型のエポキシ樹脂とビスフェノールＦ型のエポキシ樹脂との１：１（質量比）混合品）５部、２官能脂肪族エポキシ樹脂（三菱化学（株）製「ＹＬ７４１０」）５部、結晶性２官能エポキシ樹脂（三菱化学（株）製「ＹＸ４０００ＨＫ」、エポキシ当量約１８５）１０部、ビフェニル型エポキシ樹脂（日本化薬（株）製「ＮＣ３０００Ｈ」）１０部、フェノキシ樹脂（三菱化学（株）製「ＹＬ７５５３ＢＨ３０」、固形分３０質量％のＭＥＫ溶液）５部を、ソルベントナフサ４０部に撹拌しながら加熱溶解させた。室温にまで冷却後、そこへ、活性エステル化合物（ＤＩＣ（株）製「ＨＰＣ８０００−６５Ｔ」、活性基当量約２２３の不揮発分６５質量％のトルエン溶液）１５部、トリアジン含有クレゾール系硬化剤（水酸基当量１５１、ＤＩＣ（株）製「ＬＡ−３０１８−５０Ｐ」）の固形分５０％のメトキシプロパノール溶液１５部、硬化促進剤（４−ジメチルアミノピリジン、固形分２質量％のＭＥＫ溶液）６部、難燃剤（三光（株）製「ＨＣＡ−ＨＱ」、１０−（２，５−ジヒドロキシフェニル）−１０−ヒドロ−９−オキサ−１０−フォスファフェナンスレン−１０−オキサイド、平均粒径２μｍ）２部、アミノシラン系カップリング剤（信越化学工業（株）製、「ＫＢＭ５７３」）で表面処理された球形シリカ（平均粒径０．５μｍ、（株）アドマテックス製「ＳＯＣ２」、単位面積当たりのカーボン量０．３９ｍｇ／ｍ２）２００部、を混合し、高速回転ミキサーで均一に分散して、樹脂ワニス１を調製した。
（封止フィルムの調製）
支持体としてアルキド樹脂系離型層付きポリエチレンテレフタレートフィルム（ＰＥＴフィルム）（厚さ３８μｍ、リンテック（株）製、「ＡＬ５」）を用意した。上記実施例１で得た樹脂ワニス１を、アルキド樹脂系離型層側の該支持体の表面に、ダイコーターにて均一に塗布し、８０℃〜１２０℃（平均１００℃）で８分間乾燥させることにより樹脂組成物層を形成した。樹脂組成物層は、厚さが２００μｍであって、残留溶剤量が２.９質量％であり、最低溶融粘度は、７８０ポイズであって、その温度１３３℃であった。
（ロール状のカバーフィルム付き封止フィルムの製造）
次いで、樹脂組成物層の表面に厚さ１５μｍのポリプロピレンフィルム（王子特殊紙（株）製「アルファンＭＡ−４１１」の平滑面側）を６０℃で貼り合わせながらロール状に巻き取った。ロール状のカバーフィルム付き封止フィルムを、幅２５０ｍｍにスリットし、５０ｍ巻きのロール状体を２本得た。
（オートカッター装置による仮付け工程）
まず、上述の半導体チップが半導体チップ搭載面に搭載された実装基板（サイズ２５５ｍｍ×１７０ｍｍ、厚さ０．３ｍｍ）を用意した。
ロール状のカバーフィルム付き封止フィルムを、オートカッター装置（新栄機工（株）製、「ＳＡＣ−５００」）にセットした。カバーフィルム付き封止フィルムは、実装基板の半導体チップ搭載面側にセットした。
搬送速度５ｍ／分にてカバーフィルム付き封止フィルムを巻き出して搬送しながら、カバーフィルムを剥離した。樹脂組成物層の露出した封止フィルムを、その樹脂組成物層が実装基板の半導体チップ搭載面に接合するように、封止フィルムを実装基板に仮付けした。仮付け時の実装基板の搬送速度は２ｍ／分であり、仮付け温度は１００℃であり、仮付け時間は１０秒であり、仮付け圧力は０．１５ｋｇｆ／ｃｍ２であった。
（封止フィルムのラミネート工程）
封止フィルムを、２ステージ真空ラミネータ装置ＣＶＰ−７００（商品名、ニチゴーモートン（株）製）を用いて、仮付けされた実装基板にラミネートした。ラミネートは、チャンバ内を４５秒間減圧して気圧を１３ｈＰａ以下とし、その後９０秒間、１２０℃、圧力０．７４ＭＰａで耐熱ゴムを用いてプレスし、次いで１２０℃、圧力０．９ＭＰａで１３５秒間、金属板を用いてプレスすることにより行った。
（樹脂組成物の硬化工程）
ラミネートされた封止フィルムから、支持体であるＰＥＴフィルムを剥離し、１８０℃、３０分間の硬化条件で樹脂組成物を硬化して、搭載された半導体チップを封止する硬化体（モールド）を作成した。
（硬化体上に導体層を形成する工程）
（１）ビアホールの形成工程
日立ビアメカニクス（株）製ＣＯ２レーザー加工機（ＬＣ−２Ｅ２１Ｂ／１Ｃ）を使用して、硬化体に穴あけすることにより、硬化体の表面におけるビアホールのトップ径（直径）が２００μｍのビアホールを形成して実装基板に設けられた電極を露出させた。
（２）粗化処理
ビアホールが形成された実装基板の裏面（半導体チップ搭載面の反対側の面）を保護テープで全面カバーした後、膨潤液である、アトテックジャパン（株）のジエチレングリコールモノブチルエーテル含有のスエリングディップ・セキュリガントＰ（グリコールエーテル類、水酸化ナトリウムの水溶液）に６０℃で４分間浸漬し、次に粗化液として、アトテックジャパン（株）のコンセントレート・コンパクトＰ（ＫＭｎＯ４：６０ｇ／Ｌ、ＮａＯＨ：４０ｇ／Ｌの水溶液）に８０℃で８分間浸漬、最後に中和液として、アトテックジャパン（株）のリダクションショリューシン・セキュリガントＰ（硫酸の水溶液）に４０℃で５分間浸漬し、その後８０℃で３０分間乾燥した。
（３）セミアディティブ法による導体層の形成
ビアホールが形成された実装基板を、ＰｄＣｌ２を含む無電解メッキ用溶液に４０℃で５分間浸漬し、次に無電解銅メッキ液に２５℃で２０分間浸漬した。１２０℃にて３０分間加熱してアニール処理を行った後、めっき用レジスト層を貼りあわせ、露光、現像によりパターン形成を行った後、硫酸銅電解めっきを行って３０μｍの厚さの導体層（配線パターンを含む配線層）を形成した。次に、めっき用レジストを剥離し、フラッシュエッチングにより不要な無電解銅めっき部分を除去して配線パターンを形成した。最後に、保護テープを剥離し、アニール処理を１９０℃にて６０分間行った。
形成された硬化体（樹脂組成物）の埋め込み性を評価し、形成された導体層の硬化体に対するピール強度を測定した。結果を下記表１に示す。
＜実施例２＞
（樹脂ワニス２の調製）
ビスフェノール型エポキシ樹脂（新日鐵化学（株）製「ＺＸ１０５９」、ビスフェノールＡ型とビスフェノールＦ型の１：１（質量比）混合品）５部、２官能脂肪族エポキシ樹脂（三菱化学（株）製「ＹＬ７４１０」）５部、結晶性２官能エポキシ樹脂（三菱化学（株）製「ＹＸ４０００ＨＫ」、エポキシ当量約１８５）１０部、ビフェニル型エポキシ樹脂（日本化薬（株）製「ＮＣ３０００Ｈ」）１０部、ビスフェノールＡ型エポキシ樹脂（三菱化学（株）製「ｊＥＲ１００７」、エポキシ当量約２０００）３部、ゴム粒子（ガンツ化成（株）製、スタフィロイドＡＣ３８１６Ｎ）２部を、ソルベントナフサ４８部に撹拌しながら加熱溶解させた。室温にまで冷却後、そこへ、トリアジン含有フェノール系硬化剤（水酸基当量１２５、ＤＩＣ（株）製「ＬＡ−７０５４」）の固形分６０％のＭＥＫ溶液１２部、ナフトール系硬化剤（水酸基当量２１５、新日鐵化学（株）製「ＳＮ−４８５」）の固形分６０％のＭＥＫ溶液１２部、硬化促進剤（４−ジメチルアミノピリジン、固形分２質量％のＭＥＫ溶液）３部、難燃剤（三光（株）製「ＨＣＡ−ＨＱ」、10-(2,5-ジヒドロキシフェニル)-10-ヒドロ-9-オキサ-10-フォスファフェナンスレン-10-オキサイド、平均粒径２μｍ）２部、アミノシラン系カップリング剤（信越化学工業（株）製、「ＫＢＭ５７３」）で表面処理された球形シリカ（平均粒径１．２μｍ、（株）アドマテックス製「ＳＯＣ４」、単位面積当たりのカーボン量０．４７ｍｇ／ｍ２）２５０部、を混合し、高速回転ミキサーで均一に分散して、樹脂ワニス２を作製した。
（封止フィルムの調製）
支持体として１８μｍキャリア銅箔／３μｍ銅箔（三井金属鉱業（株）製、商品名：三井マイクロシン）を用意した。上記の通り得られた樹脂ワニス２を、該支持体の離型層側表面に、ダイコーターにて均一に塗布し、８０℃〜１２０℃（平均１００℃）で８分間乾燥させることにより樹脂組成物層を形成した。樹脂組成物層は、厚さが２００μｍであり、残留溶剤量が２.１質量％であり、最低溶融粘度は、４５００ポイズであって、その温度は９８℃であった。
ロール状のカバーフィルム付き封止フィルムの製造、オートカッター装置による仮付け工程、封止フィルムのラミネート工程を、既に説明した実施例１と同様にして行った。
（樹脂組成物の硬化工程）
銅箔（マイクロシン３μｍ／キャリア銅箔１８μｍが付いた状態で、まず１００℃で３０分間のプレキュア工程を行い、さらに１８０℃で、６０分間のポストキュア工程を行うことにより、樹脂組成物を硬化して硬化体とした後、キャリア銅箔のみを剥離した。
（硬化体上に導体層を形成する工程）
残存した銅箔（マイクロシン３μｍ）をシード層として、いわゆるＭ−ＳＡＰ（モディファイド−セミアディティブプロセス）にて、実施例１と同様にして硬化体上に３０μｍ（シード層を含む）の厚さの導体層を形成した。
形成された硬化体の埋め込み性を評価し、形成された導体層の硬化体に対するピール強度を測定した。結果を下記表１に示す。
＜比較例１＞
（封止フィルムの調製）
支持体としてアルキド樹脂系離型層付きポリエチレンテレフタレートフィルム（ＰＥＴフィルム）（厚さ３８μｍ、リンテック（株）製、「ＡＬ５」）を用意した。上記実施例１で得た樹脂ワニス１を、該支持体のアルキド樹脂系離型層側の表面に、ダイコーターにて均一に塗布し、８０℃〜１２０℃（平均１００℃）で４．５分間乾燥させて樹脂組成物層を形成した。樹脂組成物層は、厚み１００μｍ、残留溶剤量２．６質量％、最低溶融粘度は、８４０ポイズであって、その温度１３５℃であった。
ロール状のカバーフィルム付き封止フィルムの製造工程、オートカッター装置による仮付け工程、封止フィルムのラミネート工程、樹脂組成物の硬化工程及び硬化体上に導体層を形成する工程を、既に説明した実施例１と同様にして行った。
形成された硬化体の埋め込み性を評価した。結果を下記表１に示す。この例では樹脂組成物の量が少なすぎ、ボイドがみられた。
＜比較例２＞
（封止フィルムの調製及びロール状のカバーフィルム付き封止フィルムの製造）
既に説明した実施例２と同様にして、封止フィルムを調製し、ロール状のカバーフィルム付き封止フィルムを製造し、オートカッター装置による仮付け工程を行った。
（封止フィルムのラミネート工程）
封止フィルムを、２ステージ真空ラミネータ装置ＣＶＰ−７００（商品名、ニチゴーモートン（株）製）を用いて、仮付けされた実装基板にラミネートした。ラミネートは、チャンバ内を４５秒間減圧して気圧を１３ｈＰａ以下とし、その後９０秒間、８０℃、圧力０．７４ＭＰａでプレスし、次いで８０℃、圧力０．９ＭＰａで１３５秒間、熱プレスすることにより行った。
樹脂組成物の硬化工程及び硬化体上に導体層を形成する工程を既に説明した実施例１と同様にして行った。
形成された硬化体の埋め込み性を評価した。結果を下記表１に示す。この温度条件では樹脂組成物の流動性が不足していたため、ボイドがみられた。
＜比較例３＞
（樹脂ワニス３の調製）
ビスフェノール型エポキシ樹脂（新日鐵化学（株）製「ＺＸ１０５９」、ビスフェノールＡ型とビスフェノールＦ型の１：１混合品）１０部、ビフェニル型エポキシ樹脂（日本化薬（株）製「ＮＣ３０００Ｈ」）２０部、フェノキシ樹脂（三菱化学（株）製「ＹＬ７５５３ＢＨ３０」、固形分３０質量％のＭＥＫ溶液）１０部を、ソルベントナフサ４０部に撹拌しながら加熱溶解させた。室温にまで冷却後、そこへ、トリアジン含有フェノール系硬化剤（水酸基当量１２５、ＤＩＣ（株）製「ＬＡ−７０５４」）の固形分６０％のＭＥＫ溶液１５部、ナフトール系硬化剤（水酸基当量２１５、新日鐵化学（株）製「ＳＮ−４８５」）の固形分６０％のＭＥＫ溶液１０部、硬化促進剤（４−ジメチルアミノピリジン、固形分２質量％のＭＥＫ溶液）５部、難燃剤（三光（株）製「ＨＣＡ−ＨＱ」、１０−（２，５−ジヒドロキシフェニル）−１０−ヒドロ−９−オキサ−１０−フォスファフェナンスレン−１０−オキサイド、平均粒径２μｍ）２部、アミノシラン系カップリング剤（信越化学工業（株）製、「ＫＢＭ５７３」）で表面処理された球形シリカ（平均粒径０．５μｍ、（株）アドマテックス製「ＳＯＣ２」、単位面積当たりのカーボン量０．３９ｍｇ／ｍ２）２００部、を混合し、高速回転ミキサーで均一に分散して、樹脂ワニス３を作製した。
（封止フィルムの調製）
支持体としてアルキド樹脂系離型層付きポリエチレンテレフタレートフィルム（ＰＥＴフィルム）（厚さ３８μｍ、リンテック（株）製、「ＡＬ５」）を用意した。上記で得た樹脂ワニス３を、該支持体の離型層側表面に、ダイコーターにて均一に塗布し、８０℃〜１２０℃（平均１００℃）で８分間乾燥させて樹脂組成物層を形成した。樹脂組成物層は、厚さ２００μｍ、残留溶剤量２.８質量％であり、最低溶融粘度は、１１０００ポイズであって、その温度は９０℃であった。
ロール状のカバーフィルム付き封止フィルムの製造工程、オートカッター装置による仮付け工程、封止フィルムのラミネート工程、樹脂組成物の硬化工程及び硬化体上に導体層を形成する工程を、既に説明した実施例１と同様にして行った。
形成された硬化体の埋め込み性を評価した。結果を下記表１に示す。樹脂組成物の最低溶融粘度が高いため、ボイドの発生がみられた。
Figure 2014029958
表１から明らかなように、上記実施例１及び実施例２によれば、硬化体にボイドは見出せず、埋め込み性は良好であった。また、上記実施例１及び実施例２によれば、導体層の硬化体に対するピール強度についても良好であり、硬化体上に形成された導体層を配線層として用いることができることが確認できた。特に実施例２については、銅箔を用いることによりピール強度をより優れたものとできることが確認できた。
１０ 半導体装置
１２ 個片化半導体装置
１４ 積層型半導体装置
２０、１２０ 実装基板
２０ａ、１２０ａ 半導体チップ搭載面
２０ａａ、１２０ａａ 半導体チップ搭載領域
２２ａ、１２２ａ 第１電極パッド
２２ｂ、１２２ｂ 第２電極パッド
２４ 接続配線
２８、３２、１３２ バンプ
３０ 半導体チップ
４０ 封止フィルム
４２ 支持体
４４、１４４ 硬化体
４４Ｘ 樹脂組成物層
４６ カバーフィルム
４８ ビアホール
５０ 導体層（配線層）
５２ 配線
５２ａ 電極パッド
１００ 電子部品
１２２ 電極パッド
１３２ａ 第１電極パッド
１３２ｂ 第２電極パッド
１２４Ａ 第１ボンディングワイヤ
１２４Ｂ 第２ボンディングワイヤ
１３０Ａ 第１半導体チップ
１３０Ｂ 第２半導体チップ
ＤＬ ダイシングライン

Claims (18)

  1. 半導体チップ搭載面を有し、該半導体チップ搭載面に、複数個の半導体チップがフリップチップ接続及び／又はワイヤボンディング接続により搭載された実装基板を用意する工程と、
    支持体、及び該支持体上に設けられた樹脂組成物層を有する封止フィルムであって、該樹脂組成物層上に設けられたカバーフィルムをさらに備える封止フィルムを用意する工程と、
    前記半導体チップ搭載面側に、前記カバーフィルムを剥離しながら、前記樹脂組成物層を接合させて前記封止フィルムを仮付けする工程と、
    減圧条件下で、前記支持体側から加温及び加圧することにより、前記半導体チップを覆うように前記半導体チップを前記樹脂組成物層に埋め込む工程と、
    加熱することにより、前記半導体チップが埋め込まれた前記樹脂組成物層を硬化して、前記半導体チップを封止する硬化体とする工程と
    を含む、半導体装置の製造方法。
  2. 前記樹脂組成物層の最低溶融粘度が、５０ポイズ〜１００００ポイズである、請求項１に記載の半導体装置の製造方法。
  3. 前記樹脂組成物層が、無機充填材、エポキシ樹脂及び硬化剤を含む、請求項１又は２に記載の半導体装置の製造方法。
  4. 前記樹脂組成物層の厚さが、３０μｍ〜３００μｍである、請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
  5. 前記支持体が、ポリエチレンテレフタレートフィルム、離型処理層付きポリエチレンテレフタレートフィルム、又は金属箔である、請求項１〜４のいずれか一項に記載の半導体装置の製造方法。
  6. 前記半導体チップを前記樹脂組成物層に埋め込む工程の後であって、前記半導体チップを封止する硬化体とする工程の前に、前記支持体を剥離する工程をさらに含む、請求項１〜５のいずれか一項に記載の半導体装置の製造方法。
  7. 前記半導体チップを前記樹脂組成物層に埋め込む工程が、金属板又は金属ロールにより、減圧条件下又は常圧下、支持体側から加熱及び加圧することにより樹脂組成物層の支持体側の表面を平滑化する工程をさらに含む、請求項１〜６のいずれか一項に記載の半導体装置の製造方法。
  8. 前記半導体チップを前記樹脂組成物層に埋め込む工程が、圧力２６．７ｈＰａ以下の減圧条件下、９０℃〜１８０℃で加温し、１ｋｇｆ／ｃｍ２〜１８ｋｇｆ／ｃｍ２の圧力を２０秒間〜４００秒間加えることにより行われる、請求項１〜７のいずれか一項に記載の半導体装置の製造方法。
  9. 前記樹脂組成物層を硬化して、前記半導体チップを封止する硬化体とする工程が、１００℃〜２４０℃で、１５分間〜３００分間加熱することにより行われる、請求項１〜８のいずれか一項に記載の半導体装置の製造方法。
  10. 前記硬化体上に、導体層を形成する工程をさらに含む、請求項１〜９のいずれか一項に記載の半導体装置の製造方法。
  11. 前記導体層を形成する工程が、メッキ工程を含む、請求項１０に記載の半導体装置の製造方法。
  12. 請求項１〜１１のいずれか一項に記載の半導体装置の製造方法によって得ることができる半導体装置であって、
    半導体チップ搭載面を有し、該半導体チップ搭載面に、複数個の半導体チップがフリップチップ接続及び／又はワイヤボンディング接続により搭載された実装基板と、
    複数個の前記半導体チップを覆うように前記半導体チップを埋め込んで封止する硬化体とを備える、半導体装置。
  13. 複数個の前記半導体チップが前記実装基板にフリップチップ接続されており、前記硬化体が、前記半導体チップ及び前記実装基板の間隙を埋め込んでいる、請求項１２に記載の半導体装置。
  14. 前記硬化体上に設けられた導体層をさらに備える、請求項１２又は１３に記載の半導体装置。
  15. 前記導体層に電気的に接続されるように搭載される電子部品をさらに含む、請求項１４に記載の半導体装置。
  16. 前記電子部品が半導体チップを含むパッケージである、請求項１５に記載の半導体装置。
  17. 前記電子部品が２個以上の半導体チップを含むマルチチップパッケージである、請求項１６に記載の半導体装置。
  18. 前記電子部品が積層型半導体装置である、請求項１５に記載の半導体装置。
JP2012170397A 2012-07-31 2012-07-31 半導体装置の製造方法 Active JP6171280B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012170397A JP6171280B2 (ja) 2012-07-31 2012-07-31 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012170397A JP6171280B2 (ja) 2012-07-31 2012-07-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014029958A true JP2014029958A (ja) 2014-02-13
JP6171280B2 JP6171280B2 (ja) 2017-08-02

Family

ID=50202340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012170397A Active JP6171280B2 (ja) 2012-07-31 2012-07-31 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6171280B2 (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016001685A (ja) * 2014-06-12 2016-01-07 日東電工株式会社 電子デバイス装置の製造方法
JP2016039238A (ja) * 2014-08-07 2016-03-22 パナソニックＩｐマネジメント株式会社 絶縁樹脂シート、並びにそれを用いた回路基板および半導体パッケージ
WO2016072236A1 (ja) * 2014-11-07 2016-05-12 日東電工株式会社 樹脂組成物、半導体装置の製造方法及び半導体装置
WO2016125350A1 (ja) * 2015-02-03 2016-08-11 日立化成株式会社 エポキシ樹脂組成物、フィルム状エポキシ樹脂組成物、硬化物及び電子装置
WO2016136741A1 (ja) * 2015-02-26 2016-09-01 日立化成株式会社 封止用フィルム及びそれを用いた電子部品装置
WO2016181761A1 (ja) * 2015-05-13 2016-11-17 日東電工株式会社 封止樹脂シート
JP2016539512A (ja) * 2014-09-26 2016-12-15 インテル コーポレイション フレキシブル・パッケージ構造
WO2017038941A1 (ja) * 2015-09-02 2017-03-09 日立化成株式会社 樹脂組成物、硬化物、封止用フィルム及び封止構造体
JPWO2015146936A1 (ja) * 2014-03-24 2017-04-13 リンテック株式会社 保護膜形成フィルム、保護膜形成用シート、ワークまたは加工物の製造方法、検査方法、良品と判断されたワーク、および良品と判断された加工物
JP2017135286A (ja) * 2016-01-28 2017-08-03 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
JP2017149874A (ja) * 2016-02-25 2017-08-31 住友ベークライト株式会社 半導体装置製造用樹脂シート、半導体装置、半導体装置の製造方法、有機樹脂基板および有機樹脂基板の製造方法
JP2018139326A (ja) * 2018-05-31 2018-09-06 日東電工株式会社 電子デバイス装置の製造方法
JP2019509620A (ja) * 2016-03-31 2019-04-04 エルジー・ケム・リミテッド 半導体装置および半導体装置の製造方法
WO2019106953A1 (ja) * 2017-11-30 2019-06-06 京セラ株式会社 樹脂シート、半導体装置及び半導体装置の製造方法
JPWO2018159619A1 (ja) * 2017-03-03 2019-12-26 リンテック株式会社 封止シート、および半導体装置の製造方法
JPWO2019069658A1 (ja) * 2017-10-06 2020-09-10 東レフィルム加工株式会社 モールド成形用離型フィルムおよびモールド成形法
JP2020192486A (ja) * 2019-05-24 2020-12-03 パナソニックＩｐマネジメント株式会社 樹脂シート積層体の製造方法、樹脂シート積層体、成形品の製造方法
KR20210113069A (ko) 2020-03-06 2021-09-15 아지노모토 가부시키가이샤 반도체 장치의 제조 방법, 및 수지 시트

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004235523A (ja) * 2003-01-31 2004-08-19 Toshiba Corp 半導体装置および半導体装置の製造方法
WO2006027981A1 (ja) * 2004-09-08 2006-03-16 Matsushita Electric Industrial Co., Ltd. 立体的電子回路装置とそれを用いた電子機器およびその製造方法
JP2007142247A (ja) * 2005-11-21 2007-06-07 Lintec Corp 樹脂封止型半導体装置の製造方法
JP2008218496A (ja) * 2007-02-28 2008-09-18 Namics Corp 封止用樹脂フィルム
US20090093088A1 (en) * 2007-10-05 2009-04-09 Texas Instruments Incorporated Roll-on encapsulation method for semiconductor packages
JP2011256372A (ja) * 2010-05-10 2011-12-22 Ajinomoto Co Inc 樹脂組成物
US20120168917A1 (en) * 2010-12-31 2012-07-05 Samsung Electronics Co., Ltd. Stack type semiconductor package and method of fabricating the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004235523A (ja) * 2003-01-31 2004-08-19 Toshiba Corp 半導体装置および半導体装置の製造方法
WO2006027981A1 (ja) * 2004-09-08 2006-03-16 Matsushita Electric Industrial Co., Ltd. 立体的電子回路装置とそれを用いた電子機器およびその製造方法
JP2007142247A (ja) * 2005-11-21 2007-06-07 Lintec Corp 樹脂封止型半導体装置の製造方法
JP2008218496A (ja) * 2007-02-28 2008-09-18 Namics Corp 封止用樹脂フィルム
US20090093088A1 (en) * 2007-10-05 2009-04-09 Texas Instruments Incorporated Roll-on encapsulation method for semiconductor packages
JP2011256372A (ja) * 2010-05-10 2011-12-22 Ajinomoto Co Inc 樹脂組成物
US20120168917A1 (en) * 2010-12-31 2012-07-05 Samsung Electronics Co., Ltd. Stack type semiconductor package and method of fabricating the same

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015146936A1 (ja) * 2014-03-24 2017-04-13 リンテック株式会社 保護膜形成フィルム、保護膜形成用シート、ワークまたは加工物の製造方法、検査方法、良品と判断されたワーク、および良品と判断された加工物
CN106463418A (zh) * 2014-06-12 2017-02-22 日东电工株式会社 电子器件装置的制造方法
JP2016001685A (ja) * 2014-06-12 2016-01-07 日東電工株式会社 電子デバイス装置の製造方法
JP2016039238A (ja) * 2014-08-07 2016-03-22 パナソニックＩｐマネジメント株式会社 絶縁樹脂シート、並びにそれを用いた回路基板および半導体パッケージ
US10396038B2 (en) 2014-09-26 2019-08-27 Intel Corporation Flexible packaging architecture
KR102157942B1 (ko) 2014-09-26 2020-09-21 인텔 코포레이션 플렉시블 패키징 아키텍처
JP2016539512A (ja) * 2014-09-26 2016-12-15 インテル コーポレイション フレキシブル・パッケージ構造
KR20180008887A (ko) * 2014-09-26 2018-01-24 인텔 코포레이션 플렉시블 패키징 아키텍처
WO2016072236A1 (ja) * 2014-11-07 2016-05-12 日東電工株式会社 樹脂組成物、半導体装置の製造方法及び半導体装置
JPWO2016125350A1 (ja) * 2015-02-03 2017-09-28 日立化成株式会社 エポキシ樹脂組成物、フィルム状エポキシ樹脂組成物、硬化物及び電子装置
WO2016125350A1 (ja) * 2015-02-03 2016-08-11 日立化成株式会社 エポキシ樹脂組成物、フィルム状エポキシ樹脂組成物、硬化物及び電子装置
JPWO2016136741A1 (ja) * 2015-02-26 2017-09-28 日立化成株式会社 封止用フィルム及びそれを用いた電子部品装置
WO2016136741A1 (ja) * 2015-02-26 2016-09-01 日立化成株式会社 封止用フィルム及びそれを用いた電子部品装置
CN107210274A (zh) * 2015-02-26 2017-09-26 日立化成株式会社 密封用膜及使用该密封用膜的电子部件装置
CN107534026A (zh) * 2015-05-13 2018-01-02 日东电工株式会社 密封树脂片
WO2016181761A1 (ja) * 2015-05-13 2016-11-17 日東電工株式会社 封止樹脂シート
JP2016213391A (ja) * 2015-05-13 2016-12-15 日東電工株式会社 封止樹脂シート
WO2017038941A1 (ja) * 2015-09-02 2017-03-09 日立化成株式会社 樹脂組成物、硬化物、封止用フィルム及び封止構造体
CN107924886A (zh) * 2015-09-02 2018-04-17 日立化成株式会社 树脂组合物、固化物、密封用膜及密封结构体
KR20180048674A (ko) * 2015-09-02 2018-05-10 히타치가세이가부시끼가이샤 수지 조성물, 경화물, 봉지용 필름 및 봉지 구조체
JPWO2017038941A1 (ja) * 2015-09-02 2018-06-14 日立化成株式会社 樹脂組成物、硬化物、封止用フィルム及び封止構造体
KR102486893B1 (ko) 2015-09-02 2023-01-09 쇼와덴코머티리얼즈가부시끼가이샤 수지 조성물, 경화물, 봉지용 필름 및 봉지 구조체
JP2022136188A (ja) * 2015-09-02 2022-09-15 昭和電工マテリアルズ株式会社 樹脂組成物、硬化物、封止用フィルム及び封止構造体
TWI714625B (zh) * 2015-09-02 2021-01-01 日商昭和電工材料股份有限公司 樹脂組成物、硬化物、密封用薄膜及密封結構體
JP2017135286A (ja) * 2016-01-28 2017-08-03 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
JP2017149874A (ja) * 2016-02-25 2017-08-31 住友ベークライト株式会社 半導体装置製造用樹脂シート、半導体装置、半導体装置の製造方法、有機樹脂基板および有機樹脂基板の製造方法
JP2019509620A (ja) * 2016-03-31 2019-04-04 エルジー・ケム・リミテッド 半導体装置および半導体装置の製造方法
JPWO2018159619A1 (ja) * 2017-03-03 2019-12-26 リンテック株式会社 封止シート、および半導体装置の製造方法
JPWO2019069658A1 (ja) * 2017-10-06 2020-09-10 東レフィルム加工株式会社 モールド成形用離型フィルムおよびモールド成形法
JP7046825B2 (ja) 2017-10-06 2022-04-04 東レフィルム加工株式会社 モールド成形用離型フィルムおよびモールド成形法
WO2019106953A1 (ja) * 2017-11-30 2019-06-06 京セラ株式会社 樹脂シート、半導体装置及び半導体装置の製造方法
JP2018139326A (ja) * 2018-05-31 2018-09-06 日東電工株式会社 電子デバイス装置の製造方法
JP2020192486A (ja) * 2019-05-24 2020-12-03 パナソニックＩｐマネジメント株式会社 樹脂シート積層体の製造方法、樹脂シート積層体、成形品の製造方法
JP7486068B2 (ja) 2019-05-24 2024-05-17 パナソニックＩｐマネジメント株式会社 樹脂シート積層体の製造方法、樹脂シート積層体、成形品の製造方法
KR20210113069A (ko) 2020-03-06 2021-09-15 아지노모토 가부시키가이샤 반도체 장치의 제조 방법, 및 수지 시트

Also Published As

Publication number Publication date
JP6171280B2 (ja) 2017-08-02

Similar Documents

Publication Publication Date Title
JP6171280B2 (ja) 半導体装置の製造方法
TWI835277B (zh) 樹脂組成物
KR102413780B1 (ko) 수지 조성물
JP7067140B2 (ja) 樹脂組成物
JP7119290B2 (ja) 熱硬化性樹脂組成物、キャリア付樹脂膜、プリプレグ、プリント配線基板および半導体装置
TWI618096B (zh) Insulating resin material
TWI811223B (zh) 樹脂組成物、樹脂薄片、電路基板、及半導體晶片封裝體
TW201610067A (zh) 接著薄膜
JP2015106698A (ja) 半導体装置の製造方法
KR102400207B1 (ko) 수지 조성물
JP6176294B2 (ja) 支持体付き樹脂シート
TWI775880B (zh) 樹脂組成物
JP6947251B2 (ja) 樹脂組成物
JP7131593B2 (ja) 樹脂組成物
TW202200375A (zh) 半導體裝置之製造方法及樹脂薄片
JP7416118B2 (ja) 樹脂組成物
JP7067594B2 (ja) 樹脂組成物
JP6610612B2 (ja) 支持体付き樹脂シート
JP2007266394A (ja) 半導体用接着剤シート、これを用いた半導体接続用基板および半導体装置
JP2023095864A (ja) 樹脂組成物
JP2003229458A (ja) 半導体回路用基板の製造方法及び半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140509

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170619

R150 Certificate of patent or registration of utility model

Ref document number: 6171280

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250