JP2013247357A - 一体的階段状スタック構造体を備えた多層電子構造体 - Google Patents
一体的階段状スタック構造体を備えた多層電子構造体 Download PDFInfo
- Publication number
- JP2013247357A JP2013247357A JP2012213727A JP2012213727A JP2013247357A JP 2013247357 A JP2013247357 A JP 2013247357A JP 2012213727 A JP2012213727 A JP 2012213727A JP 2012213727 A JP2012213727 A JP 2012213727A JP 2013247357 A JP2013247357 A JP 2013247357A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- support structure
- multilayer electronic
- electronic support
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 62
- 239000002184 metal Substances 0.000 claims abstract description 62
- 239000003989 dielectric material Substances 0.000 claims abstract description 40
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 48
- 229910052802 copper Inorganic materials 0.000 claims description 48
- 239000010949 copper Substances 0.000 claims description 48
- 229920002120 photoresistant polymer Polymers 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 24
- 238000000151 deposition Methods 0.000 claims description 21
- 229920000642 polymer Polymers 0.000 claims description 14
- 239000002131 composite material Substances 0.000 claims description 10
- 239000011521 glass Substances 0.000 claims description 10
- 239000003365 glass fiber Substances 0.000 claims description 9
- 238000009713 electroplating Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 239000000853 adhesive Substances 0.000 claims description 7
- 230000001070 adhesive effect Effects 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 7
- 239000004642 Polyimide Substances 0.000 claims description 6
- 239000000919 ceramic Substances 0.000 claims description 6
- 229920001721 polyimide Polymers 0.000 claims description 6
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 claims description 5
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 claims description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 5
- 239000004593 Epoxy Substances 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 239000011651 chromium Substances 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 229920003192 poly(bis maleimide) Polymers 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000000945 filler Substances 0.000 claims description 4
- 239000002245 particle Substances 0.000 claims description 4
- 230000002787 reinforcement Effects 0.000 claims description 3
- 230000017525 heat dissipation Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 271
- 238000007747 plating Methods 0.000 description 16
- 238000005516 engineering process Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000013459 approach Methods 0.000 description 9
- 239000004020 conductor Substances 0.000 description 8
- 238000005553 drilling Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 2
- 239000000908 ammonium hydroxide Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 239000002346 layers by function Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011253 protective coating Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229920002430 Fibre-reinforced plastic Polymers 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000011151 fibre-reinforced plastic Substances 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002952 polymeric resin Substances 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【解決手段】多層電子支持構造体450であって、XY平面に対して垂直なZ方向に導通する金属ビア柱400を取り囲む誘電材料410からなるXY平面内に延在する複数の層を備え、この複数の層の少なくとも2つのビア層を横断するスタックされたビア構造体が、隣接したビア層内の少なくとも2本のビア柱を備え、スタックされたビア構造体が、テーパーがつくように、隣接した層内の少なくとも2本のスタックされたビア柱が、XY平面内に異なる寸法を有する構造体。
【選択図】図4
Description
(a)下位ビア層内にビアの端部を露出するために処理される下位ビア層を含む基板を得るステップと、
(b)シード層によって基板を覆うステップと、
(c)シード層の上にフォトレジストの層を塗布するステップと、
(d)フィーチャのネガパターンを形成するためにフォトレジストを露光してかつ現像するステップと、
(e)フィーチャの層を製作するためにネガパターンに金属を堆積するステップと、
(f)フォトレジストを剥離して、フィーチャの層を直立したままに残すステップと、
(g)シード層およびフィーチャの層の上に第2のフォトレジスト層を塗布するステップと、
(h)第2のフォトレジスト層内にビアのパターンを露光してかつ現像するステップと、
(i)第2のパターンに銅を電気メッキするステップと、
(j)第2のフォトレジスト層を剥離するステップと、
(k)シード層を除去するステップと、
(l)ビア層内の少なくとも1個の構成要素の上に誘電材料を積層するステップと、を含むプロセスに向けられる。
(i)シード層が銅を備える、
(ii)金属層が銅を備える、
(iii)誘電材料がポリマーを備える、および
(iv)誘電材料がセラミックまたはガラス強化材を備える。
(i)誘電層が、ポリイミド、エポキシ、ビスマレイミド、トリアジンおよびその混合物を含む群から選択されるポリマーを備える、
(ii)誘電層がガラスファイバを備える、および
(iv)誘電層が粒子フィラーを備える。
(i)フィーチャ層を含み、かつ露出された銅を有する基板を得るステップと、
(ii)シード層によってフィーチャ層を覆うステップと、
(iii)シード層の上に金属層を堆積するステップと、
(iv)金属層の上にフォトレジストの層を塗布するステップと、
(v)フォトレジスト内のビアのポジパターンを露光してかつ現像するステップと、
(vi)露出された金属層をエッチング除去するステップと、
(vii)フォトレジストを剥離して、ビア層内の少なくとも1個の構成要素を直立したままに残すステップと、
(viii)ビア層内の少なくとも1個の構成要素の上に誘電材料を積層するステップと、を含むプロセスによって製作される。
102、104、106 機能層またはフィーチャ層
108 フィーチャ
110、112、114、116 誘電体
118 ビア
200 スタック
202 スタック第1層
204 スタック第2層
206 スタック第3層
208 スタック第4層
210 誘電材料
310 ビア
320、330 スタック
400 スタック
402 第1のビア層
404 第2のビア層
406 第3のビア層
408 第4のビア層
410 誘電材料
412 底部パッド層
413、414、415 XY平面 パッド
416 最上部導体層
417 終端部 相互接続バンプ
418 ICチップ
430 構造体
432 ビア
434 フィーチャ
450 相互接続構造体
Claims (30)
- 多層電子支持構造体であって、XY平面に対して垂直なZ方向に導通する金属ビア柱を取り囲む誘電材料からなる前記XY平面内に延在する複数の層を備え、前記複数の層の少なくとも2つのビア層を横断するスタックされたビア構造体が、隣接したビア層内の少なくとも2本のビア柱を備え、前記スタックされたビア構造体が、テーパーがつくように、隣接した層内の前記少なくとも2本のスタックされたビア柱が、前記XY平面内に異なる寸法を有することを特徴とする構造体。
- 前記スタックされたビア構造体が、少なくとも3本のビア柱を備えることを特徴とする請求項1に記載の多層電子支持構造体。
- 前記スタックされたビア構造体が矩形であり、および、各以降の層が各以前の層より少なく1つの方向に延在し、および、前記スタックされたビア構造体が1つの方向に階段状の外形を有することを特徴とする請求項1に記載の多層電子支持構造体。
- 前記スタックされたビア構造体が矩形であり、および、各以降のビアが各以前のビアより少なく2つの反対方向に延在し、および、前記スタックされたビア構造体が概ね台形の形状を有することを特徴とする請求項1に記載の多層電子支持構造体。
- 前記スタックされたビア構造体が矩形であり、および、各以降のビアが各以前のビアより少なく3つの反対方向に延在し、および前記スタックされたビア構造体が、3つの階段状の斜めの側面および前記多層複合物電子構造体の最上面および底面に対して垂直な1つの実質的に円滑な側面を備えた概ねピラミッド状の形状を有することを特徴とする請求項1に記載の多層電子支持構造体。
- 前記スタックされたビア構造体が矩形であり、および、各以降のビアが各以前のビアより少なく4つの反対方向に延在し、および、前記スタックが概ね階段状のピラミッド形状を有することを特徴とする請求項1に記載の多層電子支持構造体。
- 円形であり、および、各以降のビアが各以前のビアより少なく延在し、および、前記スタックされたビア構造体が概ね階段状の円錐形の形状を有することを特徴とする請求項1に記載の多層電子支持構造体。
- 前記スタックされたビア構造体が、少なくとも4個のビアを備えることを特徴とする請求項1に記載の多層電子支持構造体。
- 前記スタックされたビア構造体が、少なくとも5個のビアを備えることを特徴とする請求項1に記載の多層電子支持構造体。
- 少なくとも1つの金属層が、金属シード層を備えることを特徴とする請求項1に記載の多層電子支持構造体。
- 前記シード層が、前記誘電材料への接着を増進するために最初に置かれる接着金属層を更に備えることを特徴とする請求項10に記載の多層電子支持構造体。
- 前記接着金属層が、チタン、クロム、タンタルおよびタングステンを含む群の少なくとも1つを備えることを特徴とする請求項11に記載の多層電子支持構造体。
- 前記スタックされたビア構造体内の最下層が、少なくとも30%、最上層より大きいことを特徴とする請求項1に記載の多層電子支持構造体。
- 前記複数の層の少なくとも2つの層を横断するスタックされたビア構造体が、少なくとも2本の隣接したビア柱を備え、前記少なくとも2本の隣接したビア柱が、前記XY平面内に異なる寸法を有し、および、前記2本の隣接したビア柱の間に挿入されるシード層が、前記2本の隣接したビア柱の少なくとも1つより更に前記XY平面内に延在することを特徴とする請求項1に記載の多層電子支持構造体。
- 前記シード層が、前記2本の隣接したビア柱より更に前記XY平面内に延在することを特徴とする請求項14に記載の多層電子支持構造体。
- 前記シード層が、銅を備えることを特徴とする請求項15に記載の多層電子支持構造体。
- 前記誘電材料が、ポリマーを備えることを特徴とする請求項1に記載の多層電子支持構造体。
- 前記誘電材料が、ガラスファイバ、セラミック粒子含有物およびガラス粒子含有物からなるグループの少なくとも1つを備えることを特徴とする請求項17に記載の多層電子支持構造体。
- 前記スタックされたビア構造体の以前のビアが以降のビアより更に前記XY平面内に延在し、および、前記スタックされたビア構造体が概ねピラミッド状の形状を有することを特徴とする請求項1に記載の多層電子支持構造体。
- 前記スタックされたビア構造体の以前のビアが、以降のビアの範囲より少なく前記XY平面内に延在し、および、前記スタックが概ね逆ピラミッド状の形状を有することを特徴とする請求項1に記載の多層電子支持構造体。
- 前記スタックされたビア構造体が3つを超えるビア層を備え、少なくとも1個の内側のビアが、外側のビアより更に延在し、および、前記スタックされたビア構造体が前記少なくとも1つの側面上で外側にたわむ外形を有することを特徴とする請求項1に記載の多層電子支持構造体。
- 前記スタックされたビア構造体が、3つを超える層を備え、少なくとも1個の内側のビアが、隣接した外側のビアより少なく延在し、および、前記スタックが前記少なくとも1つの側面上で内部にたわむ外形を有することを特徴とする請求項21に記載の多層電子支持構造体。
- 請求項1に記載の多層電子支持構造体であって、前記少なくとも1つのビア層が、以下のステップ、すなわち、
(a)下位ビア層内にビアの端部を露出するために処理される前記下位ビア層を含む基板を得るステップと、
(b)シード層によって前記基板を覆うステップと、
(c)前記シード層の上にフォトレジストの層を塗布するステップと、
(d)フィーチャのネガパターンを形成するために前記フォトレジストを露光してかつ現像するステップと、
(e)フィーチャの層を製作するために前記ネガパターンに金属を堆積するステップと、
(f)前記フォトレジストを剥離して、前記フィーチャの層を直立したままにするステップと、
(g)前記シード層および前記フィーチャの層の上に第2のフォトレジスト層を塗布するステップと、
(h)前記第2のフォトレジスト層内のビアのパターンを露光してかつ現像するステップと、
(i)前記第2のパターンに銅を電気メッキするステップと、
(j)前記第2のフォトレジスト層を剥離するステップと、
(k)前記シード層を除去するステップと、
(l)前記少なくとも1つのビア層を備える前記フィーチャおよびビアの上に誘電材料を積層するステップと、を含むプロセスによって製作されることを特徴とする構造体。 - 前記プロセスが、前記少なくとも1個の構成要素の前記金属を露出させるために前記誘電材料を薄くする更なるステップ(m)を含むことを特徴とする請求項23に記載の多層電子支持構造体。
- 前記プロセスが、前記露出された金属構成要素によって前記薄くされた誘電材料の上に金属シード層を堆積する更なるステップ(n)を含むことを特徴とする請求項23に記載の多層電子支持構造体。
- 請求項23に記載の多層電子支持構造体であって、
(i)前記シード層が銅を備える、
(ii)前記金属層が銅を備える、
(iii)前記誘電材料がポリマーを備える、および
(iv)前記誘電材料が、セラミックまたはガラス強化材を備える、のうち少なくとも1つによって更に特徴付けられる構造体。 - 請求項23に記載の多層電子支持構造体であって、
(i)前記誘電層が、ポリイミド、エポキシ、ビスマレイミド、トリアジンおよびその混合物を含む群から選択されるポリマーを備える、
(ii)前記誘電層がガラスファイバを備える、および
(iv)前記誘電層が粒子フィラーを備える、のうち少なくとも1つによって更に特徴付けられる構造体。 - 請求項1に記載の多層電子支持構造体であって、前記少なくとも1つのビア層が、以下のステップ、すなわち、
(i)フィーチャ層を含み、かつ露出された銅を有する基板を得るステップと、
(ii)シード層によって前記フィーチャ層を覆うステップと、
(iii)前記シード層の上に金属層を堆積するステップと、
(iv)前記金属層の上にフォトレジストの層を塗布するステップと、
(v)前記フォトレジスト内のビアのポジパターンを露光するステップと、
(vi)露出された前記金属層をエッチング除去するステップと、
(vii)前記フォトレジストを剥離して、前記ビア層内の前記少なくとも1個の構成要素を直立したままにするステップと、
(viii)前記ビア層内の前記少なくとも1個の構成要素の上に誘電材料を積層するステップと、を含むプロセスによって製作されることを特徴とする構造体。 - 前記金属を露出するために前記誘電材料を薄くする更なるステップ(ix)を含む請求項28に記載の多層電子支持構造体。
- 接地表面の上に金属シード層を堆積する更なるステップ(x)を含む請求項28に記載の多層電子支持構造体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/482,099 US9269593B2 (en) | 2012-05-29 | 2012-05-29 | Multilayer electronic structure with integral stepped stacked structures |
US13/482,099 | 2012-05-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013247357A true JP2013247357A (ja) | 2013-12-09 |
Family
ID=48755653
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012213727A Pending JP2013247357A (ja) | 2012-05-29 | 2012-09-27 | 一体的階段状スタック構造体を備えた多層電子構造体 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9269593B2 (ja) |
JP (1) | JP2013247357A (ja) |
KR (2) | KR20130133636A (ja) |
CN (1) | CN103208479B (ja) |
TW (1) | TW201405672A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016127248A (ja) * | 2015-01-08 | 2016-07-11 | 日本特殊陶業株式会社 | 多層配線基板 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140008923A (ko) * | 2012-07-13 | 2014-01-22 | 삼성전기주식회사 | 코어리스 인쇄회로기판 및 그 제조 방법 |
CN104576582B (zh) * | 2013-10-15 | 2017-09-01 | 中芯国际集成电路制造(上海)有限公司 | 一种接合焊盘结构 |
US20150195912A1 (en) * | 2014-01-08 | 2015-07-09 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Substrates With Ultra Fine Pitch Flip Chip Bumps |
US9642261B2 (en) | 2014-01-24 | 2017-05-02 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Composite electronic structure with partially exposed and protruding copper termination posts |
TWI683603B (zh) * | 2014-02-17 | 2020-01-21 | 韓商Lg伊諾特股份有限公司 | 印刷電路板及其製造方法 |
KR102211741B1 (ko) * | 2014-07-21 | 2021-02-03 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판의 제조 방법 |
CN105489563B (zh) * | 2014-09-16 | 2018-04-17 | 晟碟信息科技(上海)有限公司 | 半导体装置和制造半导体装置的方法 |
US9706668B2 (en) * | 2014-10-24 | 2017-07-11 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board, electronic module and method of manufacturing the same |
WO2016082146A1 (zh) * | 2014-11-27 | 2016-06-02 | 江门崇达电路技术有限公司 | 一种pcb中阶梯铜柱的制作方法 |
CN106469711B (zh) * | 2015-08-14 | 2019-01-22 | 恒劲科技股份有限公司 | 封装基板及其制作方法 |
TWI559465B (zh) * | 2015-08-14 | 2016-11-21 | 恆勁科技股份有限公司 | 封裝基板及其製作方法 |
US20170061992A1 (en) * | 2015-08-31 | 2017-03-02 | HGST Netherlands B.V. | Multi-layer studs for advanced magnetic heads and high head density wafers |
KR102045235B1 (ko) * | 2016-03-31 | 2019-11-15 | 삼성전자주식회사 | 전자부품 패키지 및 그 제조방법 |
JP6730960B2 (ja) * | 2017-05-24 | 2020-07-29 | 日本特殊陶業株式会社 | 配線基板 |
JP6869209B2 (ja) * | 2018-07-20 | 2021-05-12 | 日本特殊陶業株式会社 | 配線基板 |
CN110858576B (zh) * | 2018-08-24 | 2022-05-06 | 芯舟科技(厦门)有限公司 | 覆晶封装基板及其制法 |
CN110783728A (zh) * | 2018-11-09 | 2020-02-11 | 广州方邦电子股份有限公司 | 一种柔性连接器及制作方法 |
CN109548320B (zh) * | 2018-12-29 | 2020-05-12 | 广州兴森快捷电路科技有限公司 | 具有阶梯式焊盘的线路板及其成型方法 |
CN109714887A (zh) * | 2019-03-14 | 2019-05-03 | 维沃移动通信有限公司 | 一种印制电路板及其制备方法和电子设备 |
CN112752429B (zh) * | 2019-10-31 | 2022-08-16 | 鹏鼎控股(深圳)股份有限公司 | 多层线路板及其制作方法 |
WO2021155222A1 (en) * | 2020-01-31 | 2021-08-05 | Ttm Technologies Inc. | Printed circuit board assemblies with engineered thermal paths and methods of manufacturing |
CN111741592B (zh) * | 2020-06-17 | 2021-09-21 | 珠海越亚半导体股份有限公司 | 多层基板及其制作方法 |
US11942391B2 (en) * | 2021-11-30 | 2024-03-26 | Qorvo Us, Inc. | System in package with flip chip die over multi-layer heatsink stanchion |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62162875U (ja) * | 1986-04-03 | 1987-10-16 | ||
JPH08153971A (ja) * | 1994-11-28 | 1996-06-11 | Nec Home Electron Ltd | 多層プリント配線基板及びその製造方法 |
JPH08335782A (ja) * | 1995-06-07 | 1996-12-17 | Nippondenso Co Ltd | 多層基板 |
JP2000228580A (ja) * | 1999-02-05 | 2000-08-15 | Internatl Business Mach Corp <Ibm> | 層間接続構造体、多層配線基板およびそれらの形成方法 |
JP2001284799A (ja) * | 2000-03-29 | 2001-10-12 | Matsushita Commun Ind Co Ltd | 信号用配線形成方法 |
JP2002343900A (ja) * | 1999-01-24 | 2002-11-29 | Amitec Advanced Multilayer Interconnect Technologies Ltd | チップキャリヤ基板 |
JP2005142573A (ja) * | 2003-11-06 | 2005-06-02 | Lg Electron Inc | 多層印刷回路基板及びその製造方法 |
JP2007123482A (ja) * | 2005-10-27 | 2007-05-17 | Kyocera Corp | 発光素子用配線基板および発光装置並びに発光素子用配線基板の製造方法 |
JP2012018948A (ja) * | 2010-07-06 | 2012-01-26 | Asahi Glass Co Ltd | 素子用基板、発光装置及び素子用基板の製造方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5227013A (en) * | 1991-07-25 | 1993-07-13 | Microelectronics And Computer Technology Corporation | Forming via holes in a multilevel substrate in a single step |
US5432675A (en) * | 1993-11-15 | 1995-07-11 | Fujitsu Limited | Multi-chip module having thermal contacts |
US7211510B2 (en) * | 2004-09-09 | 2007-05-01 | Advanced Bionics Corporation | Stacking circuit elements |
IL171378A (en) | 2005-10-11 | 2010-11-30 | Dror Hurwitz | Integrated circuit support structures and the fabrication thereof |
IL175011A (en) * | 2006-04-20 | 2011-09-27 | Amitech Ltd | Coreless cavity substrates for chip packaging and their fabrication |
US7682972B2 (en) | 2006-06-01 | 2010-03-23 | Amitec-Advanced Multilayer Interconnect Technoloiges Ltd. | Advanced multilayer coreless support structures and method for their fabrication |
JP2008084800A (ja) * | 2006-09-29 | 2008-04-10 | Furukawa Electric Co Ltd:The | 同軸ケーブル及びその遮蔽性能評価方法 |
JP2008135645A (ja) | 2006-11-29 | 2008-06-12 | Toshiba Corp | 多層プリント配線板および多層プリント配線板の層間接合方法 |
US7863706B2 (en) * | 2007-06-28 | 2011-01-04 | Stats Chippac Ltd. | Circuit system with circuit element |
US8158892B2 (en) * | 2007-08-13 | 2012-04-17 | Force10 Networks, Inc. | High-speed router with backplane using muli-diameter drilled thru-holes and vias |
JP2011119290A (ja) * | 2008-04-01 | 2011-06-16 | Nippon Zeon Co Ltd | 電気化学素子用電極の製造方法 |
CN101925253A (zh) * | 2009-06-17 | 2010-12-22 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板及其钻孔方法 |
KR20110119290A (ko) | 2010-04-27 | 2011-11-02 | 주식회사 하이닉스반도체 | 반도체 집적회로 |
US8293636B2 (en) * | 2010-08-24 | 2012-10-23 | GlobalFoundries, Inc. | Conductive connection structure with stress reduction arrangement for a semiconductor device, and related fabrication method |
US8754507B2 (en) * | 2011-01-18 | 2014-06-17 | Hong Kong Applied Science and Technology Research Institute Company Limited | Forming through-silicon-vias for multi-wafer integrated circuits |
-
2012
- 2012-05-29 US US13/482,099 patent/US9269593B2/en not_active Expired - Fee Related
- 2012-09-06 KR KR1020120098773A patent/KR20130133636A/ko active Application Filing
- 2012-09-27 JP JP2012213727A patent/JP2013247357A/ja active Pending
-
2013
- 2013-03-04 CN CN201310068669.XA patent/CN103208479B/zh active Active
- 2013-03-06 TW TW102107889A patent/TW201405672A/zh unknown
-
2014
- 2014-10-13 KR KR20140137459A patent/KR20140135928A/ko active Search and Examination
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62162875U (ja) * | 1986-04-03 | 1987-10-16 | ||
JPH08153971A (ja) * | 1994-11-28 | 1996-06-11 | Nec Home Electron Ltd | 多層プリント配線基板及びその製造方法 |
JPH08335782A (ja) * | 1995-06-07 | 1996-12-17 | Nippondenso Co Ltd | 多層基板 |
JP2002343900A (ja) * | 1999-01-24 | 2002-11-29 | Amitec Advanced Multilayer Interconnect Technologies Ltd | チップキャリヤ基板 |
JP2000228580A (ja) * | 1999-02-05 | 2000-08-15 | Internatl Business Mach Corp <Ibm> | 層間接続構造体、多層配線基板およびそれらの形成方法 |
JP2001284799A (ja) * | 2000-03-29 | 2001-10-12 | Matsushita Commun Ind Co Ltd | 信号用配線形成方法 |
JP2005142573A (ja) * | 2003-11-06 | 2005-06-02 | Lg Electron Inc | 多層印刷回路基板及びその製造方法 |
JP2007123482A (ja) * | 2005-10-27 | 2007-05-17 | Kyocera Corp | 発光素子用配線基板および発光装置並びに発光素子用配線基板の製造方法 |
JP2012018948A (ja) * | 2010-07-06 | 2012-01-26 | Asahi Glass Co Ltd | 素子用基板、発光装置及び素子用基板の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016127248A (ja) * | 2015-01-08 | 2016-07-11 | 日本特殊陶業株式会社 | 多層配線基板 |
Also Published As
Publication number | Publication date |
---|---|
KR20130133636A (ko) | 2013-12-09 |
CN103208479B (zh) | 2016-02-10 |
CN103208479A (zh) | 2013-07-17 |
US9269593B2 (en) | 2016-02-23 |
US20130319737A1 (en) | 2013-12-05 |
TW201405672A (zh) | 2014-02-01 |
KR20140135928A (ko) | 2014-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6079993B2 (ja) | 多層穴を製作するためのプロセス | |
JP2013247357A (ja) | 一体的階段状スタック構造体を備えた多層電子構造体 | |
US9049791B2 (en) | Terminations and couplings between chips and substrates | |
JP6090295B2 (ja) | 埋め込みチップを作製する方法 | |
TWI556700B (zh) | 具有不同尺寸通孔的多層電子結構 | |
JP6590179B2 (ja) | 多層複合電子構造体の側面を終端する方法 | |
JP2016111313A (ja) | 矩形配列のキャビティを備えたポリマーフレームを製作する方法 | |
JP6459107B2 (ja) | 多層電子支持構造体の製作方法 | |
JP2013251520A (ja) | 一体的ファラデーシールドを備えた多層電子構造体 | |
JP6079992B2 (ja) | 一体的金属コアを備えた多層電子支持構造体 | |
JP2013251521A (ja) | 新規な伝送線を備えた多層電子構造体 | |
JP2014007367A (ja) | 多層電子支持構造体の層間の位置合わせ | |
JP2023518965A (ja) | 多層基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150924 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160830 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20161130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170801 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20171031 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20171227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180201 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180403 |