JP2023518965A - 多層基板及びその製造方法 - Google Patents

多層基板及びその製造方法 Download PDF

Info

Publication number
JP2023518965A
JP2023518965A JP2022557811A JP2022557811A JP2023518965A JP 2023518965 A JP2023518965 A JP 2023518965A JP 2022557811 A JP2022557811 A JP 2022557811A JP 2022557811 A JP2022557811 A JP 2022557811A JP 2023518965 A JP2023518965 A JP 2023518965A
Authority
JP
Japan
Prior art keywords
layer
wiring
via post
seed
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022557811A
Other languages
English (en)
Other versions
JP7450063B2 (ja
Inventor
先明 陳
磊 馮
本霞 黄
業傑 洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Access Semiconductor Co Ltd
Original Assignee
Zhuhai Access Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Access Semiconductor Co Ltd filed Critical Zhuhai Access Semiconductor Co Ltd
Publication of JP2023518965A publication Critical patent/JP2023518965A/ja
Application granted granted Critical
Publication of JP7450063B2 publication Critical patent/JP7450063B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0073Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0076Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the composition of the mask
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09545Plated through-holes or blind vias without lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/061Lamination of previously made multilayered subassemblies
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/167Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

多層基板及びその製造方法であって、多層基板は、順で積層された複数の誘電体層214と、先端又は基端の誘電体層214上に設けられた共通配線231と、対応する誘電体層214内にそれぞれ嵌め込まれた複数の第一のビアポスト212であって、複数の第一のビアポスト212は、階段状に接続されるとともに共通配線231に接続される複数の第一のビアポスト212とを含む。電源電力、信号伝送以外の共通配線231について、第一のビアポスト212が階段状に接続されるとともに貫通接続を行うことを採用することで、第一のビアポストの間に接続されるパッドPadを省き、パッドPadが配線基板の配線面積を占用することを回避することができ、それによって伝送配線の配線の利用可能な面積を増大させる。【選択図】図1

Description

本発明は、回路基板技術分野に関し、特に多層基板及びその製造方法に関する。
電子技術の発展に伴い、電子部品の構造は、ますます複雑になり、小型化、集積化と放熱効果は、ますます高まっている。現在業界では、多層板の層と層との間の線路は、金属化孔又は銅柱を介して導通している。広く実施されている層間相互接続貫通孔を構築する製造技術の一つは、レーザ穿孔を採用して、穿孔された孔が、後続に配置された誘電体基板を最後の金属層まで貫通し、後続に金属、一般に銅を充填し、この金属は、めっき技術によってその中に堆積される。このような孔形成方法は、「ドリル充填」と称する場合もあり、それによって生じる貫通孔は、「ドリル充填貫通孔」と称してもよい。
従来技術では、位置決めの規制により、貫通孔の位置を位置すべき位置の10マイクロメートル以内にしか制御できず、且つレーザ穿孔の規制により、約50~60マイクロメートルの直径の最小貫通孔サイズ規制も存在する。孔又は銅柱及び配線の製造時には、層と層との間の位置合わせ精度の規制により、層と層との間の配線の接続不良を回避するために、パッド(Pad)を形成するように導通される配線の環幅を外に拡張することが必要である。面積が限られた配線基板において、パッド(Pad)の数が多いほど、電源電力、信号伝送などの伝送配線の配線面積が小さくなる。配線基板の小型化を実現するために、現在の対処方法としては、線路及び孔又は銅柱のサイズを削減することであり、製品の信号伝送性能と放熱効果が低下してしまう。
本発明は、少なくとも従来技術に存在する技術課題の1つを解決することを目的とする。そのために、本発明は、パッド(Pad)を省き、伝送配線の配線の利用可能な面積を増大させることができる多層基板を提供する。
第一の方面によれば、本発明の実施形態による多層基板は、順で積層された複数の誘電体層と、先端又は基端の前記誘電体層上に設けられた共通配線と、対応する前記誘電体層内にそれぞれ嵌め込まれた複数の第一のビアポストであって、複数の前記第一のビアポストは、階段状に接続されるとともに前記共通配線に接続される、複数の第一のビアポストとを含む。
本発明の実施形態による多層基板は、少なくとも以下の有益な効果を有する。
電源電力、信号伝送以外の共通配線について、第一のビアポストが階段状に接続されるとともに貫通接続を行うことを採用することで、第一のビアポストの間に接続されるパッド(Pad)を省き、パッド(Pad)が配線基板の配線面積を占用することを回避することができ、それによって伝送配線の配線の利用可能な面積を増大させる。
本発明のいくつかの実施形態によれば、隣り合う層の前記第一のビアポストの間には、第一のシード層が設けられており、及び/又は、前記第一のビアポストと前記共通配線との間には、第二のシード層が設けられている。
本発明のいくつかの実施形態によれば、前記第一のシード層と前記第二のシード層の材料は、Ni、Au、Cu又はPdのうちの少なくとも一つである。
本発明のいくつかの実施形態によれば、前記第一のシード層と前記誘電体層との間には、第一の粘着金属層が設けられており、及び/又は前記第二のシード層と前記誘電体層との間には、第二の粘着金属層が設けられている。
本発明のいくつかの実施形態によれば、前記第一の粘着金属層と前記第二の粘着金属層の材料は、Ti、Ta、W、Ni、Cr、Pt、AlとCuのうちの少なくとも一つである。
本発明のいくつかの実施形態によれば、X-Y平面内における前記第一のビアポストの投影形状は、円形又は方形である。
第二の方面によれば、本発明の実施形態による多層基板の製造方法は、
開始層を選択し、前記開始層上に第一の配線パターンを有する第一の配線層を製造する工程S100と、
前記開始層と前記第一の配線層上に第一の貫通孔層を製造する工程S200であって、前記第一の貫通孔層は、第一のビアポストと、第二のビアポストとを含み、前記第一のビアポストは、前記第一の配線パターンの溝内に設けられており、前記第二のビアポストは、前記第一の配線パターン上に設けられている工程S200と、
誘電体材料を前記第一の貫通孔層上に積層して半積層体を得て、前記半積層体を薄化して前記第一のビアポストと前記第二のビアポストの端部を露出させ、少なくとも一つの前記第一のビアポスト又は前記第二のビアポストの端部をアライメントとしてのレジマークとする工程S300と、
前記半積層体を前記開始層から分離する工程S400と、
前記半積層体を新たな開始層として選択し、前記第一の配線層を製造する工程S100と前記レジマークとする工程S300を繰り返して複数の層を形成する工程S500であって、各層の半積層体の前記第一のビアポストは、前の層の半積層体の前記第一のビアポストに階段状に接続され、各層の半積層体の前記第二のビアポストは、次の層の半積層体の前記第一の配線パターンに接続される工程S500と、
最後の層の半積層体の外面に第二の配線パターンを有する第二の配線層を製造する工程S600であって、前記第二の配線パターンは、共通配線と、伝送配線とを含み、最後の層の半積層体の前記第一のビアポストは、前記共通配線に接続され、最後の層の半積層体の前記第二のビアポストは、前記伝送配線に接続される工程S600とを含む。
本発明の実施形態による多層基板の製造方法は、少なくとも以下の有益な効果を有する。
本発明の実施形態の製造方法は、少なくとも一つの前記第一のビアポスト又は前記第二のビアポストの端部をアライメントとしてのレジマークとし、位置合わせの精度を向上させることができ、各層の半積層体の第一のビアポストは、前の層の半積層体の第一のビアポストに階段状に接続され、各層の半積層体の第二のビアポストは、次の層の半積層体の配線パターンに接続され、多層基板を成形した後、異なる層の間の第一のビアポストは、共通配線に階段状に貫通に接続され、異なる層の第一のビアポストの間に接続されたパッド(Pad)を省くことができ、それによって伝送配線の配線の利用可能な面積を増大させる。
本発明のいくつかの実施形態によれば、前記第一の配線層を製造する工程S100は、具体的には、
開始層を選択する工程S110と、
前記開始層上に第一のシード層を製造する工程S120と、
前記第一のシード層上に第一のフォトレジスト層を加工する工程S130と、
前記第一のフォトレジスト層を露光及び現像して第一の特徴パターンを形成する工程S140と、
前記第一の特徴パターンに金属を電気めっきして前記第一の配線層を形成する工程S150と、
前記第一のフォトレジスト層を除去する工程S160とを含む。
本発明のいくつかの実施形態によれば、前記第一の貫通孔層を製造する工程S200は、具体的には、
前記開始層と前記第一の配線層上に第二のフォトレジスト層を加工する工程S210と、
前記第二のフォトレジスト層を露光及び現像して第二の特徴パターンを形成する工程S220と、
前記第二の特徴パターンに金属を電気めっきして前記第一の貫通孔層を形成する工程S230と、
前記第二のフォトレジスト層を除去する工程S240とを含む。
本発明のいくつかの実施形態によれば、前記第一のシード層を製造する工程S120は、具体的には、
前記開始層上に第一の粘着金属層を製造する工程S121と、
前記第一の粘着金属層上に前記第一のシード層を製造する工程S122とを含む。
本発明の更なる方面及び利点は下記の説明に一部示され、一部は、下記の説明により明瞭になるか、又は本発明を実施することで理解される。
本発明の上記及び/又は更なる方面及び利点は、以下の図面を参照しながら実施形態を説明することによって明瞭に且つ理解しやすくなる。
本発明の実施形態の多層基板と従来技術の多層基板との構造対比概略図である。 本発明の実施形態の多層基板第一の層の開始層の構造概略図である。 本発明の実施形態の多層基板第一の層の第一のシード層の構造概略図である。 本発明の実施形態の多層基板第一の層の第一の配線層の構造概略図である。 本発明の実施形態の多層基板第一の層の第一の貫通孔層の構造概略図である。 本発明の実施形態の多層基板第一の層の誘電体層の構造概略図である。 本発明の実施形態の多層基板の第一の層の構造概略図である。 本発明の実施形態の多層基板第二の層の第一の配線層の構造概略図である。 本発明の実施形態の多層基板第二の層の第二のフォトレジスト層の構造概略図である。 本発明の実施形態の多層基板第二の層の第一の貫通孔層の構造概略図である。 本発明の実施形態の多層基板第二の層の誘電体層の構造概略図である。 本発明の実施形態の多層基板第二の層の第四のフォトレジスト層の構造概略図である。 本発明の実施形態の多層基板第二の層の第二の配線層の構造概略図である。
以下では、本発明の実施形態を詳細に説明する。前記実施形態における例示が図面に示されており、同一又は類似する符号は、常に同一又は類似する部品、或いは同一又は類似の機能を有する部品を示す。以下での添付図面を参考して説明される実施形態は例示的で、本発明を説明するためのものだけであって、本発明への制限として理解すべきではない。
本発明の説明において、方位に関する説明、例えば、上、下、X、Y、Zなどが指す方位或いは位置関係は、図面に基づいて示す方位或いは位置関係であり、略化のためのものだけであって、その指す装置或いは部品が必ず特定の方位を持ち、特定の方位で構成或いは操作されなければならないとは提示或いは暗示するわけではないので、本発明に対する制限として理解すべきではない。
本発明の説明において、複数の又は複数は2つ以上を意味し、~より大きい、~より小さい、~を超えるなどは基準となる数を含まないと理解し、以上、以下、以内などは基準となる数を含むと理解すべきである。第一、第二と言及した場合、技術的特徴を区分するためだけであって、相対的重要性を提示又は暗示する、或いは提示される技術的特徴の数を暗示的に指定する、或いは技術的特徴の前後関係を暗示的に指定するように理解すべきではない。
本発明の説明において、別途明確な規定や限定がない限り、設ける、接続といった用語は、広義に理解すべきである。当業者にとって、技術案の具体的な状況により上記用語の本発明における具体的な意味を理解できる。
以下の説明において、誘電体基体における金属貫通孔からなる支持構造に関し、特に例えばガラス繊維強化のポリイミド、エポキシ樹脂又はBT(ビスマレイミド/トリアジン)又はそれらの混合物のようなポリマーマトリックスにおける銅ビアポストに関する。
特徴構造の面内サイズに有効な上限が存在するか否かは、Access社のフォトレジストとパターン又はパネルめっき及び積層技術の特徴であり、例えば、フルヴィッツ(Hurwitz)らの米国特許US7,682,972、US7,669,320とUS7,635,641に記載されている通りであり、ここに参照のために取り込む。
図1を参照して、図1は、従来技術の多層基板と本発明の実施形態の多層基板との断面比較図である。従来技術の多層基板100は、絶縁各層の誘電体層110によって隔離されるコンポーネント又は特徴構造108の機能層120を含む。誘電体層214を貫通した貫通孔118は、隣接する機能又は特徴構造層の間の電気的接続を提供する。そのため、特徴構造層120は、X-Y平面上に、一般に層内に敷設された特徴構造108(即ち、上述の背景技術で言及されたパッド(Pad))及び誘電体層110を介して電流をオンする貫通孔118を含む。貫通孔118は、その間に最小の容量を有するために最小のインダクタンスを有しかつ十分に隔離されるように設計されている。
引き続き図1を参照して、本発明の実施形態に開示される多層基板200は、複数の誘電体層214を含み、誘電体層214は、X-Y平面内に位置しており、複数の誘電体層214は、Z軸方向に順次積層されて三次元構造を形成し、積層後、先端又は基端の誘電体層214の上には、共通配線231が設けられている。本実施形態では、共通配線231は、電源電力又は信号伝送以外の機能を奏する線路である。多層基板200は、対応する誘電体層214内にそれぞれ嵌め込まれた複数の第一のビアポスト212をさらに含み、複数の第一のビアポスト212は、階段状に接続されるとともに共通配線231に接続される。
図1の比較から明らかなように、電源電力、信号伝送以外の共通配線231について、第一のビアポスト212が階段状に接続されるとともに貫通接続を行うことを採用することで、第一のビアポスト212の間に接続されるパッド(Pad)を省くことができ、少なくとも以下の有益な効果を有する。
1、線路の集積化及び信号伝送密度の向上に有利である。
2、パッド(Pad)が配線基板の配線面積を占用することを回避し、電源電力又は信号伝送の伝送配線232のためにより大きなスペースを空け、伝送配線232の線幅、導通孔又はビアポストのサイズを大きくし、製品の放熱性能を向上させ、及び回路の抵抗値をある程度で減らし、回路の電圧降下を低減することができる。
3、パッド(Pad)を省き、配線基板の配線のスペース利用率を向上させ、製品の小型化をある程度で促進することができる。
製造過程では、隣り合う層の第一のビアポスト212の間の結合力を向上させるために、隣り合う層の第一のビアポスト212の間には、第一のシード層420が設けられており、又は第一のビアポスト212と共通配線231との間の結合力を向上させるために、第一のビアポスト212と共通配線231との間には、第二のシード層430が設けられている。第一のシード層420と第二のシード層430は、両方も設けられてもよく、即ち、隣り合う層の第一のビアポスト212の間の結合力、及び第一のビアポスト212と共通配線231との間の結合力を向上させるために、隣り合う層の第一のビアポスト212の間には、第一のシード層420が設けられていて、しかも第一のビアポスト212と共通配線231との間には、第二のシード層430が設けられている。具体的には、第一のシード層420と第二のシード層430の材料は、Ni、Au、Cu又はPdのうちの少なくとも一つであり、第一のシード層420と第二のシード層430は、スパッタリング又は化学めっき堆積方法で堆積可能である。
第一のシード層420を前の層の誘電体層214上に粘着することを容易にするために、第一のシード層420と誘電体層214との間には、第一の粘着金属層がさらに設けられており、又は第二のシード層430を前の層の誘電体層214上に粘着することを容易にするために、第二のシード層430と誘電体層214との間には、第二の粘着金属層がさらに設けられている。第一の粘着金属層と第二の粘着金属層は、両方も設けられてもよく、即ち、第一のシード層420と第二のシード層430とが両方も設けられている場合、第一のシード層420は、第一の粘着金属層上にそれぞれ粘着されており、第二のシード層430は、第二の粘着金属層上に粘着されている。具体的には、第一の粘着金属層と第二の粘着金属層の材料は、Ti、Ta、W、Ni、Cr、Pt、AlとCuのうちの少なくとも一つである。第一の粘着金属層と第二の粘着金属層は、物理蒸着(PVD)又は化学めっきの堆積方法で堆積可能である。
ドリル充填技術を利用して貫通孔を製造する場合、貫通孔は、まず誘電体中にレーザ孔を穿孔することによって製造されるので、一般に略円形断面を有する。誘電体が異質性及び各方向異性であり、しかも無機充填材とガラス繊維強化ポリマーマトリックスとを含有するマトリックスからなるので、その円形断面は、一般的に、縁部が粗く、且つその断面が真の円形からわずかにずれる。なお、貫通孔は、ある程度のテーパを有することが多く、即ち円柱形ではなく、逆截頭錐形である。「貫通孔ドリル充填」を利用する方法では、断面管理と形状方面の困難さの理由で、非円形孔を製造することができない。
一方、本発明の実施形態では、めっきとフォトレジスト技術の柔軟性を利用して、広い範囲の貫通孔形状とサイズを経済的に効率的に製造することができ、なお、同一層において異なる形状とサイズの貫通孔を製造することができる。阿米技術会社(AMITEC)が特許で開発したビアポストの方法は、大サイズの貫通孔層を利用してX-Y平面内にて導電する「導体貫通孔」構造を実現することができる。これは、銅パターンめっき方法を用いた場合に特に有利であり、フォトレジスト材料において滑らかで、真っ直ぐな非円錐形の溝を形成し、そして金属シード層を利用して、後続にこれらの溝に銅を堆積させることにより充填し、その後、これらの溝に銅をパターンめっきすることにより充填することができる。貫通孔ドリル充填方法とは異なり、ビアポストの技術は、フォトレジスト層における溝を充填して凹みが比較的に少なく、突起が比較的に少ない銅接続を得ることができる。銅を堆積した後、次にフォトレジストを剥離し、その後、金属シード層を除去し、その上及びその周囲に永続的なポリマー-ガラス誘電体をコーティングする。このようにして形成された「貫通孔導体」構造は、例えばフルヴィッツ(Hurwitz)らの米国特許番号がUS7,682,972、US7,669,320とUS7,635,641である特許に記載されているプロセスフローを利用してもよい。そのため、本実施形態では、X-Y平面内における第一のビアポスト212の投影形状が円形又は方形であることを実現することができる。
本発明の実施形態は、多層基板の製造方法をさらに開示する。そのうちのいくつかの製造工程、例えばフォトレジストの添加、露光、現像、及び後続の除去工程は、これらの工程における材料及び処理フローが公知の常識であり、ここで詳細に説明すると本説明が非常に煩雑になるので、本明細書では詳細に説明されていない。具体的には、当業者であれば、例えばいくつかの規格、基部の複雑さと部品などのパラメータに基づき、製造プロセスと材料とを適切に選択することができる。以下の説明では、umはμm、マイクロメートルと等価し、1um=10-6m(メートル)である。本発明の実施形態の多層基板の製造方法は、以下の工程S100~工程S600を含む。
工程S100において、開始層を選択し、開始層上に第一の配線パターンを有する第一の配線層211を製造する。具体的には、工程S100は、以下の工程S110~工程S160を含む。
工程S110において、開始層を選択する。
図2を参照して、本実施形態では、開始層として両面銅箔300を採用し、両面銅箔300は、基材層310と、基材層310上下面に被着された18um銅箔320と、18um銅箔320表面に被着された3um銅箔330とを含む。
工程S120において、開始層上に第一のシード層420を製造する。工程S120は、具体的には、工程S121~工程S122を含む。
工程S121において、開始層上に第一の粘着金属層410を製造する。
図3を参照して、本実施形態は、両面製造であり、第一の粘着金属層410は、両面銅箔300の上下面に堆積されている。いくつかの実施形態では、第一の粘着金属層410は、物理蒸着(PVD)又は化学めっきの堆積方法で堆積可能である。第一の粘着金属層410の材料は、Ti、Ta、W、Ni、Cr、Pt、AlとCuのうちの少なくとも一つであり、第一の粘着金属層410は、後続の第一のシード層420の開始層上への粘着を容易にする。
工程S122において、引き続き図3を参照して、第一の粘着金属層410上に第一のシード層420を製造する。
いくつかの実施形態では、第一のシード層420は、スパッタリング又は化学めっきの堆積方法で堆積可能であり、第一のシード層420の材料は、Ni、Au、Cu又はPdのうちの少なくとも一つである。
工程S130において、図4を参照して、第一のシード層420上に第一のフォトレジスト層510を加工する。
工程S140において、引き続き図4を参照して、第一のフォトレジスト層510を露光及び現像して第一の特徴パターンを形成する。
工程S150において、引き続き図4を参照して、第一の特徴パターンに金属を電気めっきして第一の配線層211を形成する。
工程S160において、第一のフォトレジスト層510を除去し、及び直立の第一の配線パターンを残す。第一の配線パターンとは、製造材料に基づいて製造され、電気信号伝送機能を有する金属線路を意味し、一般的には、銅線路であり、電気ピッチ要求を満たすために、隣接する銅線路の間に溝を有する。
工程S200において、図5を参照して、開始層と第一の配線層211上に第一の貫通孔層を製造する。第一の貫通孔層は、第一のビアポスト212と、第二のビアポスト213とを含み、第一のビアポスト212は、第一の配線パターンの溝内に設けられており、第二のビアポスト213は、第一の配線パターン上に設けられている。
図5を参照して、工程S200は、具体的には、工程S210~工程S240を含む。
工程S210において、開始層と第一の配線層211上に第二のフォトレジスト層520を加工する。
工程S220において、第二のフォトレジスト層520を露光及び現像して第二の特徴パターンを形成する。
工程S230において、第二の特徴パターンに金属を電気めっきして第一の貫通孔層を形成する。
工程S240において、第二のフォトレジスト層520を除去する。
工程S300において、図6を参照して、誘電体材料を第一の貫通孔層上に積層して誘電体層214を形成し、半積層体を得て、半積層体を薄化して第一のビアポスト212と第二のビアポスト213の端部を露出させ、少なくとも一つの第一のビアポスト212又は第二のビアポスト213の端部をアライメントとしてのレジマークとする。
本実施形態の半積層体は、第一の配線層211と、第一の貫通孔層と、第一の配線層211と第一の貫通孔層の外側を囲む誘電体層214とを含む。半積層体を薄化することは、機械研磨又はバフ研磨、化学的機械バフ研磨(CMP、Chemical Mechanical Polishing)によって完成することができる。薄化処理は、半積層体を平坦化にさせ、後続の追加の層の構築及び正確な位置合わせを容易にすることもできる。少なくとも一つの第一のビアポスト212又は第二のビアポスト213の端部をアライメントとしてのレジマークとすることは、位置合わせ精度の向上に有利であり、その原理は、すでに従来技術に開示され、例えば、フルヴィッツ(Hurwitz)らの米国特許番号がUS1,353,1948である特許の内容の全ては、ここに参照のために取り込む。位置合わせ精度の向上は、第一のビアポスト212の階段状接続構造を結合して、隣り合う層の第一のビアポスト212の間のパッド(Pad)を省くことができる。
工程S400において、図6と図7を参照して、半積層体を開始層から分離する。半積層体と開始層との分離は、従来の配線基板分層機器とプロセスによって実現することができ、本実施形態では、その説明を繰り返さない。分離して得られた半積層体は、多層基板の第一の層210である。
工程S500において、工程S400で分離して得られた半積層体を新たな開始層として選択し、工程S100と工程S300を繰り返して複数の層を形成する。各層の半積層体の第一のビアポスト212は、前の層の半積層体の第一のビアポスト212に階段状に接続され、各層の半積層体の第二のビアポスト213は、次の層の半積層体の第一の配線パターンに接続される。
具体的には、以下では、多層基板の第二の層の製造フローを例に説明し、工程S500は、工程S511~工程S540を含む。
工程S511において、図8を参照して、工程S110に従って、開始層から分離した半積層体を新たな開始層として選択する。本実施形態は、片面製造であり、そのため、半積層体の第一の面に第三のフォトレジスト層530を加工する。
工程S512において、工程S120に従って、半積層体の第二の面に第一のシード層420を製造する。半積層体の第一の面は、第一の配線パターンに近づく面であり、第二の面は、第一の面と対向して設けられている。第一のシード層420を前の層の半積層体上に粘着することを容易にするために、半積層体上には、第一の粘着金属層がさらに堆積されており、第一のシード層420は、第一の粘着金属層上に粘着されている。
工程S513において、工程S130に従って、工程S512に形成された第一のシード層420上に第一のフォトレジスト層510を加工する。
工程S514において、工程S140に従って、工程S513に形成された第一のフォトレジスト層510を露光及び現像して第一の特徴パターンを形成する。
工程S515において、工程S150に従って、工程S514に形成された第一の特徴パターンに金属を電気めっきして第一の配線層211を形成する。
工程S516において、工程S160に従って、工程S514に形成された第一のフォトレジスト層510を除去し、直立の第一の配線パターンを残す。
工程S521において、図9を参照して、工程S210に従って、開始層と工程S515に形成された第一の配線層211上に第二のフォトレジスト層520を加工する。
工程S522において、工程S220に従って、工程S521に形成された第二のフォトレジスト層520を露光及び現像して第二の特徴パターンを形成する。
工程S523において、工程S230に従って、工程S522に形成された第二の特徴パターンに金属を電気めっきして第一の貫通孔層を形成する。
工程S524において、図10を参照して、工程S240に従って、工程S522に形成された第二のフォトレジスト層520を除去する。本実施形態では、フォトレジスト洗浄薬液を用いて第二のフォトレジスト層520を浸漬除去したため、この工程において、工程S511に形成された第三のフォトレジスト層530も一括して除去され、第二のフォトレジスト層520を除去した後、工程S512に形成された第一のシード層420に対してエッチングを行う。
工程S530において、図11を参照して、工程S300に従って、誘電体材料を工程S523に形成された第一の貫通孔層上に積層して誘電体層214を形成し、第二の層の半積層体を得ることによって、多層基板の第二の層を製造する。第二の層の半積層体を薄化して第一のビアポスト212と第二のビアポスト213の端部を露出させ、少なくとも一つの第一のビアポスト212又は第二のビアポスト213の端部をアライメントとしてのレジマークとする。
工程S540において、これによって類推し、多層基板の各層の製造を完了するまで工程S100~S300を繰り返す。
工程S600において、図12と図13を参照して、最後の層の半積層体の外面に第二の配線層を製造する。第二の配線層は、共通配線231と、伝送配線232とを含み、最後の層の半積層体の第一のビアポスト212は、共通配線231に接続され、最後の層の半積層体の第二のビアポスト213は、伝送配線232に接続される。
第二の配線層と第一のビアポスト212、第二のビアポスト213との結合力を向上させるために、工程S600は、具体的には、工程S610~工程S660を含む。
工程S610において、図12を参照して、本実施形態では、片面製造を例に説明したため、第一の層の半積層体の表面に第四のフォトレジスト層540を加工した後、最後の層の半積層体の下面に第二の粘着金属層を堆積する。第二の粘着金属層は、物理蒸着又は化学めっきの堆積方法で堆積可能であり、第二の粘着金属層の材料は、Ti、Ta、W、Ni、Cr、Pt、AlとCuのうちの少なくとも一つである。
工程S620において、第二の粘着金属層上に第二のシード層430を形成する。第二のシード層430は、スパッタリング又は化学めっきの堆積方法で堆積可能であり、第二のシード層430の材料は、Ni、Au、Cu又はPdのうちの少なくとも一つである。
工程S630において、第二のシード層430上に第五のフォトレジスト層550を加工する。
工程S640において、第五のフォトレジスト層550を露光及び現像して新たな第三の特徴パターンを形成する。
工程S650において、第三の特徴パターンに金属を電気めっきして第二の配線層を形成する。
工程S660において、第四のフォトレジスト層540、第五のフォトレジスト層550を除去し、及び第二のシード層430をエッチングする。
本発明の実施形態の製造方法は、少なくとも一つの第一のビアポスト212又は第二のビアポスト213の端部をアライメントとしてのレジマークとし、位置合わせの精度を向上させることができ、各層の半積層体の第一のビアポストは、前の層の半積層体の第一のビアポストに階段状に接続され、各層の半積層体の第二のビアポストは、次の層の半積層体の第一の配線パターンに接続され、多層基板を成形した後、異なる層の間の第一のビアポスト212が共通配線231に階段状に貫通に接続されることができ、異なる層の第一のビアポスト212の間に接続されたパッド(Pad)を省くことができ、それによって伝送配線232の配線の利用可能な面積を増大させる。
半積層体の製造方法については、本発明の実施形態は、例のみを説明し、従来の様々な変化の製造方法において、例えば、従来のパターンめっきの代わりにパネルめっきとし、当業者であれば、本発明は、上述した具体的に図示及び説明された内容に限定されないことを認識するであろう。
以上は、図面を参照しながら、本発明の実施形態について詳細に説明したが、本発明は、上記実施形態に限定されず、当業者は、本発明の精神から逸脱することなく様々な変形を行うことができる。

Claims (10)

  1. 順で積層された複数の誘電体層(214)と、
    先端又は基端の前記誘電体層(214)上に設けられた共通配線(231)と、
    対応する前記誘電体層(214)内にそれぞれ嵌め込まれた複数の第一のビアポスト(212)であって、複数の前記第一のビアポスト(212)は、階段状に接続されるとともに前記共通配線(231)に接続される、複数の第一のビアポスト(212)とを含む、ことを特徴とする多層基板。
  2. 隣り合う層の前記第一のビアポスト(212)の間には、第一のシード層(420)が設けられており、及び/又は前記第一のビアポスト(212)と前記共通配線(231)との間には、第二のシード層(430)が設けられている、ことを特徴とする請求項1に記載の多層基板。
  3. 前記第一のシード層(420)と前記第二のシード層(430)の材料は、Ni、Au、Cu又はPdのうちの少なくとも一つである、ことを特徴とする請求項2に記載の多層基板。
  4. 前記第一のシード層(420)と前記誘電体層(214)との間には、第一の粘着金属層が設けられており、及び/又は、前記第二のシード層(430)と前記誘電体層(214)との間には、第二の粘着金属層が設けられている、ことを特徴とする請求項2又は3に記載の多層基板。
  5. 前記第一の粘着金属層と前記第二の粘着金属層の材料は、Ti、Ta、W、Ni、Cr、Pt、AlとCuのうちの少なくとも一つである、ことを特徴とする請求項4に記載の多層基板。
  6. X-Y平面内における前記第一のビアポスト(212)の投影形状は、円形又は方形である、ことを特徴とする請求項1に記載の多層基板。
  7. 開始層を選択し、前記開始層上に第一の配線パターンを有する第一の配線層(211)を製造する工程(S100)と、
    前記開始層と前記第一の配線層(211)上に第一の貫通孔層を製造する工程(S200)であって、前記第一の貫通孔層は、第一のビアポスト(212)と、第二のビアポスト(213)とを含み、前記第一のビアポスト(212)は、前記第一の配線パターンの溝内に設けられており、前記第二のビアポスト(213)は、前記第一の配線パターン上に設けられている工程(S200)と、
    誘電体材料を前記第一の貫通孔層上に積層して半積層体を得て、前記半積層体を薄化して前記第一のビアポスト(212)と前記第二のビアポスト(213)の端部を露出させ、少なくとも一つの前記第一のビアポスト(212)又は前記第二のビアポスト(213)の端部をアライメントとしてのレジマークとする工程(S300)と、
    前記半積層体を前記開始層から分離する工程(S400)と、
    前記半積層体を新たな開始層として選択し、前記第一の配線層(211)を製造する工程(S100)と前記レジマークとする工程(S300)を繰り返して複数の層を形成する工程(S500)であって、各層の半積層体の前記第一のビアポスト(212)は、前の層の半積層体の前記第一のビアポスト(212)に階段状に接続され、各層の半積層体の前記第二のビアポスト(213)は、次の層の半積層体の前記第一の配線パターンに接続される工程(S500)と、
    最後の層の半積層体の外面に第二の配線パターンを有する第二の配線層を製造する工程(S600)であって、前記第二の配線パターンは、共通配線(231)と、伝送配線(232)とを含み、最後の層の半積層体の前記第一のビアポスト(212)は、前記共通配線(231)に接続され、最後の層の半積層体の前記第二のビアポスト(213)は、前記伝送配線(232)に接続される工程(S600)とを含む、ことを特徴とする多層基板の製造方法。
  8. 前記第一の配線層(211)を製造する工程(S100)は、具体的には、
    開始層を選択する工程(S110)と、
    前記開始層上に第一のシード層(420)を製造する工程(S120)と、
    前記第一のシード層(420)上に第一のフォトレジスト層(510)を加工する工程(S130)と、
    前記第一のフォトレジスト層(510)を露光及び現像して第一の特徴パターンを形成する工程(S140)と、
    前記第一の特徴パターンに金属を電気めっきして前記第一の配線層(211)を形成する工程(S150)と、
    前記第一のフォトレジスト層(510)を除去する工程(S160)とを含む、ことを特徴とする請求項7に記載の多層基板の製造方法。
  9. 前記第一の貫通孔層を製造する工程(S200)は、具体的には、
    前記開始層と前記第一の配線層(211)上に第二のフォトレジスト層(520)を加工する工程(S210)と、
    前記第二のフォトレジスト層(520)を露光及び現像して第二の特徴パターンを形成する工程(S220)と、
    前記第二の特徴パターンに金属を電気めっきして前記第一の貫通孔層を形成する工程(S230)と、
    前記第二のフォトレジスト層(520)を除去する工程(S240)とを含む、ことを特徴とする請求項7又は8に記載の多層基板の製造方法。
  10. 前記第一のシード層(420)を製造する工程(S120)は、具体的には、
    前記開始層上に第一の粘着金属層(410)を製造する工程(S121)と、
    前記第一の粘着金属層(410)上に前記第一のシード層(420)を製造する工程(S122)とを含む、ことを特徴とする請求項8に記載の多層基板の製造方法。
JP2022557811A 2020-06-17 2020-07-24 多層基板及びその製造方法 Active JP7450063B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202010551905.3 2020-06-17
CN202010551905.3A CN111741592B (zh) 2020-06-17 2020-06-17 多层基板及其制作方法
PCT/CN2020/104572 WO2021253574A1 (zh) 2020-06-17 2020-07-24 多层基板及其制作方法

Publications (2)

Publication Number Publication Date
JP2023518965A true JP2023518965A (ja) 2023-05-09
JP7450063B2 JP7450063B2 (ja) 2024-03-14

Family

ID=72649525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022557811A Active JP7450063B2 (ja) 2020-06-17 2020-07-24 多層基板及びその製造方法

Country Status (6)

Country Link
US (1) US20230199957A1 (ja)
JP (1) JP7450063B2 (ja)
KR (1) KR20220142526A (ja)
CN (1) CN111741592B (ja)
TW (1) TWI743994B (ja)
WO (1) WO2021253574A1 (ja)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP4392157B2 (ja) * 2001-10-26 2009-12-24 パナソニック電工株式会社 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
JP2003163323A (ja) 2001-11-27 2003-06-06 Sony Corp 回路モジュール及びその製造方法
JP2005011883A (ja) * 2003-06-17 2005-01-13 Shinko Electric Ind Co Ltd 配線基板、半導体装置および配線基板の製造方法
US6987316B2 (en) 2004-01-14 2006-01-17 International Business Machines Corporation Multilayer ceramic substrate with single via anchored pad and method of forming
IL171378A (en) * 2005-10-11 2010-11-30 Dror Hurwitz Integrated circuit support structures and the fabrication thereof
US7682972B2 (en) * 2006-06-01 2010-03-23 Amitec-Advanced Multilayer Interconnect Technoloiges Ltd. Advanced multilayer coreless support structures and method for their fabrication
WO2008111408A1 (ja) 2007-03-09 2008-09-18 Murata Manufacturing Co., Ltd. 多層配線基板及びその製造方法
US8686300B2 (en) * 2008-12-24 2014-04-01 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
CN103891425B (zh) 2011-10-21 2017-06-13 株式会社村田制作所 多层布线基板、探针卡以及多层布线基板的制造方法
US9269593B2 (en) * 2012-05-29 2016-02-23 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structure with integral stepped stacked structures
US8987602B2 (en) * 2012-06-14 2015-03-24 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic support structure with cofabricated metal core
JP2016162835A (ja) 2015-02-27 2016-09-05 イビデン株式会社 多層配線板
JP2017152536A (ja) * 2016-02-24 2017-08-31 イビデン株式会社 プリント配線板及びその製造方法
KR102608521B1 (ko) * 2016-05-27 2023-12-04 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
JP2019102660A (ja) 2017-12-04 2019-06-24 富士通株式会社 電子装置及び電子装置の製造方法
TWI713842B (zh) * 2018-05-10 2020-12-21 恆勁科技股份有限公司 覆晶封裝基板之製法及其結構

Also Published As

Publication number Publication date
KR20220142526A (ko) 2022-10-21
JP7450063B2 (ja) 2024-03-14
TWI743994B (zh) 2021-10-21
US20230199957A1 (en) 2023-06-22
CN111741592B (zh) 2021-09-21
TW202202017A (zh) 2022-01-01
CN111741592A (zh) 2020-10-02
WO2021253574A1 (zh) 2021-12-23

Similar Documents

Publication Publication Date Title
JP6079993B2 (ja) 多層穴を製作するためのプロセス
JP3112059B2 (ja) 薄膜多層配線基板及びその製法
US9269593B2 (en) Multilayer electronic structure with integral stepped stacked structures
KR101385007B1 (ko) 상이한 치수를 갖는 비아를 구비한 다층 전자 구조체
TWI556702B (zh) 具有在平面內方向上延伸的一體化通孔的多層電子結構
JP2014239200A (ja) 新規な終端部およびチップと基板との間の連結部
TWI625994B (zh) 具有全厚度同軸結構的多層電子結構
TW201413907A (zh) 具有新型傳輸線的多層電子結構
JP6264597B2 (ja) 多層電子支持構造体の層間の位置合わせ
JP2023518965A (ja) 多層基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240304

R150 Certificate of patent or registration of utility model

Ref document number: 7450063

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150