TWI556700B - 具有不同尺寸通孔的多層電子結構 - Google Patents
具有不同尺寸通孔的多層電子結構 Download PDFInfo
- Publication number
- TWI556700B TWI556700B TW102107888A TW102107888A TWI556700B TW I556700 B TWI556700 B TW I556700B TW 102107888 A TW102107888 A TW 102107888A TW 102107888 A TW102107888 A TW 102107888A TW I556700 B TWI556700 B TW I556700B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- support structure
- multilayer electronic
- plane
- electronic support
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本發明涉及包括具有不同的形狀和尺寸的新型通孔的多層互連結構。
在對於越來越複雜的電子元件的小型化需求越來越大的帶動下,諸如計算機和電信設備等消費電子產品的集成度越來越高。這已經導致要求支撐結構如IC基板和IC插件具有通過介電材料彼此電絕緣且高密度的多個導電層和通孔。
這種支撐結構的總體要求是可靠性和適當的電氣性能、薄度、剛度、平坦度、散熱性好和有競爭力的單價。
在實現這些要求的各種途徑中,一種廣泛實施的創建層間互連通孔的製造技術是採用激光鑽孔,所鑽出的孔穿透後續布置的介電基板直到最後的金屬層,後續填充金屬,通常是銅,該金屬通過鍍覆技術沈積在其中。這種成孔方法有時也被稱為“鑽填”,由此產生的通孔可稱為“鑽填通孔”。
鑽填通孔方法存在多個缺點。因為每個通孔需要單獨鑽孔,所以生產率受限並且製造複雜的多通孔IC基板和插件的成本變得高昂。在大型陣列中,通過鑽填方法難以生產出高密度和高品質的彼此緊密相鄰且具有不同的尺寸和形狀的通孔。此外,激光鑽出的通孔具有穿過介電材料厚度的粗糙側壁和內向錐度。該錐度減小了通孔的有效直徑。特別是在超小通孔直徑的情況下,也可能對於在先的導電金屬層的電接觸產生不利影響,由此導致可靠性問題。此外,在被鑽的電介質是包括聚合物基質中的玻璃或陶瓷纖維的複合材料時,側壁特別粗糙,並且這種粗糙可能會產生
附加的雜散電感。
鑽出的通孔的填充過程通常是通過銅電鍍來完成的。電鍍沈積技術會導致凹痕,其中在通孔頂部出現小坑。或者,當通孔通道被填充超過其容納量的銅時,可能造成溢出,從而產生突出超過周圍材料的半球形上表面。凹痕和溢出往往在如製造高密度基板和插件時所需的後續上下堆疊通孔時造成困難。此外,應該認識到,大的通孔通道難以均勻填充,特別是在其位於插件或IC基板設計的同一互連層內的小通孔附近時。
雖然可接受的尺寸和可靠性正在隨著時間的推移而改善,但是上文所述的缺點是鑽填技術的內在缺陷,並且預計會限制可能的通孔尺寸範圍。還應該注意的是,激光鑽孔是製造圓形通孔通道的最好方法。雖然理論上可以通過激光銑削製造狹縫形狀的通孔通道,但是實際上可製造的幾何形狀範圍比較有限,並且在給定支撐結構中的通孔通常是圓柱形的並且是基本相同的。
通過鑽填工藝製造通孔是昂貴的,並且難以利用相對具有成本效益的電鍍工藝用銅來均勻和一致地填充由此形成的通孔通道。
在複合介電材料中激光鑽出的孔實際上被限制在60×10-6m直徑,並且由於所涉及的燒蝕過程以及所鑽的複合材料的性質,甚至因此而遭受到顯著的錐度形狀以及粗糙側壁的不利影響。
除了上文所述的激光鑽孔的其它限制外,鑽填技術的另一限制在於難以在同一層中產生不同直徑的通孔,這是因為當鑽出不同尺寸的通孔通道並隨後用金屬填充以製造不同尺寸通孔時,通孔通道的填充速率不同所致。因此,作為鑽填技術的特徵性的凹痕或溢出的典型問題被惡化,因為不可能對不同尺寸通孔同時優化沈積技術。
克服鑽填方法的多個缺點的可選解決方案是利用又稱為“圖案鍍覆”的技術,通過將銅或其它金屬沈積到在光刻膠中形成的圖案內來製造。
在圖案鍍覆中,首先沈積種子層。然後在其上沈積光刻膠層,隨後曝光形成圖案,並且選擇性地移除以制成暴露出種子層的溝槽。通過將銅沈積到光刻膠溝槽中來形成通孔柱。然後移除剩余的光刻膠,蝕刻掉
種子層,並在其上及其周邊層壓通常為聚合物浸漬玻璃纖維氈的介電材料,以包圍所述通孔柱。然後,可以使用各種技術和工藝來平坦化所述介電材料,移除其一部分以暴露出通孔柱的頂部,從而允許由此導電接地,用於在其上形成下一金屬層。可在其上通過重複該過程來沈積後續的金屬導體層和通孔柱,以形成所需的多層結構。
在一個替代但緊密關聯的技術即下文所稱的“面板鍍覆”中,將連續的金屬或合金層沈積到基板上。在基板的頂部沈積光刻膠層,並在其中顯影出圖案。剝除被顯影的光刻膠的圖案,選擇性地暴露出其下的金屬,該金屬可隨後被蝕刻掉。未顯影的光刻膠保護其下方的金屬不被蝕刻掉,並留下直立的特徵結構和通孔的圖案。
在剝除未顯影的光刻膠後,可以在直立的銅特徵結構和/或通孔柱上或周邊層壓介電材料,如聚合物浸漬玻璃纖維氈。在平坦化後,可通過重複該過程在其上沈積後續的金屬導體層和通孔柱,以形成所需的多層結構。
通過上述圖案鍍覆或面板鍍覆方法創建的通孔層通常被稱為“通孔柱”和銅制特徵層。
將會認識到,微電子演化的一般推動力涉及製造更小、更薄、更輕和更大功率的具有高可靠性產品。使用厚且有芯的互連不能得到超輕薄的產品。為了在互連IC基板或“插件”中形成更高密度的結構,需要具有甚至更小連接的更多層。事實上,有時希望彼此交疊地堆疊元件。
如果在銅或其它合適的犧牲基板上沈積鍍覆層壓結構,則可以蝕刻掉基板,留下獨立的無芯層壓結構。可以在預先附著至犧牲基板上的側面上沈積其它層,由此能夠形成雙面積層,從而最大限度地減少翹曲並有助於實現平坦化。
一種製造高密度互連的靈活技術是構建包括在電介質基質中的金屬通孔或特徵結構在內的圖案或面板鍍覆的多層結構。金屬可以是銅,電介質可以是纖維增強聚合物,通常是具有高玻璃化轉變溫度(Tg)的聚合物,如聚酰亞胺。這些互連可以是有芯的或無芯的,並可包括用於堆疊元件的空腔。它們可具有奇數或偶數層。實現技術描述在授予
Amitec-Advanced Multilayer Interconnect Technologies Ltd.的現有專利中。
例如,赫爾維茨(Hurwitz)等人的題為“高級多層無芯支撐結構及其製造方法(Advanced multilayer coreless support structures and method for their fabrication)”的美國專利US 7,682,972描述了一種製造包括在電介質中的通孔陣列的獨立膜的方法,所述膜用作構建優異的電子支撐結構的前體,該方法包括以下步驟:在包圍犧牲載體的電介質中製造導電通孔膜,和將所述膜與犧牲載體分離以形成獨立的層壓陣列。基於該獨立膜的電子基板可通過將所述層壓陣列減薄和平坦化,隨後終止通孔來形成。該公報通過引用全面並入本文。
赫爾維茨(Hurwitz)等人的題為“用於芯片封裝的無芯空腔基板及其製造方法(Coreless cavity substrates for chip packaging and their fabrication)”的美國專利US 7,669,320描述了一種製造IC支撐體的方法,所述IC支撐體用於支撐與第二IC芯片串聯的第一IC芯片;所述IC支撐體包括在絕緣周圍材料中的銅特徵結構和通孔的交替層的堆疊,所述第一IC芯片可粘合至所述IC支撐體,所述第二IC芯片可粘合在所述IC支撐體內部的空腔中,其中所述空腔是通過蝕刻掉銅基座和選擇性蝕刻掉累積的銅而形成的。該公報通過引用全部並入本文。
赫爾維茨(Hurwitz)等人的題為“集成電路支撐結構及其製造方法(integrated circuit support structures and their fabrication)”的美國專利US 7,635,641描述了一種製造電子基板的方法,包括以下步驟:(A)選擇第一基礎層;(B)將蝕刻阻擋層沈積到所述第一基礎層上;(C)形成交替的導電層和絕緣層的第一半堆疊體,所述導電層通過貫穿絕緣層的通孔而互連;(D)將第二基礎層塗覆到所述第一半堆疊體上;(E)將光刻膠保護塗層塗覆到第二基礎層上;(F)蝕刻掉所述第一基礎層;(G)移除所述光刻膠保護塗層;(H)移除所述第一蝕刻阻擋層;(I)形成交替的導電層和絕緣層的第二半堆疊體,導電層通過貫穿絕緣層的通孔而互連;其中所述第二半堆疊體具有與第一半堆疊體基本對稱的構造;(J)將絕緣層塗覆到交替的導電層和絕緣層的所述第二半堆疊體上;(K)移除所述第二基礎層,以及,(L)通過將通孔末端暴露在所述堆疊體的外表面上並對其塗覆終止物來終止基板。該公報通過引
用全部並入本文。
本發明的第一方面涉及提供一種多層複合電子結構,其包括在X-Y平面中延伸並且被通孔層分隔開的至少兩個特徵層,所述通孔層包括夾在兩個相鄰的特徵層之間的介電材料,所述通孔層包括在垂直於X-Y平面的Z方向上連接相鄰特徵層的通孔柱,其中在所述通孔層中,第一通孔柱具有不同於第二通孔柱的X-Y平面內尺寸。
任選地,所述通孔柱中的至少其一是基本非圓柱形的。
任選地,至少一個通孔柱包括覆蓋有金屬層的種子層,所述金屬層通過電鍍沈積在所述金屬層上。
任選地,所述種子層包括銅。
通常,所述金屬層包括銅。
在一些實施方式中,所述種子層還包括在先施加以促進對所述介電材料粘附的粘附金屬層。
在一些實施方式中,所述粘附金屬層包括選自鈦、鉻、鉭和鎢中的至少其一。
任選地,第一通孔的最小X-Y平面內尺寸比同一平面中的第二通孔的最小X-Y平面內尺寸大至少20%。
任選地,第三通孔的最小X-Y平面內尺寸比第一通孔的最小X-Y平面內尺寸大至少20%。
任選地,至少一個通孔具有在X-Y平面內的圓形截面。
任選地,至少一個通孔具有在X-Y平面內的非圓形截面。
在一些實施方式中,至少一個通孔具有在X-Y平面內的正方形截面。
在一些實施方式中,至少一個通孔在X-Y平面上是不對稱的,具有線性形狀。
在一些實施方式中,至少一個通孔在X-Y平面內是不對稱的,在X-Y平面中沿第一方向的延伸量為在X-Y平面中沿垂直於第一方向
的第二方向的延伸量的至少3倍。
在一些實施方式中,至少一個通孔具有小於50微米的直徑。
在一些實施方式中,至少一個通孔具有小於40微米的直徑。
在一些實施方式中,至少一個通孔具有30微米以下的直徑。
在一些實施方式中,所述結構在Z方向上的厚度超過50微米。
在一些實施方式中,所述特徵層和所述至少一個通孔層可通過包括以下步驟的方法製造:
a)獲得包括底層通孔層的基板,所述通孔層被處理以暴露出其中的銅;b)用種子層覆蓋所述基板;c)在所述種子層上塗覆第一光刻膠層;d)曝光並顯影所述光刻膠以形成負性特徵圖案;e)所述負性圖案中沈積金屬以製造所述特徵層;f)剝除所述第一光刻膠層;g)施加第二光刻膠層;h)曝光並顯影負性圖案,在該負性圖案中包括至少兩個不同尺寸的通孔柱;e)在所述負性圖案中沈積金屬層;f)剝除所述光刻膠,留下所述特徵層和在所述通孔層中直立的至少兩個不同尺寸的通孔柱;k)移除所述種子層;l)在所述通孔層中的至少兩個通孔柱上層壓介電材料層。
通常,至少一個以下限制條件適用:
i)所述種子層包括銅;ii)所述金屬層包括銅;iii)所述介電材料包括聚合物;和iv)所述介電材料還包括陶瓷或玻璃夾雜物。
任選地,至少一個以下限制條件適用:i)所述聚合物包括聚酰亞胺、環氧樹脂、雙馬來酰亞胺、三嗪和/或其混合物;ii)所述夾雜物包括玻璃纖維;和iii)所述夾雜物包括陶瓷顆粒填料。
所述方法可包括以下步驟:m)平坦化以暴露出金屬。
所述方法可包括以下步驟:n)在底表面上沈積金屬種子層。
任選地,所述金屬種子層包括銅。
在一些實施方式中,所述至少一個通孔層通過以下步驟製造:i)獲得包括其銅被暴露出的底層特徵層的基板;ii)利用種子層覆蓋所述基板;iii)在所述種子層上沈積金屬層;iv)在所述金屬層上施加光刻膠
層;v)曝光並顯影出正性通孔圖案;vi)蝕刻掉暴露出的金屬層;vii)剝除所述光刻膠,在通孔層內留下直立的至少兩個不同尺寸的通孔;viii)移除所述種子層;和xi)在所述至少兩個通孔上層壓介電材料。
通常,至少一個以下限制條件適用:a)所述種子層包括銅;b)所述金屬層包括銅;c)所述介電材料包括聚合物;和d)所述介電材料還包括陶瓷或玻璃夾雜物。
任選地,至少一個以下限制條件適用:e)所述聚合物包括聚酰亞胺、環氧樹脂、雙馬來酰亞胺、三嗪和/或其混合物;f)所述夾雜物包括玻璃纖維;和g)所述夾雜物包括陶瓷填料。
所述方法可包括以下步驟:x)進行平坦化和減薄以暴露出金屬。
所述方法可包括以下步驟:xi)在減薄的表面上沈積金屬種子層。
任選地,所述金屬種子層包括銅。
術語微米或μm是指微米或10-6m。
100‧‧‧多層支撐結構
102、104、106‧‧‧特徵層、功能層
108‧‧‧特徵結構
110、112、114、116‧‧‧介電層
118‧‧‧通孔
202‧‧‧微通孔
204‧‧‧矩形熱沈
206‧‧‧方形通孔
208‧‧‧介電材料
210‧‧‧延伸通孔組件
212‧‧‧組件
214‧‧‧圓通孔
302‧‧‧帶狀通孔
304‧‧‧銅通孔
306‧‧‧微通孔
308‧‧‧散熱器
310‧‧‧介電材料
312‧‧‧電容器結構
314‧‧‧同軸結構
316‧‧‧環形通孔
318‧‧‧通孔柱
320‧‧‧杆形通孔
322‧‧‧簡單通孔、邊緣加強件
324‧‧‧轉角加強件
圖1是現有技術的多層複合支撐結構的簡化截面圖。
圖2是通孔層在X-Y平面內的截面的顯微圖,其示出大方形通孔、延伸通孔和微通孔並且圖示出可被製造的形狀和尺寸範圍。
圖3是可得到的特徵範圍的帶注解的示意圖。
圖4是示出可製造本發明結構的一種方法的一個流程圖。
圖5是示出可製造本發明結構的變化方法的第二流程圖。
在不同的附圖中,相同的數字和附圖標記指示相同的要素。
為了更好地理解本發明並示出本發明的實施方式,純粹以舉例的方式作為參考,參照附圖。
具體參照附圖時,必須強調的是特定的圖示是示例性的並且
目的僅在於說明性地討論本發明的優選實施方案,並且基於提供被認為是對於本發明的原理和概念方面的描述最有用和最易於理解的圖示的原因而被呈現。就此而言,沒有試圖將本發明的結構細節以超出對本發明基本理解所必需的詳細程度來圖示;參照附圖的說明使本領域技術人員認識到本發明的幾種形式可如何實際體現出來。
在以下說明中,涉及的是由在電介質基體中的金屬通孔構成的支撐結構,特別是在聚合物基體中的銅通孔柱,如玻璃纖維增強的聚酰亞胺、環氧樹脂或BT(雙馬來酰亞胺/三嗪)或它們的混合物。
對於特徵結構的面內尺寸沒有有效的上限是阿瑟斯公司(Access)的光刻膠和圖案或面板鍍覆和層壓技術的特徵,如在赫爾維茨(Hurwitz)等人的美國專利US 7,682,972、US 7,669,320和US 7,635,641中所描述的,其通過引用並入本文。
圖1是現有技術的多層複合支撐結構的簡化截面圖。現有技術的多層支撐結構100包括被絕緣各層的介電層110、112、114、116隔離的組件或特徵結構108的功能層102、104、106。穿過介電層的通孔118提供在相鄰的功能或特徵層之間的電連接。因此,特徵層102、104、106包括在X-Y平面內通常布置在所述層內的特徵結構108,以及跨介電層110、112、114、116導通電流的通孔118。通孔118設計為具有最小的電感並得到充分的隔離以在其間具有最小的電容。
當利用鑽填技術製造通孔時,通孔通常具有基本圓形截面,因為它們是通過先在電介質中鑽出激光孔來製造的。由於電介質是不均勻的和各向異性的並且由含有無機填料和玻璃纖維增強物的聚合物基體組成,因此其圓形截面通常是邊緣粗糙的並且其截面會略微偏離真正的圓形。此外,通孔往往具有某種程度的錐度,即為逆截頭錐形而非圓柱形。
例如,如在美國專利US 7,682,972、US 7,669,320和US 7,635,641中所描述的,圖1的結構可交替地通過在光刻膠圖案中鍍覆(圖案鍍覆)或者面板鍍覆接著進行選擇性蝕刻來製造,無論哪種方式均留下直立的通孔柱,並隨後在其上層壓介電預浸料。
利用“鑽填通孔”的方法,由於截面控制和形狀方面的困難,
使得不能製造非圓形孔。由於激光鑽孔的限制,還存在約50-60微米直徑的最小通孔尺寸。這些困難在上文的背景技術部分中作了詳細描述,並且這些困難特別涉及由於銅通孔填充電鍍過程導致的凹痕和/或半球形頂部、由於激光鑽孔過程導致的通孔錐度形狀和側壁粗糙、以及由於在“路徑模式(routing mode)”中用以產生在聚合物/玻璃電介質中的溝槽而使用的用於銑削狹縫的昂貴的激光鑽孔機所導致的較高成本。
除了上述激光鑽孔的其它限制外,鑽填技術的另一限制在於:難以在同一層中產生不同尺寸的通孔,因為在鑽出不同尺寸的通孔通道以及隨後用金屬填充以製造不同尺寸的通孔時,通孔通道的填充速率不同。結果,使得作為鑽填技術的特徵的典型問題即形成凹坑或過填充(半球形凸起)進一步惡化,因為不可能對不同尺寸的通孔同時優化沈積技術。因此,在實際應用中,鑽填通孔具有基本圓形的截面,盡管由於基板的不均勻特性有時存在某些變形,並且所有通孔大體上具有類似的截面。
此外,應該注意的是,在複合介電材料如聚酰亞胺/玻璃或含氧樹脂/玻璃或BT(雙馬來酰亞胺/三嗪)/玻璃或其與陶瓷和/或其它填料顆粒的混合物中的激光鑽通孔實際被限制在60×10-6m直徑,甚至由於所鑽的複合材料的特性而具有顯著的錐度形狀以及粗糙的側壁,結果導致牽涉到燒蝕過程。
出乎意料地發現,利用鍍覆和光刻膠技術的靈活性,可以成本有效地製造寬範圍的通孔形狀和尺寸。此外,可以在同一層中製造不同的通孔形狀和尺寸。這在使用銅圖案鍍覆方法製造時特別有利,該方法先沈積金屬種子層,然後沈積光刻膠材料,並在其中顯影出光滑、筆直、非錐形的溝槽,該溝槽可隨後通過利用在暴露的種子層上進行圖案鍍覆將銅沈積到這些溝槽中而進行填充。與鑽填通孔方法不同的是,通孔柱技術能夠使光刻膠層中的溝槽被填充以得到凹痕較少和半球形凸起較少的銅連接。在沈積銅之後,接著剝除光刻膠,移除金屬種子層並在其上和其周圍塗覆永久性的聚合物-玻璃電介質。由此產生的“通孔導體”可採用如赫爾維茨(Hurwitz)等人的美國專利US7,682,972、US7,669,320和US7,635,641中所描述的工藝流程。
參照圖2,示出通孔層的X-Y平面內的截面的顯微圖,用以提供概念證明。顯示出直徑約30微米的微通孔202。鑽填技術不允許製造這樣的小通孔,現有技術中對於鑽填通孔存在約60微米直徑的有效下限。微通孔之間的間隔距離可以小於20微米。還示出了相當寬大的矩形熱沈204和可為120微米×120微米的方形通孔206等。如圖所示,長方形和方形的通孔和熱沈可具有方形拐角,其曲率半徑僅為2或3微米。應該認識到的是,利用鑽孔技術不可能產生尖銳拐角。雖然鍍覆技術有助於這種製造,但是通常避免方形拐角,因為這樣的拐角會成為應力集中點。通孔嵌入在介電材料208中,該介電材料208通常為玻璃纖維增強的聚合物並且可以包含無機填料。這種介電材料可作為織造纖維預浸料得到。
還示出了延伸通孔組件210。該延伸通孔組件210可連接相鄰層中的不同特徵結構並且可用作面內信號載體。因此,在通孔層內的組件可用於耦合X-Y平面內不同位置處的組件,並且可以是功能組件。例如,組件212連接圓通孔214,該圓通孔214自身可耦合不同層中的特徵結構。應該注意到,可以製造非常複雜的形狀,因此面內通孔可卷曲圍繞耦合相鄰層中特徵結構的直通孔。
圖3是例如圖2所示的那些通孔形狀的示意性平面圖。與通過“鑽填”方式製造的通孔不同,其特徵在於阿瑟斯公司(Access)的光刻膠和圖案或者面板鍍覆和層壓技術,如授予赫爾維茨(Hurwitz)等人的美國專利US7,682,972、US7,669,320和US7,635,641所述,它們通過引用並入本文,不存在對於特徵結構的面內尺寸的有效上限。目前,在撰寫本說明書時,有效最小直徑的通孔為約30微米,但是該最小尺寸限制預期會隨時間而進一步下降。
與僅用於傳導不同特徵層之間的信號和通過激光鑽孔製造的提供基本相同的通孔形狀的現有技術中的通孔不同,應該注意到在本發明的實施例中,第一通孔可具有與在同一通孔層中的第二通孔完全不同的X-Y平面內尺寸。通孔可用作散熱器並且可連接在X-Y平面中具有不同位置的相鄰層中的組件。通孔層中的某些組件可充當諸如機械強化的附加功能或充當諸如電感或電容、同軸數據載體等的功能性電子組件,而不僅僅
充當相鄰層之間的導電連接。
因此,參照圖3的注釋示意圖,同一層上的不同通孔可具有完全不同的尺寸(和形狀)。例如,大的帶狀通孔302可有數毫米長,而最小的銅通孔304可具有約30微米的直徑。部分或實際上大多數的通孔可以是直徑約60微米的簡單通孔322,以與利用鑽填技術可得到的當前現有技術相兼容。然而,應該認識到,通過在光刻膠內鍍覆或通過先鍍覆再蝕刻產生的通孔,甚至在具有相同尺寸時,將會通常比通過在不均勻且各向異性的介電層中激光鑽孔可得到的通孔更加光滑。
因此,由阿米技術(AMITEC)和阿瑟斯公司(Access)研發並且一般性描述在通過引用並入本文的赫爾維茨(Hurwitz)等人美國專利US7,682,972、US7,669,320和US7,635,641中的鍍覆蝕刻和選擇性圖案化鍍覆技術中內在地具有顯著的靈活性。
例如,30微米直徑的通孔柱304或微通孔可位於散熱器308附近,該散熱器308可以是相對寬大的,如150×10-6m乘以150×10-6m。相鄰組件之間的典型間距可為140×10-6m等,以保持不同組件彼此絕緣,但是製造技術也能夠使通孔位置的間距為10微米及其以下。分隔組件的介電材料310可以是經加熱和壓制的聚合物浸漬的織造玻璃纖維預浸料。
應該認識到,利用鑽填技術即使不是不可能也是難以製造完全不同尺寸的相鄰特徵結構的,這是因為不同尺寸相鄰特徵結構的填充產生較大特徵結構的凹痕和較小特徵結構的過填充(半球形凸起)。
由阿米泰克公司(AMITEC)和阿瑟斯公司(Access)研發並且一般性描述在通過引用並入本文的赫爾維茨(Hurwitz)等人的美國專利US7,682,972、US7,669,320和US7,635,641中的鍍覆蝕刻和選擇性圖案化鍍覆技術中內在的靈活性能夠製造專用組件,例如其中平行組件充分緊鄰接近以在其間儲存電荷的通孔電容器結構312,以及同軸結構314,其中圍繞規則的通孔柱318的環形通孔316提供穿過基板厚度的同軸結構。還示出了杆形通孔320、邊緣加強件322和轉角加強件324。在共同介電層內的所有組件可通過電鍍同時製造。
第一通孔的X-Y平面內的最小尺寸可比同一平面內的第二
通孔的X-Y平面內的最小尺寸顯著更大,通常要大20%或以上。事實上,第三通孔的X-Y平面內的最小尺寸可比第一通孔的X-Y平面內的最小尺寸顯著更大(大20%或以上)。
任選地,如同現有技術那樣,各個不同的通孔可具有基本圓形的X-Y平面內的截面。此外,因為通孔柱是通過先鍍覆在光刻膠內再在其周圍塗覆電介質來製造的,通過電鍍技術可能得到比通過鑽填得到的通孔更光滑的通孔,因為在鑽填技術中所述電介質的不均勻性和各向異性會產生粗糙表面的孔。
但是,與通過鑽填技術產生的通孔不同的是,通過鍍覆方式製造的通孔不必是圓形的。通孔可在X-Y平面上非對稱。例如,它們可以在X-Y平面內沿第一方向延伸,該延伸量是沿與第一方向垂直的X-Y平面內的第二方向的延伸的至少3倍,並且更加線性。
雖然鑽填通孔由於凹痕或半球形凸起效應導致被有效地限制在約60微米直徑,但是在通孔通過電鍍產生的一些實施例中,至少一個通孔具有小於50微米的直徑,有可能小於40微米。事實上,在一些實施方案中,至少一個通孔具有30微米或以下的直徑。圖3中示出直徑30微米的微通孔306並且該微通孔306通過電鍍製造,如圖2所示。
因為通孔層通常覆蓋有利用鍍覆技術沈積在電介質上的特徵層,以使得能夠在電介質上進行鍍覆,通常至少一個通孔層可包括種子層例如銅,其被通過電鍍沈積在其上的金屬層例如銅所覆蓋。種子層通常具有0.5微米到1.5微米的厚度。此外,為了幫助種子層粘附於下方的電介質,可以塗覆第一粘附層。所述粘附層可以由鈦、鉻、鉭、鎢或這些金屬的混合物製造,並且通常非常薄。例如,所述粘附層可具有0.04微米到0.1微米的厚度。
參照圖4,在一些實施例中,所述至少一個通孔層通過由以下步驟構成的方法來製造:獲得包括下方通孔層的基板,所述通孔層被處理以暴露出其中的銅-步驟a),以及用種子層,通常是銅,來覆蓋所述基板-步驟b)。將第一光刻膠薄層塗覆在所述種子層上-步驟c),以及將所述第一光刻膠薄層曝光並顯影以形成負性特徵圖案-步驟d)。將金屬,通
常是銅,沈積在所述負性特徵圖案中-步驟e);並剝除所述第一光刻膠薄層-步驟f),以留下直立的特徵層。現在塗覆第二光刻膠厚層-步驟g),並在其中曝光和顯影出第二負性通孔柱圖案-步驟h)。在第二圖案中顯影出的溝槽內沈積的金屬層,通常是銅-步驟i),以製造包括不同尺寸的通孔柱的通孔層。剝除所述第二光刻膠層-步驟j),以留下包括至少兩個不同尺寸的通孔柱的通孔柱層以及直立的特徵層。移除暴露出的種子層-步驟k)。這可以例如通過將結構暴露於氫氧化銨或氯化銅的濕法蝕刻來實現。然後,在包括不同尺寸的通孔柱的通孔層上層壓介電材料-步驟l)。
介電材料一般是複合材料,其包含聚合物基體,如聚酰亞胺、環氧樹脂、雙馬來酰亞胺、三嗪及其混合物,並還可以包含陶瓷或玻璃。通常情況下,電介質作為由在含陶瓷填料的聚合物樹脂預型體中的織造玻璃纖維束構成的預浸料提供。
為了能夠進一步構建額外的層,可將所述介電材料減薄以暴露出金屬-步驟m)。所述減薄可利用機械研磨或抛光、化學抛光或化學機械抛光CMP來完成。所述減薄也使結構平坦化。然後,可以在經減薄的表面上沈積金屬種子層,如銅-步驟n),以使得額外的層能夠被構建。所述種子層通常為0.5微米到1.5微米厚。為了幫助其粘附,可以先沈積鈦、鉭、鉻、鎢或其混合物的粘附層,通常為0.04到0.1微米厚。所述種子層可利用例如濺射或化學鍍來沈積。
參照圖5,在一個變化的製造流程中,所述至少一個通孔層通過以下步驟製造:獲得包括具有經平坦化暴露的銅的底層特徵層的基板-步驟(i),並且利用種子層覆蓋所述底層特徵層-步驟(ii),所述種子層通常是銅,並且通常通過濺射或通過化學鍍進行沈積。在所述種子層上沈積金屬層-步驟(iii)。該金屬層通常是銅,並且可通過電鍍進行沈積。在所述金屬層上施加光刻膠層-步驟(iv),並且在其中曝光並顯影正性通孔柱圖案,其中兩個或更多通孔柱可具有不同的面內尺寸-步驟(v)。蝕刻掉暴露出的金屬層-步驟(vi)。銅的蝕刻可使用銅蝕刻劑如氫氧化銨或氯化銅來實施。然後,剝除光刻膠-步驟(vii),在通孔層中留下至少一個直立的組件,並且在通孔層中的所述至少一個組件上層壓介電材料-步驟(viii)。
為了能夠進一步地構建,可將介電層減薄-步驟(ix),以暴露出金屬,例如採用化學或機械抛光或研磨,或者化學機械抛光。所述減薄使得所述層平坦化。
然後,可以沈積另一金屬種子層,例如銅-步驟(x)在經減薄的表面上。
以上描述只是通過解釋性的方式提供。應該認識到本發明能夠具有許多變化方式。
已經描述了本發明的若幹實施方案。然而,應該理解的是,可以在不偏離本發明的精神實質和範圍的情況下進行各種改進。因此,其它實施方案也在所附權利要求的範圍內。
因此,本領域技術人員將會認識到,本發明不限於上文中具體圖示和描述的內容。而且,本發明的範圍由所附權利要求限定,包括上文所述的各個技術特徵的組合和子組合以及其變化和改進,本領域技術人員在閱讀前述說明後將會預見到這樣的組合、變化和改進。
在申請專利範圍中,術語“包括”及其變體例如“包含”、“含有”等是指所列舉的組件被包括在內,但一般不排除其他組件。
302‧‧‧帶狀通孔
304‧‧‧銅通孔
306‧‧‧微通孔
308‧‧‧散熱器
310‧‧‧介電材料
312‧‧‧電容器結構
314‧‧‧同軸結構
316‧‧‧環形通孔
320‧‧‧杆形通孔
322‧‧‧簡單通孔、邊緣加強件
324‧‧‧轉角加強件
Claims (19)
- 一種多層電子支撐結構,其包括在X-Y平面中延伸並且被通孔層分隔開的至少兩個特徵層,所述通孔層包括夾在兩個相鄰的特徵層之間的介電材料,所述通孔層包括在垂直於X-Y平面的Z方向上連接相鄰特徵層的多個通孔柱,其中在所述通孔層中的第一通孔柱具有不同於在所述通孔層中的第二通孔柱的X-Y平面內的尺寸。
- 如申請專利範圍第1項所述的多層電子支撐結構,其中所述第一通孔柱和所述第二通孔柱之一是非圓柱形狀的。
- 如申請專利範圍第1項所述的多層電子支撐結構,其中至少一個通孔包括種子層和在所述種子層上電鍍的金屬層。
- 如申請專利範圍第3項所述的多層電子支撐結構,其中所述種子層包括銅。
- 如申請專利範圍第4項所述的多層電子支撐結構,其中所述種子層還包括下方的粘附金屬層,所述粘附金屬層包括選自鈦、鉻、鉭和鎢中的至少一種。
- 如申請專利範圍第3項所述的多層電子支撐結構,其中所述金屬層包括銅。
- 如申請專利範圍第1項所述的多層電子支撐結構,其中第一通孔柱的X-Y平面內最小尺寸比同一通孔層中的第二通孔柱的X-Y平面內最小尺寸大至少20%。
- 如申請專利範圍第7項所述的多層電子支撐結構,其中第三通孔柱的X-Y平面內最小尺寸比第一通孔柱的X-Y平面內最小尺寸大至少20%。
- 如申請專利範圍第1項所述的多層電子支撐結構,其中至少一個通孔柱具有圓形的截面。
- 如申請專利範圍第1項所述的多層電子支撐結構,其中至少一個通孔柱具有方形的截面。
- 如申請專利範圍第1項所述的多層電子支撐結構,其中至少一個通孔在X-Y平面內是不對稱的,具有線性形狀。
- 如申請專利範圍第1項所述的多層電子支撐結構,其中至少一個通孔柱在X-Y平面內是不對稱的,其在X-Y平面內沿第一方向延伸的延伸量為沿與所述第一方向垂直的X-Y平面內的第二方向的延伸量的至少3倍。
- 如申請專利範圍第1項所述的多層電子支撐結構,其中至少一個通孔柱具有小於50微米的直徑。
- 如申請專利範圍第1項所述的多層電子支撐結構,其中至少一個通孔柱具有小於40微米的直徑。
- 如申請專利範圍第1項所述的多層電子支撐結構,其中至少一個通孔具有30微米及其以下的直徑。
- 如申請專利範圍第1項所述的多層電子支撐結構,其中所述特徵層和所述至少一個通孔層通過包括以下步驟的方法製造:a)獲得包括底層通孔層的基板,所述底層通孔層被處理以暴露出其中的銅;b)在所述底層通孔層上沈積種子層;c)在所述種子層上施加第一光刻膠層;d)曝光並顯影所述第一光刻膠層以形成負性圖案;e)在所述負性圖案中沈積金屬層;f)剝除所述第一光刻膠層以留下直立的特徵層;g)施加第二光刻膠層;h)曝光並顯影所述第二光刻膠層以產生包括通孔層的負性圖案,所述通孔層包括具有不同的面內尺寸的至少兩個通孔柱的負性圖案;i)在所述第二光刻膠層內的負性圖案中沈積金屬層;j)剝除所述第二光刻膠層;k)移除暴露的種子層;和l)在所述具有不同的面內尺寸的至少兩個通孔柱上層壓介電材料。
- 如申請專利範圍第16項所述的多層電子支撐結構,其中所述方法還包括:m)減薄所述介電材料以暴露出所述金屬。
- 如申請專利範圍第17項所述的多層電子支撐結構,其中所述方法還包括:n)在被減薄的介電材料表面上沈積金屬種子層。
- 如申請專利範圍第1項所述的多層電子支撐結構,其中所述至少一個通孔層通過包括以下步驟的方法製造:i)獲得包括底層特徵層的基板,所述底層特徵層被處理以暴露出其中的銅;ii)用種子層覆蓋所述底層特徵層;iii)在所述種子層上沈積金屬層; iv)在所述金屬層上施加光刻膠層;v)曝光得到正性通孔圖案;vi)蝕刻掉暴露出的金屬層和種子層;vii)剝除所述光刻膠,在所述通孔層內留下具有不同的面內尺寸的至少兩個組件;以及viii)在所述通孔層內的所述至少兩個組件上層壓介電材料。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/482,074 US8816218B2 (en) | 2012-05-29 | 2012-05-29 | Multilayer electronic structures with vias having different dimensions |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201404267A TW201404267A (zh) | 2014-01-16 |
TWI556700B true TWI556700B (zh) | 2016-11-01 |
Family
ID=48755654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102107888A TWI556700B (zh) | 2012-05-29 | 2013-03-06 | 具有不同尺寸通孔的多層電子結構 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8816218B2 (zh) |
JP (1) | JP2013247356A (zh) |
KR (1) | KR101385007B1 (zh) |
CN (1) | CN103208480A (zh) |
TW (1) | TWI556700B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5605414B2 (ja) * | 2012-10-17 | 2014-10-15 | Tdk株式会社 | 電子部品内蔵基板及びその製造方法 |
US10028394B2 (en) | 2012-12-17 | 2018-07-17 | Intel Corporation | Electrical interconnect formed through buildup process |
WO2018152672A1 (en) * | 2017-02-21 | 2018-08-30 | 3M Innovative Properties Company | Flexible multilayer system with stiffening features |
EP3916772A4 (en) | 2019-03-12 | 2023-04-05 | Absolics Inc. | PACKAGING SUBSTRATE AND SEMICONDUCTOR DEVICE WITH IT |
EP3916771A4 (en) | 2019-03-12 | 2023-01-11 | Absolics Inc. | PACKAGING SUBSTRATE AND EQUIPPED SEMICONDUCTOR DEVICE COMPRISING SUBSTRATE |
US11981501B2 (en) | 2019-03-12 | 2024-05-14 | Absolics Inc. | Loading cassette for substrate including glass and substrate loading method to which same is applied |
JP7087205B2 (ja) | 2019-03-29 | 2022-06-20 | アブソリックス インコーポレイテッド | 半導体用パッケージングガラス基板、半導体用パッケージング基板及び半導体装置 |
WO2021040178A1 (ko) | 2019-08-23 | 2021-03-04 | 에스케이씨 주식회사 | 패키징 기판 및 이를 포함하는 반도체 장치 |
TWI782696B (zh) * | 2021-09-06 | 2022-11-01 | 先豐通訊股份有限公司 | 具有多網路通孔的線路板及其製作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW561805B (en) * | 2001-05-16 | 2003-11-11 | Unimicron Technology Corp | Fabrication method of micro-via |
TWI249226B (en) * | 2004-11-17 | 2006-02-11 | United Microelectronics Corp | Interconnection utilizing diagonal routing |
TWI305951B (en) * | 2005-07-22 | 2009-02-01 | Megica Corp | Method for forming a double embossing structure |
US7669320B2 (en) * | 2006-04-20 | 2010-03-02 | Amitec-Advanced Multilayer Interconnect Technologies Ltd. | Coreless cavity substrates for chip packaging and their fabrication |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6713685B1 (en) * | 1998-09-10 | 2004-03-30 | Viasystems Group, Inc. | Non-circular micro-via |
JP2000286628A (ja) * | 1999-03-30 | 2000-10-13 | Kokusai Electric Co Ltd | 八木アンテナ基板及びそれを用いた無線通信機 |
JP2001007530A (ja) * | 1999-06-25 | 2001-01-12 | Matsushita Electric Ind Co Ltd | 回路基板 |
JP3822009B2 (ja) * | 1999-11-17 | 2006-09-13 | 株式会社東芝 | 自動設計方法、露光用マスクセット、半導体集積回路装置、半導体集積回路装置の製造方法、および自動設計プログラムを記録した記録媒体 |
JP2001237511A (ja) * | 2000-02-23 | 2001-08-31 | Hitachi Cable Ltd | めっきバンプ付き基板およびその製造方法 |
TW472352B (en) * | 2001-01-17 | 2002-01-11 | United Microelectronics Corp | Metal dual damascene opening process |
JP2003218199A (ja) * | 2002-01-22 | 2003-07-31 | Hitachi Ltd | 半導体装置の製造方法 |
JP4455214B2 (ja) * | 2004-08-05 | 2010-04-21 | Necエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US7088000B2 (en) * | 2004-11-10 | 2006-08-08 | International Business Machines Corporation | Method and structure to wire electronic devices |
US6946692B1 (en) * | 2004-11-16 | 2005-09-20 | United Microelectronics Corp. | Interconnection utilizing diagonal routing |
JP4611010B2 (ja) * | 2004-12-10 | 2011-01-12 | 日立ビアメカニクス株式会社 | 多層回路基板の製造方法 |
KR20060079428A (ko) | 2004-12-31 | 2006-07-06 | 삼성전자주식회사 | 칩 온 보드 패키지용 인쇄 회로 기판 및 이를 이용한 칩온 보드 패키지 |
US7602062B1 (en) * | 2005-08-10 | 2009-10-13 | Altera Corporation | Package substrate with dual material build-up layers |
IL171378A (en) | 2005-10-11 | 2010-11-30 | Dror Hurwitz | Integrated circuit support structures and the fabrication thereof |
US7631423B2 (en) * | 2006-02-13 | 2009-12-15 | Sanmina-Sci Corporation | Method and process for embedding electrically conductive elements in a dielectric layer |
US7682972B2 (en) * | 2006-06-01 | 2010-03-23 | Amitec-Advanced Multilayer Interconnect Technoloiges Ltd. | Advanced multilayer coreless support structures and method for their fabrication |
JP2008052944A (ja) * | 2006-08-22 | 2008-03-06 | Sumitomo Metal Electronics Devices Inc | 導電性ペーストおよびそれを用いた窒化アルミ焼結体およびそれを用いた半導体発光素子搭載基板 |
-
2012
- 2012-05-29 US US13/482,074 patent/US8816218B2/en active Active
- 2012-09-05 KR KR1020120098223A patent/KR101385007B1/ko active IP Right Grant
- 2012-09-27 JP JP2012213724A patent/JP2013247356A/ja active Pending
-
2013
- 2013-03-04 CN CN2013100687230A patent/CN103208480A/zh active Pending
- 2013-03-06 TW TW102107888A patent/TWI556700B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW561805B (en) * | 2001-05-16 | 2003-11-11 | Unimicron Technology Corp | Fabrication method of micro-via |
TWI249226B (en) * | 2004-11-17 | 2006-02-11 | United Microelectronics Corp | Interconnection utilizing diagonal routing |
TWI305951B (en) * | 2005-07-22 | 2009-02-01 | Megica Corp | Method for forming a double embossing structure |
US7669320B2 (en) * | 2006-04-20 | 2010-03-02 | Amitec-Advanced Multilayer Interconnect Technologies Ltd. | Coreless cavity substrates for chip packaging and their fabrication |
Also Published As
Publication number | Publication date |
---|---|
KR101385007B1 (ko) | 2014-04-15 |
CN103208480A (zh) | 2013-07-17 |
US20130319747A1 (en) | 2013-12-05 |
US8816218B2 (en) | 2014-08-26 |
JP2013247356A (ja) | 2013-12-09 |
KR20130133635A (ko) | 2013-12-09 |
TW201404267A (zh) | 2014-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI556700B (zh) | 具有不同尺寸通孔的多層電子結構 | |
US9269593B2 (en) | Multilayer electronic structure with integral stepped stacked structures | |
JP6079993B2 (ja) | 多層穴を製作するためのプロセス | |
US9049791B2 (en) | Terminations and couplings between chips and substrates | |
JP6090295B2 (ja) | 埋め込みチップを作製する方法 | |
KR101680593B1 (ko) | 내장형 칩 패키지 구조물 | |
TWI556702B (zh) | 具有在平面內方向上延伸的一體化通孔的多層電子結構 | |
JP2016111313A (ja) | 矩形配列のキャビティを備えたポリマーフレームを製作する方法 | |
JP6590179B2 (ja) | 多層複合電子構造体の側面を終端する方法 | |
TWI625994B (zh) | 具有全厚度同軸結構的多層電子結構 | |
US9312593B2 (en) | Multilayer electronic structure with novel transmission lines | |
TWI603450B (zh) | Multilayer electronic structure with improved dielectric thickness control | |
JP2014007367A (ja) | 多層電子支持構造体の層間の位置合わせ | |
KR101670666B1 (ko) | 폴리머 매트릭스를 가진 인터포저 프레임의 제조 방법 | |
JP2023518965A (ja) | 多層基板及びその製造方法 |