JP2013008836A - 窒化物半導体装置 - Google Patents
窒化物半導体装置 Download PDFInfo
- Publication number
- JP2013008836A JP2013008836A JP2011140469A JP2011140469A JP2013008836A JP 2013008836 A JP2013008836 A JP 2013008836A JP 2011140469 A JP2011140469 A JP 2011140469A JP 2011140469 A JP2011140469 A JP 2011140469A JP 2013008836 A JP2013008836 A JP 2013008836A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride semiconductor
- semiconductor device
- carbon concentration
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】リーク電流を低減でき、かつ、良好な電流コラプス特性が得られる窒化物半導体装置を提供する。
【解決手段】Si基板1上に順に積層されたチャネルGaN層5およびそのチャネルGaN層5とヘテロ界面を形成するバリアAlGaN層6を含む窒化物半導体層を備える。上記バリアAlGaN層6は、炭素濃度を5×1017/cm3以上とする。また、チャネルGaN層5は、炭素濃度を6×1016/cm3未満とし、かつ、膜厚を500nm以上とする。
【選択図】図1
【解決手段】Si基板1上に順に積層されたチャネルGaN層5およびそのチャネルGaN層5とヘテロ界面を形成するバリアAlGaN層6を含む窒化物半導体層を備える。上記バリアAlGaN層6は、炭素濃度を5×1017/cm3以上とする。また、チャネルGaN層5は、炭素濃度を6×1016/cm3未満とし、かつ、膜厚を500nm以上とする。
【選択図】図1
Description
この発明は、窒化物半導体装置に関する。
従来、窒化物半導体装置としては、GaN層とAlGaN層とのヘテロ界面で発生する2次元電子ガス(2DEG)をキャリアとして用いたものがある(例えば、特開2010−171416号公報(特許文献1)参照)。この窒化物半導体装置は、AlGaN層中の炭素濃度を高くすることによって、耐圧特性を向上すると共に、リーク電流を低減している。
ところが、上記窒化物半導体装置では、リーク電流を低減するためにAlGaN層中の炭素濃度を高くすると、低電圧動作でのオン抵抗と比べて高電圧動作でのオン抵抗が高くなってしまい、良好な電流コラプス特性を得ることができないという問題がある。
そこで、この発明の課題は、リーク電流を低減でき、かつ、良好な電流コラプス特性が得られる窒化物半導体装置を提供することにある。
上記課題を解決するため、この発明の窒化物半導体装置は、
基板上に順に積層された第1半導体層およびその第1半導体層とヘテロ界面を形成する第2半導体層を含む窒化物半導体層を備え、
上記第2半導体層は、炭素濃度が5×1017/cm3以上であり、
上記第1半導体層は、炭素濃度が6×1016/cm3未満であり、かつ、膜厚が500nm以上であることを特徴とする。
基板上に順に積層された第1半導体層およびその第1半導体層とヘテロ界面を形成する第2半導体層を含む窒化物半導体層を備え、
上記第2半導体層は、炭素濃度が5×1017/cm3以上であり、
上記第1半導体層は、炭素濃度が6×1016/cm3未満であり、かつ、膜厚が500nm以上であることを特徴とする。
上記構成によれば、基板上に順に積層された第1半導体層およびその第1半導体層とヘテロ界面を形成する第2半導体層を含む窒化物半導体層を備えた窒化物半導体装置において、第2半導体層中の炭素濃度を5×1017/cm3以上とすることによって、リーク電流を抑えつつ、第1半導体層中の炭素濃度を6×1016/cm3未満とし、その第1半導体層の膜厚を500nm以上とすることによって、電流コラプスを抑制することができる。したがって、リーク電流を低減でき、かつ、良好な電流コラプス特性が得られる窒化物半導体装置を実現できる。
ここで、「電流コラプス」とは、低電圧動作でのトランジスタのオン抵抗と比べて高電圧動作でのトランジスタのオン抵抗が高くなってしまう現象である。
また、一実施形態の窒化物半導体装置では、
上記第2半導体層は、炭素濃度が5×1017/cm3以上かつ8×1017/cm3以下である。
上記第2半導体層は、炭素濃度が5×1017/cm3以上かつ8×1017/cm3以下である。
上記実施形態によれば、第2半導体層中の炭素濃度を5×1017/cm3以上かつ8×1017/cm3以下とすることによって、リーク電流を抑えつつ、電流コラプスをより効果的に抑制できる。
また、一実施形態の窒化物半導体装置では、
上記第1半導体層と上記第2半導体層との間に形成されたヘテロ改善層を備えた。
上記第1半導体層と上記第2半導体層との間に形成されたヘテロ改善層を備えた。
上記実施形態によれば、第1半導体層と第2半導体層との間にヘテロ改善層を形成することによって、第1半導体層と第2半導体層とのヘテロ界面に生じる2次元電子ガスのキャリア濃度を大きくでき、電気的特性を向上できる。
また、一実施形態の窒化物半導体装置では、
上記第2半導体層上に形成されたキャップ層と、
上記キャップ層上に形成されたソース電極とドレイン電極およびゲート電極と
を備えた。
上記第2半導体層上に形成されたキャップ層と、
上記キャップ層上に形成されたソース電極とドレイン電極およびゲート電極と
を備えた。
上記実施形態によれば、第2半導体層上にキャップ層を形成することによって、窒化物半導体層の窒素抜けをキャップ層により防いで、窒化物半導体層の窒素抜けによって生じる移動度の低下を抑制できる。
また、一実施形態の窒化物半導体装置では、
上記第1半導体層は、GaN層であり、
上記第2半導体層は、AlGaN層である。
上記第1半導体層は、GaN層であり、
上記第2半導体層は、AlGaN層である。
上記実施形態によれば、GaN層とAlGaN層とでヘテロ界面を形成することによって、ヘテロ界面に2次元電子ガスが容易に発生するので、ヘテロ接合電界効果トランジスタとして機能する窒化物半導体装置を実現できる。
以上より明らかなように、この発明の窒化物半導体装置によれば、リーク電流を低減でき、かつ、良好な電流コラプス特性が得られる窒化物半導体装置を実現することができる。
以下、この発明の窒化物半導体装置を図示の実施の形態により詳細に説明する。
〔第1実施形態〕
図1はこの発明の第1実施形態の窒化物半導体装置の断面図を示している。この窒化物半導体装置はGaN系HFET(Hetero-junction Field Effect Transistor;ヘテロ接合電界効果トランジスタ)である。
図1はこの発明の第1実施形態の窒化物半導体装置の断面図を示している。この窒化物半導体装置はGaN系HFET(Hetero-junction Field Effect Transistor;ヘテロ接合電界効果トランジスタ)である。
この実施の形態の窒化物半導体装置は、図1に示すように、Si基板1上に、AlN層2と、超格子層3と、カーボンドープ層4と、第1半導体層の一例としてのチャネルGaN層5と、第2半導体層の一例としてのバリアAlGaN層6とが順に形成された窒化物半導体層を備えている。上記AlN層2と超格子層3とカーボンドープ層4でバッファ層20を構成している。
上記バリアAlGaN層6上にソース電極7とドレイン電極8を所定の間隔をあけて形成している。このソース電極7とドレイン電極8はオーミック電極である。また、バリアAlGaN層6上かつソース電極7とドレイン電極8との間にゲート電極9を形成している。このゲート電極9はショットキー電極である。ソース電極7とドレイン電極8は、Hf/Al/Hf/AuやTi/Al/TiNなどからなる。また、ゲート電極9は、WN/W/Auなどからなる。
上記バリアAlGaN層6上かつソース電極7とドレイン電極8とゲート電極9を除く領域にSiNからなる絶縁膜10を形成している。
ここで、上記バッファ層20の膜厚は、3μm以上7μm以下とし、バリアAlGaN層6の膜厚は、30nmとしている。また、バリアAlGaN層6中の炭素濃度を5×1017/cm3以上かつ8×1017/cm3以下とし、チャネルGaN層5中の炭素濃度を6×1016/cm3未満とし、チャネルGaN層5の膜厚を500nm以上としている。
上記構成の窒化物半導体装置において、チャネルGaN層5とバリアAlGaN層6との界面に形成された2次元電子ガス(2DEG)が発生してチャネル層が形成される。このチャネル層をゲート電極9に電圧を印加することにより制御して、ソース電極7とドレイン電極8とゲート電極9を有するHFETをオンオフさせる。このHFETは、ゲート電極9に負電圧が印加されているときにゲート電極9下のチャネルGaN層5に空乏層が形成されてオフ状態となる一方、ゲート電極9の電圧がゼロのときにゲート電極9下のチャネルGaN層5に空乏層がなくなってオン状態となるノーマリーオンタイプのトランジスタである。
次に、この実施の形態の窒化物半導体装置の製造方法について説明する。
Si基板1を10%HF(フッ酸)溶液で洗浄した後、MOCVD(Metal Organic Chemical Vapor Deposition:有機金属気相成長)装置に導入する。Si基板1は、流量が10slm(Standard Liter per Minute:L/min)の水素雰囲気中で基板温度1100℃に加熱されて表面のクリーニングが行われる。
そして、Si基板1の上に、バッファ層20とチャネルGaN層5とバリアAlGaN層6を順に積層する。
このとき、AlN層2は、成長圧力を13.3kPaとし、基板温度を1100℃で成膜した。ここで、AlN層2であるAlNの原料として、流量を100μmol/minとしたTMA(トリメチルアルミニウム)と、流量を12.5slmとしたNH3(アンモニア)とを供給した。
また、超格子層3は、AlN層2と同様にして、成長圧力を13.3kPaとし、基板温度を1100℃で成膜した。超格子層3を形成するときは、供給する原料を交互に切り替えて、AlNとAl0.1Ga0.9Nとを積層する。Al0.1Ga0.9Nの原料として、流量を80μmol/minとしたTMAと、流量を720μmol/minとしたTMG(トリメチルガリウム)と、流量を12.5slmとしたNH3とを供給する。なお、超格子層3のAlNの原料は、AlN層2と同様にして供給した。
また、カーボンドープ層4は、AlN層2と同様にして、成長圧力を13.3kPaとし、基板温度を1100℃で成膜した。ここで、カーボンドープ層4であるGaNの原料として、流量を720μmol/minとしたTMGと、流量を12.5slmとしたNH3とを供給する。なお、カーボンドープ層4には、TMGに含まれる炭素が自動的にドーピングされ、成長圧力やTMGの流量を変更することにより炭素濃度を調整する。
また、チャネルGaN層5は、成長圧力を100kPaとし、基板温度を1100℃で成膜した。ここで、チャネルGaN層5であるGaNの原料として、流量を100μmol/minとしたTMGと、流量を12.5slmとしたNH3とを供給する。なお、チャネルGaN層5には、カーボンドープ層4と同様に、TMGに含まれる炭素が自動的にドーピングされる。また、TMGの流量を下げることで、チャネルGaN層5中の炭素濃度を下げることができる。
また、バリアAlGaN層6は、AlN層2と同様にして、成長圧力を13.3kPaとし、基板温度を1100℃で成膜する。ここで、バリアAlGaN層6であるAl0.17Ga0.83Nの原料として、流量を8μmol/minとしたTMAと、流量を50μmol/minとしたTMGと、流量を12.5slmとしたNH3とを供給する。なお、バリアAlGaN層6には、TMGに含まれる炭素が自動的にドーピングされ、TMGの流量を上げることで、バリアAlGaN層6中の炭素濃度を上げることができる。
次に、ソース電極7とドレイン電極8とゲート電極9を形成する。このソース電極7とドレイン電極8とゲート電極9の製造方法は、特に限定されず、例えば蒸着等の公知の方法を使用する。このソース電極7とドレイン電極8との間隔は、電界効果トランジスタの所望する性能に応じて調整する。また、ソース電極7とドレイン電極8を形成した後、窒素雰囲気中で800℃の熱処理を1分間施すことによって、バリアAlGaN層6とソース電極7とのオーミック接触およびバリアAlGaN層6とドレイン電極8とのオーミック接触が得られる。
次に、バリアAlGaN層6上に、プラズマCVD等の公知の方法でSiNからなる絶縁膜10を形成する。なお、ソース電極7、ドレイン電極8、ゲート電極9および絶縁膜10を形成する順番は、特に限定されず、絶縁膜10を先に形成してもよい。
図2は上記窒化物半導体装置のバリアAlGaN層6中の炭素濃度とコラプス値との関係を示し、図3は上記窒化物半導体装置のバリアAlGaN層6中の炭素濃度とリーク電流との関係を示している。ここでは、チャネルGaN層5中の炭素濃度を6×1016/cm3とし、チャネルGaN層5の膜厚を100nmとし、バリアAlGaN層6の炭素濃度が異なる複数のサンプルを用意した。
そして、サンプル毎に、ソース電極7とドレイン電極8との間に1Vの電圧を印加したときのオン抵抗と、ゲート電極9に負電圧が加えられたオフ状態のときにソース電極7とドレイン電極8との間に400Vの電圧を印加した後、ゲート電極9の電圧をゼロとしてオン状態のときにソース電極7とドレイン電極8との間に1Vの電圧を印加した状態において、オフ状態からオン状態に切り替わってから5マイクロ秒後のオン抵抗との比で表されるコラプス値を測定した。なお、オン抵抗は、素子のサイズ(例えば、ソース電極7とドレイン電極8との間の距離、電極の面積)によって規定される。
図2から明らかなように、バリアAlGaN層6中の炭素濃度が8×1017/cm3を越えると、コラプス値が急激に増大するのに対して、バリアAlGaN層6中の炭素濃度が8×1017/cm3以下では、コラプス値が5以下となり、バリアAlGaN層6中の炭素濃度が低くなるほどコラプス値が小さくなっている。
一方、図3から明らかなように、バリアAlGaN層6中の炭素濃度が5×1017/cm3未満になると、リーク電流が急激に増大するのに対して、バリアAlGaN層6中の炭素濃度が5×1017/cm3以上では、リーク電流が2.E−05[A](2×10−5[A])未満となり、バリアAlGaN層6中の炭素濃度が高くなるほどリーク電流が小さくなっている。
また、図4は上記窒化物半導体装置のチャネルGaN層5の膜厚とコラプス値との関係を示している。ここでは、バリアAlGaN層6中の炭素濃度を8×1017/cm3、チャネルGaN層5中の炭素濃度を6×1016/cm3とし、チャネルGaN層5の膜厚の異なる複数のサンプルを用意した。
そして、サンプル毎に、ソース電極7とドレイン電極8との間に1Vの電圧を印加したときのオン抵抗と、ゲート電極9に負電圧が加えられたオフ状態のときにソース電極7とドレイン電極8との間に400Vの電圧を印加した後、ゲート電極9の電圧をゼロとしてオン状態のときにソース電極7とドレイン電極8との間に1Vの電圧を印加した状態において、オフ状態からオン状態に切り替わってから5マイクロ秒後のオン抵抗との比で表されるコラプス値を測定した。
図4から明らかなように、チャネルGaN層5の膜厚を500nm以上とすることによって、コラプス値を1.5以下にすることが可能となり、膜厚が厚くなるほどコラプス値が小さくなっている。このコラプス値が1.5以下であれば、窒化物半導体装置の性能を低下させることはない。
また、図5は上記窒化物半導体装置のチャネルGaN層5中の炭素濃度とコラプス値との関係を示している。ここで、膜厚が100nm、200nm、500nm、800nm、1450nmのチャネルGaN層5について、それぞれ炭素濃度が異なる複数のサンプルを用意した(ただし、膜厚が100nmのサンプルは1つのみ)。
そして、サンプル毎に、ソース電極7とドレイン電極8との間に1Vの電圧を印加したときのオン抵抗と、ゲート電極9に負電圧が加えられたオフ状態のときにソース電極7とドレイン電極8との間に400Vの電圧を印加した後、ゲート電極9の電圧をゼロとしてオン状態のときにソース電極7とドレイン電極8との間に1Vの電圧を印加した状態において、オフ状態からオン状態に切り替わってから5マイクロ秒後のオン抵抗との比で表されるコラプス値を測定した。
図5に示すように、チャネルGaN層5の膜厚が500nm以下で、かつ、チャネルGaN層5中の炭素濃度が6×1016/cm3以下のとき、コラプス値が1.5以下となり、チャネルGaN層5中の炭素濃度が低くなるほど、コラプス値は小さくなる。
上記構成の窒化物半導体装置によれば、バリアAlGaN層6中の炭素濃度を5×1017/cm3以上とすることによって、リーク電流を抑えると共に、チャネルGaN層5中の炭素濃度を6×1016/cm3未満とし、そのチャネルGaN層5の膜厚を500nm以上とすることによって、電流コラプスを抑制することができる。したがって、リーク電流を低減でき、かつ、良好な電流コラプス特性が得られる窒化物半導体装置を実現することができる。
また、バリアAlGaN層6中の炭素濃度を5×1017/cm3以上かつ8×1017/cm3以下とすることによって、リーク電流を抑えつつ、電流コラプスをより効果的に抑制することができる。
また、チャネルGaN層5とバリアAlGaN層6とでヘテロ界面を形成することによって、ヘテロ界面に2次元電子ガスが容易に発生するので、ヘテロ接合電界効果トランジスタとして機能する窒化物半導体装置を実現できる。
〔第2実施形態〕
図6はこの発明の第2実施形態の窒化物半導体装置の断面図を示している。この第2実施形態の窒化物半導体装置は、ヘテロ改善層30を除いて第1実施形態の窒化物半導体装置と同一の構成をしており、同一構成部には同一参照番号を付して説明を省略する。
図6はこの発明の第2実施形態の窒化物半導体装置の断面図を示している。この第2実施形態の窒化物半導体装置は、ヘテロ改善層30を除いて第1実施形態の窒化物半導体装置と同一の構成をしており、同一構成部には同一参照番号を付して説明を省略する。
この第2実施形態の窒化物半導体装置は、図6に示すように、チャネルGaN層5とバリアAlGaN層6との間に、AlNからなるヘテロ改善層30を形成している。このヘテロ改善層30を形成するAlNのエネルギーバンドギャップは6.2eVという極めて大きなバンドギャップを有しているので、膜厚が厚くなり過ぎるとヘテロ接合として機能しなくなる。このため、チャネルGaN層5とバリアAlGaN層6との界面急峻性を維持しつつ、トンネル効果によって十分なキャリア輸送ができる厚さにしている。このため、ヘテロ改善層30の膜厚は、1分子層〜4分子層にすることが好ましい。
上記第2実施形態の窒化物半導体装置は、第1実施形態の窒化物半導体装置と同様の効果を有する。
また、上記窒化物半導体装置は、チャネルGaN層5とバリアAlGaN層6との間にヘテロ改善層30を形成することによって、チャネルGaN層5とバリアAlGaN層6との界面急峻性が改善されるので、ヘテロ界面に生じる2次元電子ガスのキャリア濃度を大きくでき、電気的特性を向上できる。
また、チャネルGaN層5とバリアAlGaN層6との間にヘテロ改善層30を介在させることによって、リーク電流を低減することが可能になる。例えば、ヘテロ改善層30の膜厚を10Å〜30Åにすると、リーク電流が低減した。
〔第3実施形態〕
図7はこの発明の第3実施形態の窒化物半導体装置の断面図を示している。この第3実施形態の窒化物半導体装置は、キャップ層40を除いて第2実施形態の窒化物半導体装置と同一の構成をしており、同一構成部には同一参照番号を付して説明を省略する。
図7はこの発明の第3実施形態の窒化物半導体装置の断面図を示している。この第3実施形態の窒化物半導体装置は、キャップ層40を除いて第2実施形態の窒化物半導体装置と同一の構成をしており、同一構成部には同一参照番号を付して説明を省略する。
この第3実施形態の窒化物半導体装置は、図6に示すように、バリアAlGaN層6上にノンドープGaNからなるキャップ層40を形成している。そして、そのキャップ層40上にソース電極7とドレイン電極89およびゲート電極89を形成している。
上記第3実施形態の窒化物半導体装置は、第2実施形態の窒化物半導体装置と同様の効果を有する。
また、上記窒化物半導体装置は、バリアAlGaN層6上にキャップ層40を形成することによって、窒化物半導体層(チャネルGaN層5,バリアAlGaN層6)の窒素抜けをキャップ層40により防いで、窒化物半導体層の窒素抜けによって生じる移動度の低下を抑制することができる。
上記第1〜第3実施形態では、Si基板を用いた窒化物半導体装置について説明したが、Si基板に限らず、サファイヤ基板やSiC基板を用いてもよく、サファイヤ基板やSiC基板上に窒化物半導体層を成長させてもよいし、GaN基板にAlGaN層を成長させる等のように、窒化物半導体からなる基板上に窒化物半導体層を成長させてもよい。また、基板と窒化物半導体層との間にバッファ層はなくともよい。
また、上記第1〜第3実施形態では、ノーマリーオンタイプのHFETについて説明したが、ノーマリーオフタイプの窒化物半導体装置にこの発明を適用してもよい。また、ゲート電極がショットキー電極の窒化物半導体装置に限らず、絶縁ゲート構造の電界効果トランジスタにこの発明を適用してもよい。
また、この発明の窒化物半導体装置は、2DEGを利用するHFETに限らず、他の構成の電界効果トランジスタであっても同様の効果が得られる。
また、この発明の窒化物半導体装置の窒化物半導体は、AlxInyGa1−x−yN(x≦0、y≦0、0≦x+y≦1)で表されるものであればよい。
この発明の具体的な実施の形態について説明したが、この発明は上記第1〜第3実施形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。
1…Si基板
2…AlN層
3…超格子層
4…カーボンドープ層
5…チャネルGaN層
6…バリアAlGaN層
7…ソース電極
8…ドレイン電極
9…ゲート電極
10…絶縁膜
20…バッファ層
30…ヘテロ改善層
40…キャップ層
2…AlN層
3…超格子層
4…カーボンドープ層
5…チャネルGaN層
6…バリアAlGaN層
7…ソース電極
8…ドレイン電極
9…ゲート電極
10…絶縁膜
20…バッファ層
30…ヘテロ改善層
40…キャップ層
Claims (5)
- 基板上に順に積層された第1半導体層およびその第1半導体層とヘテロ界面を形成する第2半導体層を含む窒化物半導体層を備え、
上記第2半導体層は、炭素濃度が5×1017/cm3以上であり、
上記第1半導体層は、炭素濃度が6×1016/cm3未満であり、かつ、膜厚が500nm以上であることを特徴とする窒化物半導体装置。 - 請求項1に記載の窒化物半導体装置において、
上記第2半導体層は、炭素濃度が5×1017/cm3以上かつ8×1017/cm3以下であることを特徴とする窒化物半導体装置。 - 請求項1または2に記載の窒化物半導体装置において、
上記第1半導体層と上記第2半導体層との間に形成されたヘテロ改善層を備えたことを特徴とする窒化物半導体装置。 - 請求項1から3までのいずれか1つに記載の窒化物半導体装置において、
上記第2半導体層上に形成されたキャップ層と、
上記キャップ層上に形成されたソース電極とドレイン電極およびゲート電極と
を備えたことを特徴とする窒化物半導体装置。 - 請求項1から4までのいずれか1つに記載の窒化物半導体装置において、
上記第1半導体層は、GaN層であり、
上記第2半導体層は、AlGaN層であることを特徴とする窒化物半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011140469A JP2013008836A (ja) | 2011-06-24 | 2011-06-24 | 窒化物半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011140469A JP2013008836A (ja) | 2011-06-24 | 2011-06-24 | 窒化物半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013008836A true JP2013008836A (ja) | 2013-01-10 |
Family
ID=47675936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011140469A Pending JP2013008836A (ja) | 2011-06-24 | 2011-06-24 | 窒化物半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013008836A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015029578A1 (ja) * | 2013-08-27 | 2015-03-05 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
JP2015177152A (ja) * | 2014-03-18 | 2015-10-05 | 株式会社サイオクス | 窒化物半導体積層物および半導体装置 |
JP2016167554A (ja) * | 2015-03-10 | 2016-09-15 | 住友電気工業株式会社 | 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法 |
US9859413B2 (en) | 2014-07-11 | 2018-01-02 | Panasonic Intellectual Property Management Co., Ltd. | Nitride semiconductor device and method of manufacturing the same |
JP2018200934A (ja) * | 2017-05-26 | 2018-12-20 | 株式会社サイオクス | 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法および半導体装置の製造方法 |
US10388742B2 (en) | 2016-07-22 | 2019-08-20 | Kabushiki Kaisha Toshiba | Semiconductor device, power circuit, and computer |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006332367A (ja) * | 2005-05-26 | 2006-12-07 | Sumitomo Electric Ind Ltd | 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびiii族窒化物系トランジスタを作製する方法 |
JP2010171416A (ja) * | 2008-12-26 | 2010-08-05 | Furukawa Electric Co Ltd:The | 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法 |
JP2011035065A (ja) * | 2009-07-30 | 2011-02-17 | Hitachi Cable Ltd | 半導体装置 |
JP2011091075A (ja) * | 2009-10-20 | 2011-05-06 | Mitsubishi Electric Corp | へテロ接合電界効果トランジスタとその製造方法 |
WO2011055543A1 (ja) * | 2009-11-04 | 2011-05-12 | Dowaエレクトロニクス株式会社 | Iii族窒化物エピタキシャル積層基板 |
-
2011
- 2011-06-24 JP JP2011140469A patent/JP2013008836A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006332367A (ja) * | 2005-05-26 | 2006-12-07 | Sumitomo Electric Ind Ltd | 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびiii族窒化物系トランジスタを作製する方法 |
JP2010171416A (ja) * | 2008-12-26 | 2010-08-05 | Furukawa Electric Co Ltd:The | 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法 |
JP2011035065A (ja) * | 2009-07-30 | 2011-02-17 | Hitachi Cable Ltd | 半導体装置 |
JP2011091075A (ja) * | 2009-10-20 | 2011-05-06 | Mitsubishi Electric Corp | へテロ接合電界効果トランジスタとその製造方法 |
WO2011055543A1 (ja) * | 2009-11-04 | 2011-05-12 | Dowaエレクトロニクス株式会社 | Iii族窒化物エピタキシャル積層基板 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015029578A1 (ja) * | 2013-08-27 | 2015-03-05 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
JP2015177152A (ja) * | 2014-03-18 | 2015-10-05 | 株式会社サイオクス | 窒化物半導体積層物および半導体装置 |
US9859413B2 (en) | 2014-07-11 | 2018-01-02 | Panasonic Intellectual Property Management Co., Ltd. | Nitride semiconductor device and method of manufacturing the same |
JP2016167554A (ja) * | 2015-03-10 | 2016-09-15 | 住友電気工業株式会社 | 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法 |
US10388742B2 (en) | 2016-07-22 | 2019-08-20 | Kabushiki Kaisha Toshiba | Semiconductor device, power circuit, and computer |
US11101355B2 (en) | 2016-07-22 | 2021-08-24 | Kabushiki Kaisha Toshiba | Semiconductor device, power circuit, and computer |
JP2018200934A (ja) * | 2017-05-26 | 2018-12-20 | 株式会社サイオクス | 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法および半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5634681B2 (ja) | 半導体素子 | |
TWI462293B (zh) | 增強型電晶體及其形成方法 | |
US9184258B2 (en) | GaN based semiconductor device and method of manufacturing the same | |
US20210028016A1 (en) | Semiconductor structure having sets of iii-v compound layers and method of forming | |
JP5810293B2 (ja) | 窒化物半導体装置 | |
JP5566670B2 (ja) | GaN系電界効果トランジスタ | |
JP6444789B2 (ja) | 半導体装置及びその製造方法 | |
US10784361B2 (en) | Semiconductor device and method for manufacturing the same | |
WO2012157371A1 (ja) | 半導体装置 | |
JP2017059671A (ja) | 高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法 | |
JP2008010526A (ja) | 窒化物半導体装置及びその製造方法 | |
JP2013004924A (ja) | 半導体装置 | |
JP2013074045A (ja) | 半導体装置 | |
JP2008147311A (ja) | 電界効果トランジスタおよびその製造方法 | |
JP2013008836A (ja) | 窒化物半導体装置 | |
JP2006286698A (ja) | 電子デバイス及び電力変換装置 | |
CN107706238B (zh) | Hemt器件及其制造方法 | |
KR20140112272A (ko) | 고전자 이동도 트랜지스터 및 그 제조방법 | |
JP2007123824A (ja) | Iii族窒化物系化合物半導体を用いた電子装置 | |
JP5605353B2 (ja) | Mis型半導体装置およびその製造方法 | |
JP6152700B2 (ja) | 半導体装置の製造方法 | |
US9437725B2 (en) | Semiconductor device and semiconductor substrate | |
CN110663105B (zh) | 半导体装置的制造方法 | |
JP2014110320A (ja) | ヘテロ接合電界効果トランジスタ及びその製造方法 | |
JP2018101755A (ja) | ヘテロ接合電界効果型トランジスタおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140319 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150203 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150602 |