WO2012157371A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2012157371A1
WO2012157371A1 PCT/JP2012/059648 JP2012059648W WO2012157371A1 WO 2012157371 A1 WO2012157371 A1 WO 2012157371A1 JP 2012059648 W JP2012059648 W JP 2012059648W WO 2012157371 A1 WO2012157371 A1 WO 2012157371A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor device
channel layer
buffer layer
substrate
Prior art date
Application number
PCT/JP2012/059648
Other languages
English (en)
French (fr)
Inventor
信明 寺口
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Publication of WO2012157371A1 publication Critical patent/WO2012157371A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material

Definitions

  • the present invention relates to a semiconductor device having a heterostructure.
  • nitride semiconductors have excellent physical constants, and therefore, it is considered that excellent characteristics can be obtained even when applied to transistors.
  • Various studies have been made on transistors using nitride semiconductors, but there are problems to be solved for practical use.
  • a nitride semiconductor is doped with carbon (for example, see Patent Document 2).
  • the above-described transistor using a nitride semiconductor has a high withstand voltage, and is therefore considered to be applied to a switching power supply circuit.
  • the transistor is required to have a high DC withstand voltage. Specifically, it is desirable to improve the DC withstand voltage of the transistor to about 600V.
  • the characteristics of the transistor are determined by a plurality of factors, there is a possibility that current collapse may occur even if the DC breakdown voltage is improved by carbon doping.
  • a short-circuit withstand capability can be further mentioned.
  • a transistor when a load is short-circuited and high power is applied when the transistor is in an on state, the element is not destroyed if the time during which high power is applied is extremely short.
  • the short-circuit withstand capability described above is the time from the application of high power to the destruction of the device, and decreases as the voltage applied between the source electrode and the drain electrode increases.
  • the voltage applied between the source electrode and the drain electrode at this time is referred to as an on-state breakdown voltage.
  • the present invention has been made to solve the above problems, and by defining the carbon concentration and film thickness of the channel layer, a semiconductor that operates as a transistor that does not cause a short-circuit breakdown even when a high voltage is applied.
  • An object is to provide an apparatus.
  • a semiconductor device includes a buffer layer formed on a substrate, a channel layer formed on the buffer layer, and formed on the channel layer, and forms a heterojunction with the channel layer.
  • the buffer layer and the channel layer are formed of a nitride semiconductor, and the channel layer has a thickness of 1 ⁇ m to 2 ⁇ m and a carbon concentration of 5 ⁇ . It is characterized by being 10 16 cm ⁇ 3 or less.
  • the semiconductor device can be operated as a transistor that does not cause a short-circuit breakdown even when a high voltage is applied. That is, the on-state breakdown voltage can be improved by setting the thickness of the channel layer to 1 ⁇ m or more. Further, by setting the thickness of the channel layer to 2 ⁇ m or less, it is possible to suppress the lateral leakage current flowing through the channel layer. By reducing the carbon concentration of the channel layer to 5 ⁇ 10 16 cm ⁇ 3 or less and reducing impurities present in the current conducting portion, the occurrence of current collapse can be suppressed and the on-resistance can be reduced.
  • the buffer layer preferably has a film thickness of 3 ⁇ m or more and 7 ⁇ m or less, and a carbon concentration of 3.4 ⁇ 10 18 cm ⁇ 3 or more and 1 ⁇ 10 20 cm ⁇ 3 or less. .
  • the thickness and carbon concentration of the buffer layer it is possible to realize a semiconductor device having a high DC withstand voltage by defining the thickness and carbon concentration of the buffer layer.
  • the carbon concentration of the buffer layer is 3.4 ⁇ 10 18 cm ⁇ 3 or more, the dielectric breakdown electric field of the buffer layer is increased, and the DC breakdown voltage of the semiconductor device can be improved.
  • increasing the carbon concentration of the buffer layer deteriorates the crystallinity of the buffer layer and increases dislocations, so the carbon concentration of the buffer layer is desirably 1 ⁇ 10 20 cm ⁇ 3 or less.
  • the thickness of the buffer layer by setting the thickness of the buffer layer to 3 ⁇ m or more, the DC breakdown voltage of the semiconductor device can be improved. Note that, when the film thickness is increased, warpage or cracks of the substrate are generated, and therefore, the film thickness of the buffer layer is desirably 7 ⁇ m or less.
  • the buffer layer has a threading dislocation density of 1 ⁇ 10 4 cm ⁇ 3 or more and 1 ⁇ 10 6 cm ⁇ 2 or less.
  • the threading dislocation density of the buffer layer is preferably 1 ⁇ 10 4 cm ⁇ 2 or more.
  • the channel layer may be formed of gallium nitride
  • the barrier layer may be formed of aluminum gallium nitride
  • the two-dimensional electron gas layer can be easily formed in the channel layer, and the semiconductor device can be configured as a high electron mobility transistor.
  • the buffer layer may be formed of gallium nitride.
  • gallium nitride has a high dielectric breakdown voltage and excellent heat resistance, an electronic device having a high withstand voltage and a large current capacity can be provided.
  • the buffer layer is formed of gallium nitride, and the carbon doped layer in contact with the channel layer, the layer formed of aluminum nitride, and the layer formed of aluminum gallium nitride are alternately arranged. And a superlattice layer stacked on each other.
  • a nitride semiconductor having an appropriate band structure can be stacked regardless of the material of the substrate by applying the superlattice structure.
  • the substrate is preferably made of silicon, sapphire, silicon carbide, gallium nitride, or zirconium boride.
  • the buffer layer formed of the nitride semiconductor can be crystal-grown on the substrate.
  • a substrate having a large diameter can be obtained at low cost.
  • sapphire, silicon carbide, or gallium nitride is used, the crystallinity of the nitride semiconductor can be improved.
  • silicon and zirconium boride have high conductivity, the substrate can be used as an electrode.
  • the semiconductor device can be operated as a transistor that does not cause a short-circuit breakdown even when a high voltage is applied. That is, the breakdown voltage of the channel layer can be improved by setting the thickness of the channel layer to 1 ⁇ m or more. Further, in order to suppress the lateral leakage current flowing through the channel layer, it is desirable that the thickness of the channel layer be 2 ⁇ m or less. By reducing the carbon concentration of the channel layer to 5 ⁇ 10 16 cm ⁇ 3 or less and reducing impurities present in the current conducting portion, the occurrence of current collapse can be suppressed and the on-resistance can be reduced.
  • FIG. 1 is a schematic cross-sectional view of a semiconductor device according to a first embodiment of the present invention. It is a schematic sectional drawing of the semiconductor device which concerns on Embodiment 2 of this invention. It is a characteristic view which shows the relationship between the film thickness of the channel layer of this embodiment, and an ON state breakdown voltage.
  • FIG. 4 is a characteristic chart showing specific numerical values of the graph of FIG. 3. It is a characteristic view which shows the relationship between the carbon concentration of a channel layer of this embodiment, and ON resistance. 6 is a characteristic chart showing specific numerical values of the graph of FIG. It is a characteristic view which shows the relationship between the film thickness of the channel layer of this embodiment, and a lateral leak current.
  • FIG. 1 is a schematic cross-sectional view of a semiconductor device according to Embodiment 1 of the present invention.
  • hatching is abbreviate
  • the semiconductor device 1 includes a buffer layer 21 formed on a substrate 10 (silicon substrate 10a), a channel layer 22 formed on the buffer layer 21, and a channel layer 22
  • the barrier layer 23 is formed on the channel layer 22 and forms a heterojunction.
  • the buffer layer 21 and the channel layer 22 are formed of a nitride semiconductor.
  • the channel layer 22 has a thickness of 1 ⁇ m to 2 ⁇ m and a carbon concentration of 5 ⁇ 10 16 cm ⁇ 3 or less. Details of the channel layer 22 will be described later.
  • the semiconductor device 1 having this configuration can be operated as a transistor that does not cause a short-circuit breakdown even when a high voltage is applied. That is, the on-state breakdown voltage can be improved by setting the thickness of the channel layer 22 to 1 ⁇ m or more. Further, by setting the film thickness of the channel layer 22 to 2 ⁇ m or less, it is possible to suppress the lateral leakage current flowing through the channel layer 22. Further, by setting the carbon concentration of the channel layer 22 to 5 ⁇ 10 16 cm ⁇ 3 or less, impurities existing in the current conducting portion can be reduced, and as a result, the occurrence of current collapse is suppressed and the on-resistance is reduced. Can be reduced.
  • the buffer layer 21 preferably has a film thickness of 3 ⁇ m to 7 ⁇ m and a carbon concentration of 3.4 ⁇ 10 18 cm ⁇ 3 to 1 ⁇ 10 20 cm ⁇ 3 . Details of the buffer layer 21 will be described later.
  • the semiconductor device 1 having a high DC withstand voltage can be realized. That is, by setting the carbon concentration of the buffer layer 21 to 3.4 ⁇ 10 18 cm ⁇ 3 or more, the dielectric breakdown electric field of the buffer layer 21 is increased, and the DC breakdown voltage of the semiconductor device can be improved. Note that, when the carbon concentration of the buffer layer 21 is increased, the crystallinity of the buffer layer 21 is deteriorated and dislocations are increased.
  • the carbon concentration of the buffer layer 21 is preferably set to 1 ⁇ 10 20 cm ⁇ 3 or less.
  • the thickness of the buffer layer 21 is desirably 7 ⁇ m or less.
  • the buffer layer 21, the channel layer 22, and the barrier layer 23 are stacked on the substrate 10.
  • the source electrode 31, the drain electrode 32, and Gate electrodes 33 are formed apart from each other.
  • a passivation film 34 that protects the surface of the barrier layer 23 is provided on the surface of the barrier layer 23. Note that the passivation film 34 is not formed in a portion where the source electrode 31, the drain electrode 32, and the gate electrode 33 are disposed.
  • the substrate 10 is a silicon substrate 10a formed of silicon (Si).
  • the first embodiment is not limited to this, and the substrate 10 is made of sapphire (Al 2 O 3 ), silicon carbide (SiC), gallium nitride (GaN), or zirconium boride (ZrB 2 ). Also good.
  • the buffer layer 21 formed of a nitride semiconductor can be crystal-grown on the substrate 10.
  • a substrate having a large diameter can be obtained at low cost.
  • sapphire, silicon carbide, or gallium nitride is used, the crystallinity of the nitride semiconductor can be improved.
  • Silicon and zirconium boride are suitable for flowing current through the substrate 10 because they have high conductivity.
  • the thickness of the buffer layer 21 is the sum of the thicknesses of the seed layer 21a, the superlattice layer 21b, and the carbon doped layer 21c, and is about 3.4 ⁇ m.
  • the dislocation density of the buffer layer 21 is a screw dislocation density of 2 ⁇ 10 9 cm ⁇ 2 and an edge dislocation density of 5 ⁇ 10 9 cm ⁇ 2. The total dislocation density and edge dislocation density were 7 ⁇ 10 9 cm ⁇ 2 .
  • the dislocation density can be measured by X-ray diffraction or the like.
  • the seed layer 21a is formed of aluminum nitride (AlN) and has a thickness of 0.1 ⁇ m.
  • Superlattice layer 21b is formed of aluminum nitride, a first layer having a thickness of 3 nm, is formed of aluminum gallium nitride (Al 0.1 Ga 0.9 N), and a second layer thickness of 20 nm, stacked alternately It is a structured.
  • the superlattice layer 21b includes the first layer and the second layer laminated 120 times each, and the total thickness of the first layer and the second layer is about 2.8 ⁇ m. .
  • the carbon doped layer 21c is made of gallium nitride, has a thickness of 0.5 ⁇ m, and has a carbon (C) concentration of 1 ⁇ 10 19 cm ⁇ 3 .
  • the buffer layer 21 is formed of gallium nitride and is in contact with the channel layer 22, the carbon doped layer 21 c, the aluminum nitride layer, and the aluminum gallium nitride layer alternately stacked. And a lattice layer 21b.
  • a nitride semiconductor having an appropriate band structure can be stacked regardless of the material of the substrate by applying the superlattice structure.
  • the channel layer 22 is made of gallium nitride, has a thickness of 1.0 ⁇ m, and a carbon concentration of 5 ⁇ 10 16 cm ⁇ 3 .
  • the barrier layer 23 is formed of aluminum gallium nitride (Al 0.17 Ga 0.83 N) having an Al composition of 17% and a film thickness of 30 nm.
  • a two-dimensional electron gas layer 40 is formed as a channel through which electrons flow between the source electrode 31 and the drain electrode 32.
  • the channel layer 22 is made of gallium nitride
  • the barrier layer 23 is made of aluminum gallium nitride. According to this configuration, the two-dimensional electron gas layer 40 can be easily formed in the channel layer 22, and the semiconductor device 1 can be configured as a high electron mobility transistor.
  • the source electrode 31 and the drain electrode 32 are formed of Hf / Al / Hf / Au and have a film thickness of 13/85/13/60 nm.
  • the material used for the source electrode 31 and the drain electrode 32 is a metal that exhibits conductivity, and may be any substance that forms an ohmic junction with the barrier layer 23. For example, a combination of Ti / Al / Mo / Au may be used. Good.
  • the gate electrode 33 is formed of WN / W / Au and has a film thickness of 10/10/100 nm. Note that the material used for the gate electrode 33 is a metal having conductivity, and may be any substance that forms a Schottky junction with the barrier layer 23. The gate electrode 33 is disposed between the source electrode 31 and the drain electrode 32.
  • the passivation film 34 is formed of silicon nitride (SiN) and has a thickness of 20 nm. By protecting the surface of the barrier layer 23 with the passivation film 34, the occurrence of current collapse can be suppressed.
  • the substrate 10 After cleaning the substrate 10 with a 10% HF (hydrofluoric acid) solution, the substrate 10 is introduced into a metal organic chemical vapor deposition apparatus (MOCVD). The substrate 10 is heated to a substrate temperature of 1100 ° C. in a hydrogen atmosphere with a flow rate of 10 slm (Standard Liter Per Minute: L / min) to clean the surface.
  • MOCVD metal organic chemical vapor deposition apparatus
  • a buffer layer 21, a channel layer 22, and a barrier layer 23 are stacked on the substrate 10 to perform crystal growth. Next, the growth conditions of each layer will be described.
  • the seed layer 21a was formed at a growth pressure of 13.3 kPa and a substrate temperature of 1100 ° C.
  • TMA trimethylaluminum
  • NH 3 ammonia
  • the superlattice layer 21b was formed at a growth pressure of 13.3 kPa and a substrate temperature of 1100 ° C. in the same manner as the seed layer 21a.
  • AlN and Al 0.1 Ga 0.9 N were stacked by alternately switching the raw materials to be supplied.
  • raw materials for Al 0 0.1 Ga 0.9 N TMA with a flow rate of 80 ⁇ mol / min, TMG (trimethylgallium) with a flow rate of 720 ⁇ mol / min, and NH 3 with a flow rate of 12.5 slm were supplied.
  • the AlN raw material for the superlattice layer 21b was supplied in the same manner as the seed layer 21a.
  • the carbon dope layer 21c was formed at a growth pressure of 13.3 kPa and a substrate temperature of 1100 ° C. in the same manner as the seed layer 21a.
  • TMG having a flow rate of 720 ⁇ mol / min and NH 3 having a flow rate of 12.5 slm were supplied as raw materials for GaN as the carbon doped layer 21c.
  • the carbon doped layer 21c is automatically doped with carbon contained in TMG, and the carbon concentration can be adjusted by changing the growth pressure or the flow rate of TMG.
  • the channel layer 22 was formed at a growth pressure of 100 kPa and a substrate temperature of 1100 ° C.
  • TMG having a flow rate of 100 ⁇ mol / min and NH 3 having a flow rate of 12.5 slm were supplied as raw materials for GaN serving as the channel layer 22.
  • the channel layer 22 is automatically doped with carbon contained in TMG, similarly to the carbon doped layer 21c.
  • the carbon concentration of the channel layer 22 can be lowered by lowering the flow rate of TMG. Note that generation of current collapse can be suppressed even if the carbon concentration of the channel layer 22 is reduced, and a carbon concentration of about 5 ⁇ 10 14 cm ⁇ 3 can be realized by lowering the growth pressure. That is, the carbon concentration of the channel layer 22 is preferably 5 ⁇ 10 14 cm ⁇ 3 or more.
  • the barrier layer 23 was formed at a growth pressure of 13.3 kPa and a substrate temperature of 1100 ° C. in the same manner as the seed layer 21a.
  • TMA having a flow rate of 8 ⁇ mol / min
  • TMG having a flow rate of 50 ⁇ mol / min
  • NH 3 having a flow rate of 12.5 slm were supplied as raw materials for Al 0.17 Ga 0.83 N as the barrier layer 23. .
  • the source electrode 31, the drain electrode 32, and the gate electrode 33 are formed.
  • the manufacturing method of the source electrode 31, the drain electrode 32, and the gate electrode 33 is not specifically limited, For example, well-known methods, such as vapor deposition, can be used.
  • the distance between the source electrode 31 and the drain electrode 32 is adjusted according to the desired performance of the field effect transistor.
  • ohmic contact is obtained by performing a heat treatment at 800 ° C. for 1 minute in a nitrogen atmosphere.
  • a passivation film 34 is formed on the barrier layer 23 by a known method such as plasma CVD. Note that the order in which the source electrode 31, the drain electrode 32, the gate electrode 33, and the passivation film 34 are formed is not particularly limited, and the passivation film 34 may be formed first.
  • FIG. 2 is a schematic cross-sectional view of the semiconductor device according to the second embodiment of the present invention.
  • hatching is abbreviate
  • symbol is attached
  • a semiconductor device 2 according to Embodiment 2 of the present invention includes a buffer layer 21 formed on a substrate 10 (gallium nitride substrate 10b), a channel layer 22 formed on the buffer layer 21, and a channel layer 22 And a barrier layer 23 which forms a heterojunction with the channel layer 22.
  • the buffer layer 21 and the channel layer 22 are formed of a nitride semiconductor.
  • Channel layer 22 is a film thickness 1 ⁇ m or 2 ⁇ m or less, and is the carbon concentration at 5 ⁇ 10 16 cm -3 or less.
  • the buffer layer 21 preferably has a film thickness of 3 ⁇ m to 7 ⁇ m and a carbon concentration of 3.4 ⁇ 10 18 cm ⁇ 3 to 1 ⁇ 10 20 cm ⁇ 3 .
  • the buffer layer 21 preferably has a threading dislocation density of 1 ⁇ 10 4 cm ⁇ 2 or more and 1 ⁇ 10 6 cm ⁇ 2 or less. According to this configuration, by reducing the threading dislocation density of the buffer layer 21 to 1 ⁇ 10 6 cm ⁇ 2 or less, electric field breakdown through deep levels formed by the dislocation can be prevented. Note that when the threading dislocation density of the buffer layer 21 is decreased, the leakage current to the buffer layer 21 is increased. Therefore, the threading dislocation density of the buffer layer 21 is desirably 1 ⁇ 10 4 cm ⁇ 2 or more.
  • a buffer layer 21, a channel layer 22, and a barrier layer 23 are stacked on a substrate 10, and a source electrode 31 and a drain electrode 32 are formed on the barrier layer 23. And the gate electrode 33 are formed apart from each other.
  • a passivation film 34 that protects the surface of the barrier layer 23 is provided on the surface of the barrier layer 23. Note that the passivation film 34 is not formed in a portion where the source electrode 31, the drain electrode 32, and the gate electrode 33 are disposed. That is, the configuration of the semiconductor device 2 is the same as that of the first embodiment, the material of the substrate 10 is different, and the buffer layer 21 does not include a superlattice structure. The difference from Embodiment 1 is that the film thickness of 21c is different.
  • the substrate 10 is a gallium nitride substrate 10b made of gallium nitride (GaN).
  • the buffer layer 21 is composed only of the carbon doped layer 21c. That is, by using the gallium nitride substrate 10b, the difference in lattice constant is reduced, and the carbon doped layer 21c can be directly laminated on the substrate 10.
  • the carbon doped layer 21c is made of gallium nitride, has a thickness of 3 ⁇ m, a carbon concentration of 1 ⁇ 10 19 cm ⁇ 3 , and a threading dislocation density of 5 ⁇ 10 5 cm ⁇ 2 .
  • the channel layer 22 is made of gallium nitride, has a thickness of 1.0 ⁇ m, and a carbon concentration of 5 ⁇ 10 16 cm ⁇ 3 .
  • the barrier layer 23 is made of aluminum gallium nitride having an Al composition of 17% and has a thickness of 30 nm.
  • a two-dimensional electron gas layer 40 is formed as a channel through which electrons flow between the source electrode 31 and the drain electrode 32.
  • the source electrode 31 and the drain electrode 32 are formed of Hf / Al / Hf / Au and have a film thickness of 13/85/13/60 nm.
  • the material used for the source electrode 31 and the drain electrode 32 is a metal that exhibits conductivity, and may be any substance that forms an ohmic junction with the barrier layer 23.
  • the gate electrode 33 is formed of WN / W / Au and has a film thickness of 10/10/100 nm. Note that the material used for the gate electrode 33 is a metal having conductivity, and may be any substance that forms a Schottky junction with the barrier layer 23. The gate electrode 33 is disposed between the source electrode 31 and the drain electrode 32.
  • the passivation film 34 is formed of silicon nitride (SiN) and has a thickness of 20 nm. By protecting the surface of the barrier layer 23 with the passivation film 34, the occurrence of current collapse can be suppressed.
  • the manufacturing method of the semiconductor device 2 is substantially the same as in the first embodiment, and the growth conditions of the buffer layer 21 are different.
  • the substrate 10 After cleaning the substrate 10 with a 10% HF (hydrofluoric acid) solution, the substrate 10 is introduced into a metal organic chemical vapor deposition apparatus (MOCVD). The substrate 10 is heated to a substrate temperature of 1100 ° C. in a hydrogen atmosphere with a flow rate of 10 slm to clean the surface.
  • MOCVD metal organic chemical vapor deposition apparatus
  • a buffer layer 21, a channel layer 22, and a barrier layer 23 are stacked on the substrate 10 to perform crystal growth. Next, the growth conditions of each layer will be described.
  • the buffer layer 21 (carbon doped layer 21c) was formed at a growth pressure of 13.3 kPa and a substrate temperature of 1100 ° C.
  • TMG having a flow rate of 720 ⁇ mol / min and NH 3 having a flow rate of 12.5 slm were supplied as raw materials for GaN as the carbon doped layer 21c.
  • the carbon doped layer 21c is automatically doped with carbon contained in TMG, and the carbon concentration can be adjusted by changing the growth pressure or the flow rate of TMG.
  • the film thickness of the carbon dope layer 21c can be adjusted by changing the time which supplies a raw material.
  • the channel layer 22 was formed at a growth pressure of 100 kPa and a substrate temperature of 1100 ° C.
  • TMG having a flow rate of 100 ⁇ mol / min and NH 3 having a flow rate of 12.5 slm were supplied as raw materials for GaN serving as the channel layer 22.
  • the channel layer 22 is automatically doped with carbon contained in TMG, similarly to the carbon doped layer 21c. Moreover, the carbon concentration of the channel layer 22 can be lowered by lowering the flow rate of TMG.
  • the barrier layer 23 was formed at a growth pressure of 13.3 kPa and a substrate temperature of 1100 ° C. in the same manner as the carbon doped layer 21c.
  • TMA having a flow rate of 8 ⁇ mol / min
  • TMG having a flow rate of 50 ⁇ mol / min
  • NH 3 having a flow rate of 12.5 slm were supplied as raw materials for Al 0.17 Ga 0.83 N as the barrier layer 23. .
  • the source electrode 31, the drain electrode 32, and the gate electrode 33 are formed.
  • the manufacturing method of the source electrode 31, the drain electrode 32, and the gate electrode 33 is not specifically limited, For example, well-known methods, such as vapor deposition, can be used.
  • a passivation film 34 is formed on the barrier layer 23 by a known method such as plasma CVD.
  • FIG. 3 is a characteristic diagram showing the relationship between the channel layer thickness and the on-state breakdown voltage
  • FIG. 4 is a characteristic chart showing specific numerical values of the graph of FIG.
  • the semiconductor device 1 (2) is a normally-on transistor, and is turned off when a voltage of ⁇ 5 V is applied to the gate electrode 33.
  • a predetermined DC voltage is applied between the source electrode 31 and the drain electrode 32, a 0 V pulse voltage (square wave) is applied to the gate electrode 33, and the transistor is turned on for 3 ⁇ s. Then, it is confirmed whether or not the transistor is destroyed.
  • the transistor is not destroyed, the voltage applied between the source electrode 31 and the drain electrode 32 is increased and the operation is repeated, and the voltage at which the transistor is destroyed is set as the on-state breakdown voltage.
  • the on-state breakdown voltage was 240 to 320V.
  • the on-state breakdown voltage was 310 to 340V.
  • the on-state breakdown voltage was 400 to 420V.
  • the on-state breakdown voltage was 450 to 480V.
  • the on-state breakdown voltage was 480 to 540V. According to the results described above, the on-state breakdown voltage increased as the thickness of the channel layer 22 increased, and the on-state breakdown voltage exceeded 400 V when the thickness exceeded 1.0 ⁇ m.
  • the average value measured several times is shown by the graph of FIG.
  • the semiconductor device according to the present invention can be applied as a transistor in a consumer power circuit.
  • the power supply circuit is required to output a voltage of 200 V, and it is assumed that a voltage of about 400 V is applied to the transistors in the circuit.
  • the on-state breakdown voltage does not exceed 400 V, there is a risk of causing a short-circuit breakdown of the transistor. That is, by setting the thickness of the channel layer 22 to 1 ⁇ m or more, the on-state breakdown voltage necessary for operating the consumer power circuit can be obtained.
  • the film thickness of the channel layer 22 is more preferably 1 ⁇ m or more and 1.5 ⁇ m or less. According to this configuration, the lateral leakage current can be further suppressed.
  • FIG. 5 is a characteristic diagram showing the relationship between the carbon concentration of the channel layer and the on-resistance
  • FIG. 6 is a characteristic chart showing specific numerical values of the graph of FIG.
  • samples with different carbon concentrations of the channel layer 22 were prepared.
  • Each of the on-resistances when a voltage of 1 V was applied between the source electrode 31 and the drain electrode 32 was 20 ⁇ .
  • a voltage of 400 V was applied between the source electrode 31 and the drain electrode 32, and the on-resistance was measured. That is, the occurrence of current collapse is confirmed by comparing the on-resistance between when the voltage applied between the source electrode 31 and the drain electrode 32 is low and when the voltage is high.
  • the on-resistance is defined by the element size (for example, the distance between the source electrode 31 and the drain electrode 32, the area of the electrode), and in this embodiment, 20 ⁇ is the minimum value.
  • the on-resistance When the carbon concentration of the channel layer 22 was 5.0 ⁇ 10 16 cm ⁇ 3 , the on-resistance was 20 ⁇ . If the carbon concentration of the channel layer 22 is 8.0 ⁇ 10 16 cm -3, the ON resistance was 40 [Omega. When the carbon concentration of the channel layer 22 was 1.2 ⁇ 10 17 cm ⁇ 3 , the on-resistance was 40 ⁇ . According to the results described above, it is understood that the on-resistance does not increase when the carbon concentration of the channel layer 22 is 5 ⁇ 10 16 cm ⁇ 3 or less. That is, since the on-resistance does not increase, it can be seen that the current collapse is suppressed.
  • FIG. 7 is a characteristic diagram showing the relationship between the channel layer thickness and the lateral leakage current
  • FIG. 8 is a characteristic chart showing specific numerical values of the graph of FIG.
  • the lateral leakage current indicates a current that flows from the source electrode 31 to the drain electrode 32 when the transistor is turned off with the voltage applied to the drain electrode 32 (when the voltage applied to the gate electrode 33 is ⁇ 5 V). .
  • the lateral leakage current was 5.0 ⁇ 10 ⁇ 6 A / cm.
  • the lateral leakage current that flows when a voltage of 600 V is applied between the source electrode 31 and the drain electrode 32 is smaller than 3.0 ⁇ 10 ⁇ 7 A / cm, when the transistor is turned on (the voltage applied to the gate electrode 33) ) Is sufficiently smaller than the current (0.1 A / cm) flowing from the source electrode 31 to the drain electrode 32 when the voltage is set to 0 V), the loss due to the lateral leakage current can be ignored.
  • FIG. 9 is a characteristic diagram showing the relationship between the carbon concentration of the buffer layer and the breakdown electric field strength
  • FIG. 10 is a characteristic chart showing specific numerical values of the graph of FIG.
  • the buffer layer 21 has a thickness of 3 ⁇ m.
  • the breakdown electric field strength was 1.05 MV / cm.
  • the carbon concentration of the buffer layer 21 was 3.0 ⁇ 10 17 cm ⁇ 3
  • the breakdown electric field strength was 1.55 MV / cm.
  • the carbon concentration of the buffer layer 21 was 2.0 ⁇ 10 18 cm ⁇ 3
  • the breakdown electric field strength was 1.85 MV / cm.
  • the carbon concentration of the buffer layer 21 was 3.4 ⁇ 10 18 cm ⁇ 3
  • the breakdown electric field strength was 2.20 MV / cm.
  • the breakdown field strength was 2.43MV / cm. According to the results described above, when the carbon concentration of the buffer layer 21 is increased, the breakdown electric field strength increases. When the carbon concentration is 3.4 ⁇ 10 18 cm ⁇ 3 or more, the breakdown electric field strength exceeds 2 MV / cm.
  • the DC breakdown voltage of the semiconductor device can be set to 600 V by setting the thickness of the buffer layer 21 to 3 ⁇ m or more.
  • the present invention greatly contributes to the technical field of power electronics such as power devices and power modules.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

半導体装置１は、基板１０（シリコン基板１０ａ）の上に形成されたバッファ層２１と、バッファ層２１の上に形成されたチャネル層２２と、チャネル層２２の上に形成され、チャネル層２２とヘテロ接合を構成する障壁層２３とを備える。バッファ層２１およびチャネル層２２は、窒化物半導体で形成されている。チャネル層２２は、膜厚を１μｍ以上２μｍ以下とされ、炭素濃度を５×１０16ｃｍ-3以下とされている。

Description

半導体装置
　本発明は、ヘテロ構造を有する半導体装置に関する。
　トランジスタに対する高耐圧化、大電流化への要求が高まっており、窒化物半導体を用いたヘテロ構造を有する電界効果トランジスタは、次世代のパワーエレクトロニクスのキーデバイスとして注目されている。従来から用いられているシリコンに対して、窒化物半導体は、物性定数が優れているため、トランジスタに適用した場合でも、優れた特性が得られると考えられている。窒化物半導体を用いたトランジスタについて、様々な研究が進められているが、実用化のためには、解決しなければならない課題が存在する。
　解決すべき課題として、例えば、電流コラプスの発生が挙げられる。電流コラプスとは、低電圧動作でのトランジスタのオン抵抗値と比べて、高電圧動作でのオン抵抗値が高くなってしまう現象である。電流コラプスが発生する原因として様々な推論がなされており、例えば、伝導電子が高電圧動作時にチャネル層から飛び出して、半導体と半導体の表面を保護するパッシベーション膜との界面準位に捕獲されることなどが考えられている。このような電流コラプスを抑制する方法として、窒化物半導体の表面に水素を添加した窒化珪素（ＳｉＮ）膜を堆積することが挙げられる（例えば、特許文献１参照。）。
　また、優れた特性のトランジスタを実用化するためには、直流耐圧の向上とリーク電流の低減を検討する必要がある。そこで、トランジスタの直流耐圧とリーク電流とを改善する方法として、窒化物半導体に炭素（カーボン）をドーピングすることが考えられている（例えば、特許文献２参照。）。
　上述した窒化物半導体を用いたトランジスタは、高耐圧であることからスイッチング電源回路に適用することが検討されている。スイッチング電源回路では、雷によるサージなどによって、トランジスタに想定以上の高電圧が印加される虞があるため、トランジスタには高い直流耐圧が要求されている。具体的には、トランジスタの直流耐圧を６００Ｖ程度に改善することが望ましい。
特開２００５－２８６１３５号公報 特開２０１０－２４５５０４号公報
　電流コラプスの抑制には、窒化珪素などで形成されたパッシベーション膜の堆積が有効であるが、パッシベーション膜の堆積だけで電流コラプスを完全に抑制することは困難であった。
　また、トランジスタの特性は、複数の要素によって決定されるため、カーボンドープによって直流耐圧が改善されたとしても、電流コラプスが発生する虞があった。
　ところで、トランジスタのスイッチング特性を評価する指標として、さらに短絡耐量が挙げられる。従来、トランジスタは、オン状態の際に負荷が短絡して高電力を印加されたとき、高電力を印加された時間が極めて短い時間であれば、素子の破壊には至らない。上述した短絡耐量は、高電力を印加されてから素子の破壊に至るまでの時間であって、ソース電極－ドレイン電極間に印加された電圧が大きくなるにつれて短くなる。なお、以下では、このときにソース電極－ドレイン電極間に印加された電圧を、オン状態破壊電圧と呼ぶこととする。
　そして、窒化物半導体を用いたトランジスタにおける短絡耐量を調べた際、オン状態破壊電圧に着目したところ、直流耐圧に対してオン状態破壊電圧が想定以上に低いことがわかった。つまり、直流耐圧が改善されていれば、高いオン状態破壊電圧が得られると思われていた。しかしながら、従来の窒化物半導体を用いたトランジスタでは、直流耐圧を６００Ｖ程度に改善させたとき、オン状態破壊電圧は２４０～３２０Ｖであり、オン状態破壊電圧が低いため、高電圧を印加したときに短絡破壊を生じる虞があった。
　本発明は、上記の課題を解決するためになされたものであり、チャネル層の炭素濃度と膜厚とを規定することによって、高電圧を印加しても短絡破壊を生じないトランジスタとして動作する半導体装置を提供することを目的とする。
　本発明に係る半導体装置は、基板の上に形成されたバッファ層と、前記バッファ層の上に形成されたチャネル層と、前記チャネル層の上に形成され、前記チャネル層とヘテロ接合を構成する障壁層とを備える半導体装置であって、前記バッファ層および前記チャネル層は、窒化物半導体で形成されており、前記チャネル層は、膜厚が１μｍ以上２μｍ以下であって、炭素濃度が５×１０16ｃｍ-3以下であることによって特徴付けられている。
　この構成によると、チャネル層の炭素濃度と膜厚とを規定することによって、高電圧を印加しても短絡破壊を生じないトランジスタとして、半導体装置を動作させることができる。つまり、チャネル層の膜厚を１μｍ以上とすることにより、オン状態破壊電圧を向上させることができる。また、チャネル層の膜厚を２μｍ以下とすることにより、チャネル層を流れる横リーク電流を抑制することができる。チャネル層の炭素濃度を５×１０16ｃｍ-3以下として電流導通部分に存在する不純物を低減させることで、電流コラプスの発生を抑制し、オン抵抗を低下させることができる。
　本発明に係る半導体装置では、前記バッファ層は、膜厚が３μｍ以上７μｍ以下であって、炭素濃度が３．４×１０18ｃｍ-3以上１×１０20ｃｍ-3以下であることが望ましい。
　この構成によると、バッファ層の膜厚および炭素濃度を規定することによって、直流耐圧の高い半導体装置を実現することができる。つまり、バッファ層の炭素濃度を３．４×１０18ｃｍ-3以上とすることで、バッファ層の絶縁破壊電界が増大し、半導体装置の直流耐圧を向上させることができる。なお、バッファ層の炭素濃度を増加させると、バッファ層の結晶性が悪くなり、転位が増加するため、バッファ層の炭素濃度を１×１０20ｃｍ-3以下とすることが望ましい。また、バッファ層の膜厚を３μｍ以上とすることにより、半導体装置の直流耐圧を向上させることができる。なお、膜厚を増加させると、基板の反りやクラックなどが発生するため、バッファ層の膜厚は、７μｍ以下とすることが望ましい。
　本発明に係る半導体装置では、前記バッファ層は、貫通転位密度が１×１０4ｃｍ-3以上１×１０6ｃｍ-2以下であることが望ましい。
　この構成によると、バッファ層の貫通転位密度を１×１０6ｃｍ-2以下に低下させることで、転位によって形成された深い準位を介しての電界破壊を防ぐことができる。なお、バッファ層の貫通転位密度が低下すると、バッファ層へのリーク電流が増加するため、バッファ層の貫通転位密度は、１×１０4ｃｍ-2以上とすることが望ましい。
　本発明に係る半導体装置では、前記チャネル層は、窒化ガリウムで形成され、前記障壁層は、窒化アルミニウムガリウムで形成されていてもよい。
　この構成によると、チャネル層に２次元電子ガス層を容易に形成することができ、半導体装置を高電子移動度トランジスタとして構成することができる。
　本発明に係る半導体装置では、前記バッファ層は、窒化ガリウムで形成されていてもよい。
　この構成によると、窒化ガリウムは絶縁破壊電圧が高く、耐熱性に優れていることから、高耐圧で大電流容量の電子デバイスを提供することができる。
　本発明に係る半導体装置では、前記バッファ層は、窒化ガリウムで形成されており、前記チャネル層と接するカーボンドープ層と、窒化アルミニウムで形成された層と窒化アルミニウムガリウムで形成された層とが交互に積層された超格子層と、を含む構成であってもよい。
　この構成によると、超格子構造を適用することによって、基板の材質にかかわらず、適切なバンド構造を有する窒化物半導体を積層することができる。
　本発明に係る半導体装置では、前記基板は、シリコン、サファイア、炭化珪素、窒化ガリウム、またはホウ化ジルコニウムで形成されていることが好ましい。
　この構成によると、基板の上に窒化物半導体で形成されたバッファ層を結晶成長させることができる。例えば、シリコンを用いると、安価で大口径の基板とすることができる。サファイア、炭化珪素、または窒化ガリウムを用いると、窒化物半導体の結晶性を向上させることができる。また、シリコンやホウ化ジルコニウムは、高い導電性を有するため、基板を電極として用いることができる。
　本発明によると、チャネル層の炭素濃度と膜厚とを規定することによって、高電圧を印加しても短絡破壊を生じないトランジスタとして、半導体装置を動作させることができる。つまり、チャネル層の膜厚を１μｍ以上とすることで、チャネル層の耐圧を向上させることができる。また、チャネル層を流れる横リーク電流を抑制するために、チャネル層の膜厚を２μｍ以下とすることが望ましい。チャネル層の炭素濃度を５×１０16ｃｍ-3以下として電流導通部分に存在する不純物を低減させることで、電流コラプスの発生を抑制し、オン抵抗を低下させることができる。
本発明の実施の形態１に係る半導体装置の概略断面図である。 本発明の実施の形態２に係る半導体装置の概略断面図である。 本実施形態のチャネル層の膜厚とオン状態破壊電圧との関係を示す特性図である。 図３のグラフの具体的な数値を示す特性図表である。 本実施形態のチャネル層の炭素濃度とオン抵抗との関係を示す特性図である。 図５のグラフの具体的な数値を示す特性図表である。 本実施形態のチャネル層の膜厚と横リーク電流との関係を示す特性図である。 図７のグラフの具体的な数値を示す特性図表である。 本実施形態のバッファ層の炭素濃度と破壊電界強度との関係を示す特性図である。 図９のグラフの具体的な数値を示す特性図表である。
　＜実施の形態１＞
　図１は、本発明の実施の形態１に係る半導体装置の概略断面図である。なお、図の見易さを考慮して、ハッチングは省略する。
　本発明の実施の形態１に係る半導体装置１は、基板１０（シリコン基板１０ａ）の上に形成されたバッファ層２１と、バッファ層２１の上に形成されたチャネル層２２と、チャネル層２２の上に形成され、チャネル層２２とヘテロ接合を構成する障壁層２３とを備える。バッファ層２１およびチャネル層２２は、窒化物半導体で形成されている。チャネル層２２は、膜厚を１μｍ以上２μｍ以下とされ、炭素濃度を５×１０16ｃｍ-3以下とされている。なお、チャネル層２２の詳細については後述する。
　この構成の半導体装置１は、チャネル層２２の炭素濃度と膜厚とを上記のように規定することによって、高電圧を印加しても短絡破壊を生じないトランジスタとして、動作させることができる。つまり、チャネル層２２の膜厚を１μｍ以上とすることにより、オン状態破壊電圧を向上させることができる。また、チャネル層２２の膜厚を２μｍ以下とすることにより、チャネル層２２を流れる横リーク電流を抑制することができる。また、チャネル層２２の炭素濃度を５×１０16ｃｍ-3以下とすることにより、電流導通部分に存在する不純物を低減させることができ、その結果、電流コラプスの発生が抑制され、オン抵抗を低下させることができる。
　バッファ層２１は、膜厚が３μｍ以上７μｍ以下であって、炭素濃度が３．４×１０18ｃｍ-3以上１×１０20ｃｍ-3以下であることが望ましい。なお、バッファ層２１の詳細については後述する。バッファ層２１の膜厚および炭素濃度をこのように規定することによって、直流耐圧の高い半導体装置１を実現することができる。つまり、バッファ層２１の炭素濃度を３．４×１０18ｃｍ-3以上とすることにより、バッファ層２１の絶縁破壊電界が増大し、半導体装置の直流耐圧を向上させることができる。なお、バッファ層２１の炭素濃度を増加させると、バッファ層２１の結晶性が悪くなり、転位が増加するため、バッファ層２１の炭素濃度を１×１０20ｃｍ-3以下とすることが望ましい。また、バッファ層２１の膜厚を３μｍ以上とすることにより、半導体装置１の直流耐圧を向上させることができる。なお、膜厚を増加させると、基板１０の反りやクラックなどが発生するため、バッファ層２１の膜厚は、７μｍ以下とすることが望ましい。
　実施の形態１に係る半導体装置１は、基板１０の上にバッファ層２１、チャネル層２２、および障壁層２３が積層されており、障壁層２３の上に、ソース電極３１、ドレイン電極３２、およびゲート電極３３がそれぞれ離間して形成されている。また、障壁層２３の表面には、障壁層２３の表面を保護するパッシベーション膜３４が設けられている。なお、パッシベーション膜３４は、ソース電極３１、ドレイン電極３２、およびゲート電極３３が配置されている部分には形成されていない。
　基板１０は、シリコン（Ｓｉ）で形成されたシリコン基板１０ａである。なお、本実施形態１はこれに限定されず、基板１０は、サファイア（Ａｌ2Ｏ3）、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、またはホウ化ジルコニウム（ＺｒＢ2）で形成されていてもよい。この構成によると、基板１０の上に窒化物半導体で形成されたバッファ層２１を結晶成長させることができる。例えば、シリコンを用いると、安価で大口径の基板とすることができる。サファイア、炭化珪素、または窒化ガリウムを用いると、窒化物半導体の結晶性を向上させることができる。また、シリコンやホウ化ジルコニウムは、高い導電性を有するため、基板１０を介して電流を流すのに適している。
　バッファ層２１として、シード層２１ａ、超格子層２１ｂ、およびカーボンドープ層２１ｃが、順に基板１０の上に積層されている。つまり、バッファ層２１の膜厚は、シード層２１ａ、超格子層２１ｂ、およびカーボンドープ層２１ｃの膜厚を足し合わせたものであって、約３．４μｍである。本実施の形態では、バッファ層２１の転位密度は、螺旋転位密度が２×１０9ｃｍ-2であり、刃状転位密度が５×１０9ｃｍ-2であって、貫通転位密度は、螺旋転位密度と刃状転位密度とを足し合わせた７×１０9ｃｍ-2であった。なお、転位密度は、Ｘ線回折等で測定することができる。
　シード層２１ａは、窒化アルミニウム（ＡｌＮ）で形成され、膜厚が０．１μｍである。
　超格子層２１ｂは、窒化アルミニウムで形成され、膜厚が３ｎｍの第１層と、窒化アルミニウムガリウム（Ａｌ0.1Ｇａ0.9Ｎ）で形成され、膜厚が２０ｎｍの第２層とが、交互に積層された構造である。本実施の形態では、超格子層２１ｂは、第１層と第２層とが、それぞれ１２０回積層されており、第１層と第２層とを合計した膜厚が約２．８μｍである。
　カーボンドープ層２１ｃは、窒化ガリウムで形成され、膜厚が０．５μｍであり、炭素（Ｃ）濃度が１×１０19ｃｍ-3である。
　上述したように、バッファ層２１は、窒化ガリウムで形成されチャネル層２２と接するカーボンドープ層２１ｃと、窒化アルミニウムで形成された層と窒化アルミニウムガリウムで形成された層とが交互に積層された超格子層２１ｂとを含む構成である。この構成では、超格子構造を適用することによって、基板の材質にかかわらず、適切なバンド構造を有する窒化物半導体を積層することができる。
　チャネル層２２は、窒化ガリウムで形成され、膜厚が１．０μｍであり、炭素濃度が５×１０16ｃｍ-3である。
　障壁層２３は、Ａｌ組成１７％の窒化アルミニウムガリウム（Ａｌ0.17Ｇａ0.83Ｎ）で形成され、膜厚が３０ｎｍである。
　チャネル層２２と障壁層２３との界面には、ソース電極３１とドレイン電極３２との間に電子を流すチャネルとして、２次元電子ガス層４０が形成される。
　上述したように、チャネル層２２は、窒化ガリウムで形成され、障壁層２３は、窒化アルミニウムガリウムで形成されている。この構成によると、チャネル層２２に２次元電子ガス層４０を容易に形成することができ、半導体装置１を高電子移動度トランジスタとして構成することができる。
　ソース電極３１およびドレイン電極３２は、Ｈｆ／Ａｌ／Ｈｆ／Ａｕで形成され、膜厚が１３／８５／１３／６０ｎｍである。なお、ソース電極３１およびドレイン電極３２に用いられる材料は、導電性を示す金属であり、障壁層２３とオーミック接合を形成する物質であればよく、例えば、Ｔｉ／Ａｌ／Ｍｏ／Ａｕといった組み合わせでもよい。
　ゲート電極３３は、ＷＮ／Ｗ／Ａｕで形成され、膜厚が１０／１０／１００ｎｍである。なお、ゲート電極３３に用いられる材料は、導電性を示す金属であり、障壁層２３とショットキー接合を形成する物質であればよい。なお、ゲート電極３３は、ソース電極３１とドレイン電極３２との間に配置されている。
　パッシベーション膜３４は、窒化珪素（ＳｉＮ）で形成され、膜厚が２０ｎｍである。障壁層２３の表面をパッシベーション膜３４で保護することによって、電流コラプスの発生を抑制することができる。
　次に、本発明の実施の形態１に係る半導体装置１の製造方法について説明する。
　基板１０を１０％ＨＦ（フッ酸）溶液で洗浄した後、有機金属気相成長装置（ＭＯＣＶＤ）に導入する。基板１０は、流量が１０ｓｌｍ（Ｓｔａｎｄａｒｄ　Ｌｉｔｅｒ　ｐｅｒ　Ｍｉｎｕｔｅ：Ｌ／ｍｉｎ）の水素雰囲気中で基板温度１１００℃に加熱されて表面のクリーニングが行われる。
　そして、基板１０の上に、バッファ層２１、チャネル層２２、および障壁層２３を積層して結晶成長を行う。次に、各層の成長条件について説明する。
　シード層２１ａは、成長圧力を１３．３ｋＰａとし、基板温度を１１００℃で成膜した。ここで、シード層２１ａであるＡｌＮの原料として、流量を１００μｍｏｌ／ｍｉｎとしたＴＭＡ（トリメチルアルミニウム）と、流量を１２．５ｓｌｍとしたＮＨ3（アンモニア）とを供給した。
　超格子層２１ｂは、シード層２１ａと同様にして、成長圧力を１３．３ｋＰａとし、基板温度を１１００℃で成膜した。超格子層２１ｂを形成する際は、供給する原料を交互に切り替えて、ＡｌＮとＡｌ0.1Ｇａ0.9Ｎとを積層した。Ａｌ00.1Ｇａ0.9Ｎの原料として、流量を８０μｍｏｌ／ｍｉｎとしたＴＭＡと、流量を７２０μｍｏｌ／ｍｉｎとしたＴＭＧ（トリメチルガリウム）と、流量を１２．５ｓｌｍとしたＮＨ3とを供給した。なお、超格子層２１ｂのＡｌＮの原料は、シード層２１ａと同様にして供給した。
　カーボンドープ層２１ｃは、シード層２１ａと同様にして、成長圧力を１３．３ｋＰａとし、基板温度を１１００℃で成膜した。ここで、カーボンドープ層２１ｃであるＧａＮの原料として、流量を７２０μｍｏｌ／ｍｉｎとしたＴＭＧと、流量を１２．５ｓｌｍとしたＮＨ3とを供給した。なお、カーボンドープ層２１ｃには、ＴＭＧに含まれる炭素が自動的にドーピングされ、成長圧力やＴＭＧの流量を変更することで、炭素濃度を調整することができる。
　チャネル層２２は、成長圧力を１００ｋＰａとし、基板温度を１１００℃で成膜した。ここで、チャネル層２２であるＧａＮの原料として、流量を１００μｍｏｌ／ｍｉｎとしたＴＭＧと、流量を１２．５ｓｌｍとしたＮＨ3とを供給した。なお、チャネル層２２には、カーボンドープ層２１ｃと同様に、ＴＭＧに含まれる炭素が自動的にドーピングされる。また、ＴＭＧの流量を下げることで、チャネル層２２の炭素濃度を下げることができる。なお、チャネル層２２の炭素濃度を低減させても電流コラプスの発生を抑制することができ、成長圧力を低下させることで５×１０14ｃｍ-3程度の炭素濃度を実現することができる。つまり、チャネル層２２の炭素濃度は、５×１０14ｃｍ-3以上とするのが好ましい。
　障壁層２３は、シード層２１ａと同様にして、成長圧力を１３．３ｋＰａとし、基板温度を１１００℃で成膜した。ここで、障壁層２３であるＡｌ0.17Ｇａ0.83Ｎの原料として、流量を８μｍｏｌ／ｍｉｎとしたＴＭＡと、流量を５０μｍｏｌ／ｍｉｎとしたＴＭＧと、流量を１２．５ｓｌｍとしたＮＨ3とを供給した。
　次に、ソース電極３１、ドレイン電極３２、およびゲート電極３３を形成する。ソース電極３１、ドレイン電極３２、およびゲート電極３３の製造方法は、特に限定されず、例えば、蒸着等の公知の方法を使用できる。ソース電極３１およびドレイン電極３２の間隔は、電界効果トランジスタの所望する性能に応じて調整される。また、ソース電極３１およびドレイン電極３２を形成した後、窒素雰囲気中で８００℃の熱処理を１分間施すことによって、オーミック接触が得られる。
　また、障壁層２３の上に、プラズマＣＶＤ等の公知の方法でパッシベーション膜３４を形成する。なお、ソース電極３１、ドレイン電極３２、ゲート電極３３、およびパッシベーション膜３４を形成する順番は、特に限定されず、パッシベーション膜３４を先に形成してもよい。
　＜実施の形態２＞
　図２は、本発明の実施の形態２に係る半導体装置の概略断面図である。なお、図の見易さを考慮して、ハッチングは省略する。なお、実施の形態１と同様の機能を有する構成要素については同じ符号を付し、その説明を省略する。
　本発明の実施の形態２に係る半導体装置２は、基板１０（窒化ガリウム基板１０ｂ）の上に形成されたバッファ層２１と、バッファ層２１の上に形成されたチャネル層２２と、チャネル層２２の上に形成され、チャネル層２２とヘテロ接合を構成する障壁層２３とを備える。バッファ層２１およびチャネル層２２は、窒化物半導体で形成されている。チャネル層２２は、膜厚を１μｍ以上２μｍ以下とされ、炭素濃度を５×１０16ｃｍ-3以下とされている。
　バッファ層２１は、膜厚が３μｍ以上７μｍ以下であって、炭素濃度が３．４×１０18ｃｍ-3以上１×１０20ｃｍ-3以下であることが望ましい。
　バッファ層２１は、貫通転位密度が１×１０4ｃｍ-2以上１×１０6ｃｍ-2以下であることが望ましい。この構成によると、バッファ層２１の貫通転位密度を１×１０6ｃｍ-2以下に低下させることで、転位によって形成された深い準位を介しての電界破壊を防ぐことができる。なお、バッファ層２１の貫通転位密度が低下すると、バッファ層２１へのリーク電流が増加するため、バッファ層２１の貫通転位密度は、１×１０4ｃｍ-2以上とすることが望ましい。
　実施の形態２に係る半導体装置２の構造は、基板１０の上にバッファ層２１、チャネル層２２、および障壁層２３が積層されており、障壁層２３の上に、ソース電極３１、ドレイン電極３２、およびゲート電極３３がそれぞれ離間して形成されている。また、障壁層２３の表面には、障壁層２３の表面を保護するパッシベーション膜３４が設けられている。なお、パッシベーション膜３４は、ソース電極３１、ドレイン電極３２、およびゲート電極３３が配置されている部分には形成されていない。つまり、半導体装置２の構成は、実施の形態１と同様の構成であって、基板１０の材質が異なっており、バッファ層２１が超格子構造を含まない構成とされているため、カーボンドープ層２１ｃの膜厚が異なる点で実施の形態１と異なる。
　基板１０は、窒化ガリウム（ＧａＮ）で形成された窒化ガリウム基板１０ｂである。
　バッファ層２１は、カーボンドープ層２１ｃだけで構成されている。つまり、窒化ガリウム基板１０ｂを用いることによって、格子定数の差が小さくなり、基板１０に直接カーボンドープ層２１ｃを積層することができる。
　カーボンドープ層２１ｃは、窒化ガリウムで形成され、膜厚が３μｍであり、炭素濃度が１×１０19ｃｍ-3であり、貫通転位密度が５×１０5ｃｍ-2である。
　チャネル層２２は、窒化ガリウムで形成され、膜厚が１．０μｍであり、炭素濃度が５×１０16ｃｍ-3である。
　障壁層２３は、Ａｌ組成１７％の窒化アルミニウムガリウムで形成され、膜厚が３０ｎｍである。
　チャネル層２２と障壁層２３との界面には、ソース電極３１とドレイン電極３２との間に電子を流すチャネルとして、２次元電子ガス層４０が形成される。
　ソース電極３１およびドレイン電極３２は、Ｈｆ／Ａｌ／Ｈｆ／Ａｕで形成され、膜厚が１３／８５／１３／６０ｎｍである。なお、ソース電極３１およびドレイン電極３２に用いられる材料は、導電性を示す金属であり、障壁層２３とオーミック接合を形成する物質であればよい。
　ゲート電極３３は、ＷＮ／Ｗ／Ａｕで形成され、膜厚が１０／１０／１００ｎｍである。なお、ゲート電極３３に用いられる材料は、導電性を示す金属であり、障壁層２３とショットキー接合を形成する物質であればよい。なお、ゲート電極３３は、ソース電極３１とドレイン電極３２との間に配置されている。
　パッシベーション膜３４は、窒化珪素（ＳｉＮ）で形成され、膜厚が２０ｎｍである。障壁層２３の表面をパッシベーション膜３４で保護することによって、電流コラプスの発生を抑制することができる。
　次に、本発明の実施の形態２に係る半導体装置２の製造方法について説明する。半導体装置２の製造方法は、実施の形態１と略同様であり、バッファ層２１の成長条件が異なる。
　基板１０を１０％ＨＦ（フッ酸）溶液で洗浄した後、有機金属気相成長装置（ＭＯＣＶＤ）に導入する。基板１０は、流量が１０ｓｌｍの水素雰囲気中で基板温度１１００℃に加熱されて表面のクリーニングが行われる。
　そして、基板１０の上に、バッファ層２１、チャネル層２２、および障壁層２３を積層して結晶成長を行う。次に、各層の成長条件について説明する。
　バッファ層２１（カーボンドープ層２１ｃ）は、成長圧力を１３．３ｋＰａとし、基板温度を１１００℃で成膜した。ここで、カーボンドープ層２１ｃであるＧａＮの原料として、流量を７２０μｍｏｌ／ｍｉｎとしたＴＭＧと、流量を１２．５ｓｌｍとしたＮＨ3とを供給した。なお、カーボンドープ層２１ｃには、ＴＭＧに含まれる炭素が自動的にドーピングされ、成長圧力やＴＭＧの流量を変更することで、炭素濃度を調整することができる。また、原料を供給する時間を変更することで、カーボンドープ層２１ｃの膜厚を調整することができる。
　チャネル層２２は、成長圧力を１００ｋＰａとし、基板温度を１１００℃で成膜した。ここで、チャネル層２２であるＧａＮの原料として、流量を１００μｍｏｌ／ｍｉｎとしたＴＭＧと、流量を１２．５ｓｌｍとしたＮＨ3とを供給した。なお、チャネル層２２には、カーボンドープ層２１ｃと同様に、ＴＭＧに含まれる炭素が自動的にドーピングされる。また、ＴＭＧの流量を下げることで、チャネル層２２の炭素濃度を下げることができる。
　障壁層２３は、カーボンドープ層２１ｃと同様にして、成長圧力を１３．３ｋＰａとし、基板温度を１１００℃で成膜した。ここで、障壁層２３であるＡｌ0.17Ｇａ0.83Ｎの原料として、流量を８μｍｏｌ／ｍｉｎとしたＴＭＡと、流量を５０μｍｏｌ／ｍｉｎとしたＴＭＧと、流量を１２．５ｓｌｍとしたＮＨ3とを供給した。
　次に、ソース電極３１、ドレイン電極３２、およびゲート電極３３を形成する。ソース電極３１、ドレイン電極３２、およびゲート電極３３の製造方法は、特に限定されず、例えば、蒸着等の公知の方法を使用できる。
　また、障壁層２３の上に、プラズマＣＶＤ等の公知の方法でパッシベーション膜３４を形成する。
　＜測定結果＞
　次に、実施の形態１または実施の形態２に係る半導体装置の特性について説明する。なお、比較のため、実施の形態１と一部の構成要素の異なるサンプルを略同様の方法で製造し、特性を測定したので、併せて説明する。
　図３は、チャネル層の膜厚とオン状態破壊電圧との関係を示す特性図であって、図４は、図３のグラフの具体的な数値を示す特性図表である。
　実施の形態１および実施の形態２に係る半導体装置１（２）は、ノーマリーオンのトランジスタであって、ゲート電極３３に－５Ｖの電圧を印加したときにオフ状態となる。オン状態破壊電圧を測定する際は、ソース電極３１－ドレイン電極３２間に所定の直流電圧を印加した状態で、ゲート電極３３に０Ｖのパルス電圧（方形波）を印加して３μ秒間トランジスタをオンにして、トランジスタが破壊されるか否かを確認する。トランジスタが破壊されていないときは、ソース電極３１－ドレイン電極３２間に印加する電圧を上昇させて作業を繰り返し、トランジスタが破壊される限度の電圧をオン状態破壊電圧とする。
　オン状態破壊電圧を評価するため、チャネル層２２の膜厚が異なるサンプルを用意し、それぞれ複数回測定した。チャネル層２２の膜厚が０．５μｍの場合、オン状態破壊電圧は２４０～３２０Ｖであった。チャネル層２２の膜厚が０．８μｍの場合、オン状態破壊電圧は３１０～３４０Ｖであった。チャネル層２２の膜厚が１．０μｍの場合、オン状態破壊電圧は４００～４２０Ｖであった。チャネル層２２の膜厚が１．５μｍの場合、オン状態破壊電圧は４５０～４８０Ｖであった。チャネル層２２の膜厚が２．０μｍの場合、オン状態破壊電圧は４８０～５４０Ｖであった。上述した結果によると、チャネル層２２の膜厚が増加するとオン状態破壊電圧が増大し、膜厚が１．０μｍを越えると、オン状態破壊電圧は４００Ｖを超えた。なお、図３のグラフには、複数回測定した平均値が示されている。
　本発明に係る半導体装置は、民生用の電源回路におけるトランジスタとして適用できる。電源回路は、２００Ｖの電圧を出力できることが要求されており、回路内のトランジスタには、４００Ｖ程度の電圧が印加されると想定されている。ここで、オン状態破壊電圧が４００Ｖを超えていない場合、トランジスタの短絡破壊を生じる虞がある。つまり、チャネル層２２の膜厚を１μｍ以上とすることで、民生用の電源回路を動作させるのに必要なオン状態破壊電圧とすることができる。
　なお、チャネル層２２の膜厚は、１μｍ以上１．５μｍ以下とするのがさらに好ましい。この構成によると、横リーク電流をさらに抑制することができる。
　図５は、チャネル層の炭素濃度とオン抵抗との関係を示す特性図であって、図６は、図５のグラフの具体的な数値を示す特性図表である。
　オン抵抗を評価するため、チャネル層２２の炭素濃度が異なるサンプルを用意した。ソース電極３１－ドレイン電極３２間に１Ｖの電圧を印加したときのオン抵抗は、それぞれ２０Ωであった。そして、ソース電極３１－ドレイン電極３２間に４００Ｖの電圧を印加して、オン抵抗を測定した。つまり、ソース電極３１－ドレイン電極３２間に印加する電圧を、低電圧にした場合と高電圧にした場合とのオン抵抗を比較することで、電流コラプスの発生を確認する。なお、オン抵抗は、素子のサイズ（例えば、ソース電極３１－ドレイン電極３２間の距離、電極の面積）によって規定され、本実施の形態では、２０Ωが最小値である。
　チャネル層２２の炭素濃度が５．０×１０16ｃｍ-3の場合、オン抵抗は２０Ωであった。チャネル層２２の炭素濃度が８．０×１０16ｃｍ-3の場合、オン抵抗は４０Ωであった。チャネル層２２の炭素濃度が１．２×１０17ｃｍ-3の場合、オン抵抗は４０Ωであった。上述した結果によると、チャネル層２２の炭素濃度が５×１０16ｃｍ-3以下のとき、オン抵抗は増加しないことがわかる。つまり、オン抵抗が増加していないことから、電流コラプスが抑制されていることがわかる。
　図７は、チャネル層の膜厚と横リーク電流との関係を示す特性図であって、図８は、図７のグラフの具体的な数値を示す特性図表である。
　横リーク電流は、ドレイン電極３２に電圧を印加した状態で、トランジスタをオフにしたとき（ゲート電極３３に印加する電圧を－５Ｖとしたとき）にソース電極３１からドレイン電極３２に流れる電流を示す。
　横リーク電流を評価するため、チャネル層２２の膜厚が異なるサンプルを用意し、ドレイン電極３２に電圧を６００Ｖ印加した。チャネル層２２の膜厚が１．０μｍの場合、横リーク電流は１．０×１０-7Ａ／ｃｍであった。チャネル層２２の膜厚が２．０μｍの場合、横リーク電流は２．８×１０-7Ａ／ｃｍであった。チャネル層２２の膜厚が２．５μｍの場合、横リーク電流は５．０×１０-6Ａ／ｃｍであった。ソース電極３１－ドレイン電極３２間に電圧を６００Ｖ印加したときに流れる横リーク電流が、３．０×１０-7Ａ／ｃｍより小さければ、トランジスタをオンにしたとき（ゲート電極３３に印加する電圧を０Ｖとしたとき）にソース電極３１からドレイン電極３２に流れる電流（０．１Ａ／ｃｍ）に比べて充分小さいため、横リーク電流による損失を無視できる。
　図９は、バッファ層の炭素濃度と破壊電界強度との関係を示す特性図であって、図１０は、図９のグラフの具体的な数値を示す特性図表である。
　破壊電界強度を評価するため、バッファ層２１の炭素濃度が異なるサンプルを用意した。なお、バッファ層２１の膜厚は３μｍである。バッファ層２１の炭素濃度が５．０×１０16ｃｍ-3の場合、破壊電界強度は１．０５ＭＶ／ｃｍであった。バッファ層２１の炭素濃度が３．０×１０17ｃｍ-3の場合、破壊電界強度は１．５５ＭＶ／ｃｍであった。バッファ層２１の炭素濃度が２．０×１０18ｃｍ-3の場合、破壊電界強度は１．８５ＭＶ／ｃｍであった。バッファ層２１の炭素濃度が３．４×１０18ｃｍ-3の場合、破壊電界強度は２．２０ＭＶ／ｃｍであった。バッファ層２１の炭素濃度が２．１×１０19ｃｍ-3の場合、破壊電界強度は２．４３ＭＶ／ｃｍであった。上述した結果によると、バッファ層２１の炭素濃度を増加させると、破壊電界強度が増大し、炭素濃度が３．４×１０18ｃｍ-3以上のとき、破壊電界強度は２ＭＶ／ｃｍを越える。
　ところで、電源回路におけるトランジスタには、雷によるサージなどによって、想定以上の高電圧が印加される虞があるため、高い直流耐圧が要求されており、民生用の電源回路においては、６００Ｖ程度の直流耐圧が必要とされている。ここで、バッファ層２１の破壊電界強度が２ＭＶ／ｃｍであるならば、バッファ層２１の膜厚を３μｍ以上とすることで、半導体装置の直流耐圧を６００Ｖとすることができる。
　本発明は、パワーデバイス、パワーモジュールなど、パワーエレクトロニクスの技術分野に寄与するところが大きい。
　１、２  半導体装置
　１０　  基板
　１０ａ　シリコン基板
　１０ｂ　窒化ガリウム基板
　２１　  バッファ層
　２１ａ　シード層
　２１ｂ　超格子層
　２１ｃ　カーボンドープ層
　２２　  チャネル層
　２３　  障壁層
　３１　  ソース電極
　３２　　ドレイン電極
　３３　　ゲート電極
　３４　　パッシベーション膜
　４０　　２次元電子ガス層

Claims (7)

  1. 　基板の上に形成されたバッファ層と、
    　前記バッファ層の上に形成されたチャネル層と、
    　前記チャネル層の上に形成され、前記チャネル層とヘテロ接合を構成する障壁層とを備える半導体装置であって、
    　前記バッファ層および前記チャネル層は、窒化物半導体で形成されており、
    　前記チャネル層は、膜厚が１μｍ以上２μｍ以下であって、炭素濃度が５×１０16ｃｍ-3以下であることを特徴とする半導体装置。
  2. 　請求項１に記載の半導体装置であって、
    　前記バッファ層は、膜厚が３μｍ以上７μｍ以下であって、炭素濃度が３．４×１０18ｃｍ-3以上１×１０20ｃｍ-3以下であることを特徴とする半導体装置。
  3. 　請求項１または請求項２に記載の半導体装置であって、
    　前記バッファ層は、貫通転位密度が１×１０4ｃｍ-2以上１×１０6ｃｍ-2以下であることを特徴とする半導体装置。
  4. 　請求項１から請求項３までのいずれか１つに記載の半導体装置であって、
    　前記チャネル層は、窒化ガリウムで形成され、
    　前記障壁層は、窒化アルミニウムガリウムで形成されていることを特徴とする半導体装置。
  5. 　請求項４に記載の半導体装置であって、
    　前記バッファ層は、窒化ガリウムで形成されていることを特徴とする半導体装置。
  6. 　請求項４に記載の半導体装置であって、
    　前記バッファ層は、窒化ガリウムで形成され、前記チャネル層と接するカーボンドープ層と、窒化アルミニウムで形成された層と窒化アルミニウムガリウムで形成された層とが交互に積層された超格子層と、を含む構成であることを特徴とする半導体装置。
  7. 　請求項１から請求項６までのいずれか１つに記載の半導体装置であって、
    　前記基板は、シリコン、サファイア、炭化珪素、窒化ガリウム、またはホウ化ジルコニウムで形成されていることを特徴とする半導体装置。
PCT/JP2012/059648 2011-05-18 2012-04-09 半導体装置 WO2012157371A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011111015A JP2012243886A (ja) 2011-05-18 2011-05-18 半導体装置
JP2011-111015 2011-05-18

Publications (1)

Publication Number Publication Date
WO2012157371A1 true WO2012157371A1 (ja) 2012-11-22

Family

ID=47176712

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/059648 WO2012157371A1 (ja) 2011-05-18 2012-04-09 半導体装置

Country Status (2)

Country Link
JP (1) JP2012243886A (ja)
WO (1) WO2012157371A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2514918A (en) * 2013-05-14 2014-12-10 Covalent Materials Corp Nitride semiconductor substrate
CN106653839A (zh) * 2016-09-27 2017-05-10 华南理工大学 具有调制碳掺杂氮化镓高阻层的hemt结构及其制备方法
US10186588B1 (en) 2017-09-20 2019-01-22 Kabushiki Kaisha Toshiba Semiconductor substrate and semiconductor device
US20220376053A1 (en) * 2020-06-04 2022-11-24 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and manufacturing method thereof

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5912383B2 (ja) * 2011-10-03 2016-04-27 クアーズテック株式会社 窒化物半導体基板
KR101464854B1 (ko) 2013-01-14 2014-11-25 주식회사 엘지실트론 반도체 기판
US9306009B2 (en) * 2013-02-25 2016-04-05 Cree, Inc. Mix doping of a semi-insulating Group III nitride
US9368584B2 (en) * 2013-07-09 2016-06-14 Vishay General Semiconductor Llc Gallium nitride power semiconductor device having a vertical structure
KR101451257B1 (ko) 2013-10-25 2014-10-15 경북대학교 산학협력단 질화물 반도체 다이오드 및 그 제조방법
JP6534993B2 (ja) * 2014-04-04 2019-06-26 古河電気工業株式会社 窒化物半導体装置およびその製造方法、ならびにダイオードおよび電界効果トランジスタ
JP2016184663A (ja) * 2015-03-26 2016-10-20 株式会社豊田中央研究所 半導体ウエハ、半導体装置及び半導体ウエハの製造方法
JP6373224B2 (ja) * 2015-04-09 2018-08-15 三菱電機株式会社 ヘテロ接合電界効果型トランジスタおよびその製造方法
JP2016207934A (ja) * 2015-04-27 2016-12-08 シャープ株式会社 窒化物半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007097264A1 (ja) * 2006-02-20 2007-08-30 The Furukawa Electric Co., Ltd. 半導体素子
JP2007324263A (ja) * 2006-05-31 2007-12-13 Matsushita Electric Ind Co Ltd 電界効果トランジスタ及びその製造方法
JP2011082494A (ja) * 2009-09-14 2011-04-21 Covalent Materials Corp 化合物半導体基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007097264A1 (ja) * 2006-02-20 2007-08-30 The Furukawa Electric Co., Ltd. 半導体素子
JP2007324263A (ja) * 2006-05-31 2007-12-13 Matsushita Electric Ind Co Ltd 電界効果トランジスタ及びその製造方法
JP2011082494A (ja) * 2009-09-14 2011-04-21 Covalent Materials Corp 化合物半導体基板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2514918A (en) * 2013-05-14 2014-12-10 Covalent Materials Corp Nitride semiconductor substrate
US9117743B2 (en) 2013-05-14 2015-08-25 Covalent Materials Corportion Nitride semiconductor substrate
GB2514918B (en) * 2013-05-14 2015-10-28 Covalent Materials Corp Nitride semiconductor substrate
CN106653839A (zh) * 2016-09-27 2017-05-10 华南理工大学 具有调制碳掺杂氮化镓高阻层的hemt结构及其制备方法
US10186588B1 (en) 2017-09-20 2019-01-22 Kabushiki Kaisha Toshiba Semiconductor substrate and semiconductor device
US20220376053A1 (en) * 2020-06-04 2022-11-24 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2012243886A (ja) 2012-12-10

Similar Documents

Publication Publication Date Title
WO2012157371A1 (ja) 半導体装置
JP5634681B2 (ja) 半導体素子
JP5064824B2 (ja) 半導体素子
US8426893B2 (en) Epitaxial substrate for electronic device and method of producing the same
JP5665171B2 (ja) Ｉｉｉ族窒化物半導体電子デバイス、ｉｉｉ族窒化物半導体電子デバイスを作製する方法
US20100159656A1 (en) Method for fabricating semiconductor device
JP5654884B2 (ja) 窒化物半導体装置の製造方法
TW201405821A (zh) 半導體裝置
US20100038680A1 (en) Iii-nitride semiconductor field effect transistor
Zhou et al. Schottky source/drain InAlN/AlN/GaN MISHEMT with enhanced breakdown voltage
JP6225584B2 (ja) 半導体装置の評価方法、並びに半導体装置およびその製造方法
JP2008010526A (ja) 窒化物半導体装置及びその製造方法
WO2017002317A1 (ja) 半導体デバイス用基板、半導体デバイス、並びに半導体デバイスの製造方法
JP2013030725A (ja) 半導体装置
JP2013168433A (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
JP5341345B2 (ja) 窒化物半導体ヘテロ構造電界効果トランジスタ
JP2007080855A (ja) 電界効果型トランジスタ
JP2016134564A (ja) 半導体装置
JP2013008836A (ja) 窒化物半導体装置
KR20150091705A (ko) 질화물 반도체 소자 및 그 제조 방법
WO2012014675A1 (ja) 半導体素子、ｈｅｍｔ素子、および半導体素子の製造方法
US8283700B2 (en) Field effect transistor and manufacturing method thereof
JP2007200975A (ja) 半導体装置とその製造法
JP2007123824A (ja) Ｉｉｉ族窒化物系化合物半導体を用いた電子装置
US8884393B2 (en) Nitride compound semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12786589

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12786589

Country of ref document: EP

Kind code of ref document: A1