JP2013004924A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013004924A
JP2013004924A JP2011137754A JP2011137754A JP2013004924A JP 2013004924 A JP2013004924 A JP 2013004924A JP 2011137754 A JP2011137754 A JP 2011137754A JP 2011137754 A JP2011137754 A JP 2011137754A JP 2013004924 A JP2013004924 A JP 2013004924A
Authority
JP
Japan
Prior art keywords
buffer layer
layer
thickness
reciprocal
electron supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011137754A
Other languages
English (en)
Other versions
JP5799604B2 (ja
Inventor
Takeshi Nakada
健 中田
Keiichi Yui
圭一 由比
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2011137754A priority Critical patent/JP5799604B2/ja
Priority to US13/528,684 priority patent/US20120326165A1/en
Publication of JP2013004924A publication Critical patent/JP2013004924A/ja
Application granted granted Critical
Publication of JP5799604B2 publication Critical patent/JP5799604B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】電流の減少を抑制することが可能な半導体装置を提供すること。
【解決手段】本発明は、炭化シリコンからなる基板１０と、基板１０上に設けられた窒化アルミニウムからなるバッファ層１２と、バッファ層１２上に設けられた窒化ガリウムからなるチャネル層１４と、チャネル層１４上に設けられた窒化物半導体からなる電子供給層１６と、電子供給層１６上に設けられたソース電極２０、ドレイン電極２２及びゲート電極２４と、を具備し、バッファ層１２の厚さの逆数の平均値の逆数は２０ｎｍ以下であり、バッファ層１２の最も厚い部分と、最も薄い部分との厚さの差は６ｎｍ以上であることＨＥＭＴ１００である。
【選択図】図３

Description

本発明は半導体装置に関する。
窒化物半導体を用いたＨＥＭＴ（High Electron Mobility Transistor：高電子移動度トランジスタ）は、高周波用出力増幅用素子として用いられることがある。ＨＥＭＴでは、チャネル層と電子供給層との界面に生じる二次元電子ガス（２ＤＥＧ）をキャリアとして利用する。２ＤＥＧの電子が、窒化物半導体層中のトラップに捕獲されることで、ＨＥＭＴに流れる電流が変動することがある。特許文献１には、窒化ガリウム（ＧａＮ）層の品質を高めることで、電流の減少を抑制する発明が開示されている。
特開２００６−１４７６６３号公報
しかしながら、特許文献１記載の技術では、電流の減少の抑制が十分でないことがある。本願発明は、上記課題に鑑み、電流の減少を抑制することが可能な半導体装置を提供することを目的とする。
本発明は、炭化シリコンからなる基板と、前記基板上に設けられた窒化アルミニウムからなるバッファ層と、前記バッファ層上に設けられた窒化ガリウムからなるチャネル層と、前記チャネル層上に設けられた窒化物半導体からなる電子供給層と、前記電子供給層上に設けられたソース電極、ドレイン電極及びゲート電極と、を具備し、前記バッファ層の厚さの逆数の平均値の逆数は２０ｎｍ以下であり、前記バッファ層の最も厚い部分と、最も薄い部分との厚さの差は６ｎｍ以上である半導体装置である。本発明によれば、電流の減少を抑制することができる。
上記構成において、前記チャネル層は、ノンドープの窒化ガリウムからなる構成とすることができる。この構成によれば、電流の減少を効果的に抑制することができる。
上記構成において、前記厚さの逆数の平均値の逆数は１０ｎｍ以下である構成とすることができる。この構成によれば、電流の減少を効果的に抑制することができる。
上記構成において、前記バッファ層の厚さの平均値は６ｎｍ以上である構成とすることができる。この構成によれば、バッファ層を安定して製造することができる。
上記構成において、前記バッファ層の最も厚い部分と、最も薄い部分との厚さの差は１０ｎｍ以上である構成とすることができる。この構成によれば、バッファ層を、さらに安定して製造することができる。
本発明によれば、電流の減少を抑制することが可能な半導体装置を提供することができる。
図１（ａ）は、比較例に係るＨＥＭＴを例示する断面図である。図１（ｂ）は、比較例に係るＨＥＭＴのバンド構造を例示する模式図である。 図２は、比較例に係るＨＥＭＴの電流変化量を示すグラフである。 図３（ａ）は、実施例１に係るＨＥＭＴを例示する断面図である。図３（ｂ）は、ＡＦＭの測定結果を示すグラフである。 図４は、実施例１に係るＨＥＭＴのバンド構造を例示する模式図である。 図５は、実施例１に係るＨＥＭＴの電流変化量を示すグラフである。
まず比較例について説明する。図１（ａ）は、比較例に係るＨＥＭＴを例示する断面図である。
図１（ａ）に示すように、比較例に係るＨＥＭＴは、基板１１０、バッファ層１１２、チャネル層１１４、電子供給層１１６、ソース電極１２０、ドレイン電極１２２、ゲート電極１２４、及び保護層１２６を備える。
基板１１０は炭化シリコン（ＳｉＣ）からなる。バッファ層１１２は、窒化アルミニウム（ＡｌＮ）からなる。バッファ層１１２は、基板１１０上に設けられている。本比較例におけるバッファ層１１２は、一様な厚さを目指して結晶成長されたものであり、誤差以上の大きな凹凸は有さないものが選択されている。チャネル層１１４は、例えば厚さ１２００ｎｍの窒化ガリウム（ＧａＮ）からなる。チャネル層１１４は、バッファ層１１２上に設けられている。電子供給層１１６は、例えば厚さ２０ｎｍの窒化アルミニウムガリウム（ＡｌＧａＮ）からなる。電子供給層１１６は、チャネル層１１４上に設けられている。ソース電極１２０及びドレイン電極１２２は、例えば電子供給層１１６に近い方から順にチタン／アルミニウム（Ｔｉ／Ａｌ）、又はタンタル／アルミニウム（Ｔａ／Ａｌ）等の金属を積層して形成されるオーミック電極である。ゲート電極１２４は、例えば電子供給層１１６に近い方から順に、ニッケル／アルミニウム（Ｎｉ／Ａｌ）等の金属を積層してなる。ゲート電極１２４は、ソース電極１２０とドレイン電極１２２との間に位置する。
バッファ層１１２は、基板１１０の上面に接触している。チャネル層１１４は、例えばバッファ層１１２の上面に接触している。電子供給層１１６は、例えばチャネル層１１４の上面に接触している。ソース電極１２０、ドレイン電極１２２及びゲート電極１２４は、例えば電子供給層１１６の上面に接触している。ソース電極１２０及びドレイン電極１２２には、例えば金（Ａｕ）等の金属からなる配線が接続される。なお、配線は不図示である。電子供給層１１６上には例えば窒化シリコン（ＳｉＮ）等の絶縁体からなる保護層１２６が設けられている。
例えばソース電極１２０を接地し、ドレイン電極１２２に正電位、ゲート電極１２４に負電位をそれぞれ印加すると、チャネル層１１４の電子供給層１１６との界面付近の２ＤＥＧを通じて、ソース−ドレイン間に電流が流れる。
２ＤＥＧを構成する電子がトラップに捕獲されることにより、電流が減少することがある。チャネル層１１４に例えば鉄（Ｆｅ）又は炭素（Ｃ）等の不純物が含まれることにより、チャネル層１１４にトラップが形成されることがある。チャネル層１１４中の不純物濃度を低下させ、チャネル層１１４を形成するＧａＮを高品質化することにより、トラップの形成は抑制される。しかし、ＧａＮを高品質化した場合、電子が基板１１０に捕獲されることがある。この点について説明する。
図１（ｂ）は、比較例に係るＨＥＭＴのバンド構造を例示する模式図である。縦軸はエネルギーを表す。破線で示したＥｆはフェルミエネルギーを表す。実線で示したＥｃはコンダクションバンドのエネルギーを表す。図１（ｂ）において、ＨＥＭＴ１００Ｒの各部位に対応する領域は、図１（ａ）と同じ符号で示す。また格子斜線は２ＤＥＧを示す。
図１（ｂ）にブロック矢印で示すように、高品質化により、チャネル層１１４のコンダクションバンドはフェルミエネルギー側にシフトする。このため、チャネル層１１４にトラップが形成されることは抑制される。また、バッファ層１１２は、エネルギーギャップの大きな材料（ここではＡｌＮ）を使用しているため、基板１１０とチャネル層１１４との間の障壁となる。バッファ層１１２は、２ＤＥＧの電子が基板１１０に捕獲されることを抑制する。バッファ層１１２を厚くすることで、電子の捕獲はより抑制される。しかし例えば高電圧がかかるなど、強いストレスがＨＥＭＴ１００Ｒに加わることにより、図１（ｂ）に矢印で示すように、電子が障壁を乗り越え、基板１１０に捕獲されることがある。電子の捕獲により、コンダクションバンドが持ち上げられ、２ＤＥＧの濃度が低下する。その結果、電流が減少する。このように、ＨＥＭＴにおいては、基板１１０への電子の捕獲により、電流の減少が生じる恐れがあった。
電流の減少を抑制するためには、２ＤＥＧの濃度の低下を抑制すればよい。２ＤＥＧの濃度の低下を抑制するためには、基板１１０に捕獲された電子が、基板１１０からチャネル層１１４へと放出されればよい。基板１１０からチャネル層１１４へのリーク電流が流れることにより、電子がチャネル層１１４に放出される。基板１１０を形成するＳｉＣと、バッファ層１１２を形成するＡｌＮとの格子定数の差に起因して、バッファ層１１２に欠陥が生じることがある。リーク電流は、バッファ層１１２の欠陥を介して流れる。このような電子の放出は、プール・フレンケル（Poole Frenkel）型の伝導により行われる。電子の放出により発生するリーク電流の大きさは、バッファ層１２の厚さに依存する。電子の放出を促進するために、バッファ層１１２を薄くすることが考えられる。
電流の変化を検証するための実験について説明する。まずサンプルについて説明する。サンプルは図１（ａ）に示したＨＥＭＴ１００Ｒである。ＨＥＭＴの構成は、上記に例示したものである。ソース電極１２０及びドレイン電極１２２はＴｉ／Ａｌからなる。ゲート電極１２４はＮｉ／Ａｕからなる。
バッファ層１１２の厚さＴ（図１（ａ）参照）を変更し、電流変化量を検証した。測定の条件について説明する。Ｖｄｓ＝５０Ｖを印加して、ドレイン電流Ｉｄｓ＝１０ｍＡを流す。その後、Ｖｇ＝−１０Ｖ、Ｖｄｓ＝１００Ｖを５分間印加する（ストレス印加）。その後、ストレス印加前と同電圧をかけ、ドレイン電流を測定する。ストレス印加前後におけるドレイン電流の比を、電流変化量とした。実験の結果について説明する。
図２は、電流変化量を示すグラフである。図２に示すグラフは、本比較例において前述したように、バッファ層の厚みのバラつきが小さく、バッファ層には実質的に誤差以上の凹凸がないことを確認したサンプルを測定したものである。横軸はバッファ層の厚さＴを表す。縦軸は電流変化量を表す。電流変化量が０％であることは、ストレス印加後の電流が１０ｍＡであることを意味する。電流変化量が１００％であることは、ストレス印加後の電流が０ｍＡであることを意味する。
図２に示すように、バッファ層１１２の厚さＴが小さくなるほど、電流変化量は減少する。例えばＴ＝５０ｎｍにおいて、電流変化量は９０％を超える。これに対し、Ｔ＝２０ｎｍ付近では、電流変化量は６０％程度である。また、Ｔ＝１５ｎｍにおいて、電流変化量は約２０％となる。Ｔ＝１０ｎｍにおいて、電流変化量は１０％を下回る。Ｔ＝６ｎｍ付近において、電流変化量は５％程度である。このように、バッファ層１１２を薄くした場合、基板１１０に捕獲された電子が放出され、電流の減少が抑制される。
しかしながら、厚さＴの小さいバッファ層１１２の製造は困難である。特にＴ＝６ｎｍ以下の場合、その厚さの再現性が低下し、バッファ層１１２を安定して製造することが難しくなる。バッファ層１１２の厚さが安定しない結果、ＨＥＭＴの特性にもバラつきが生じることがある。安定したバッファ層の製造と、電流の減少の抑制とを両立することが求められる。
次に図面を用いて、本発明の実施例について説明する。
図３（ａ）は、実施例１に係るＨＥＭＴを例示する断面図である。図１（ａ）において例示した構成と同じ構成については、説明を省略する。
図３（ａ）に示すように、ＨＥＭＴ１００（半導体装置）は、基板１０、バッファ層１２、チャネル層１４、電子供給層１６、ソース電極２０、ドレイン電極２２、ゲート電極２４、保護層２６を備える。バッファ層１２は、例えば基板１０の上面に接触している。チャネル層１４は、例えばバッファ層１２の上面に接触している。電子供給層１６は、例えばチャネル層１４の上面に接触している。ソース電極２０、ドレイン電極２２及びゲート電極２４は、例えば電子供給層１６の上面に接触している。バッファ層１２は、ＡｌＮからなる。バッファ層１２の上面は凹凸を有する。なお、図３（ａ）におけるバッファ層１２の凹凸の深さ、数等は模式的なものである。
バッファ層１２の表面粗さを、ＡＦＭ（Atomic Force Microscope：原子間力顕微鏡）を用いて測定した。図３（ｂ）は、ＡＦＭの測定結果を示すグラフである。縦軸はＡＦＭによる測定値を表す。測定値はオフセットしている。横軸は、バッファ層１２の面方向における位置を表す。面方向における位置とは、測定の始点を基準とした位置である。測定は、面方向の一定間隔ごと行った。図３（ｂ）に示す表面粗さから、バッファ層１２の厚さは一様ではないことが分かる。
図３（ｂ）に測定結果を示したサンプルにおいて、バッファ層１２の厚さをバッファ層１２の最も薄い部分の厚さは９ｎｍである。バッファ層１２の最も厚い部分の厚さは２６ｎｍである。言い換えれば、バッファ層１２の最も厚い部分と、最も薄い部分との厚さの差は１７ｎｍである。ここで、バッファ層１２の厚さの平均値を平均厚さと定義する。厚さの逆数の平均値の逆数を、逆数平均厚さと定義する。上記サンプルにおいては、バッファ層１２の平均厚さは、例えば２０ｎｍである。バッファ層１２の逆数平均厚さは、例えば１５ｎｍである。本実施例は、図２において説明した比較例と比べて、その表面の凹凸が比較的大きいといえる。
次にバンド構造について説明する。図４は、実施例１に係るＨＥＭＴのバンド構造を例示する模式図である。図４では、バッファ層１２の厚さが薄い部分のバンド構造を示している。図４に示すように、バッファ層１２の凹部は、厚さが小さいため、障壁が薄い。矢印で示すように、基板１０に捕獲された電子は、バッファ層１２の薄い部分を通じて、チャネル層１４に放出されやすい。このように、バッファ層１２の薄い部分は、リーク電流が流れるリークパスとして、有効に機能する。電子が放出されることにより、コンダクションバンドの持ち上がりは抑制され、２ＤＥＧの濃度は高く維持される。
次に実験について説明する。実験では、図２において説明した実験と同様に、Ｖｇ＝−１０Ｖ、Ｖｄｓ＝１００Ｖを５分間印加するストレス印加前後における電流の変化を検証した。サンプルは図３に示したＨＥＭＴ１００である。ＨＥＭＴ１００の構成は上記に例示したものを用いた。ソース電極２０及びドレイン電極２２はＴｉ／Ａｌからなる。ゲート電極２４はＮｉ／Ａｕからなる。
図５は、電流変化量を示すグラフである。破線と実線とは、同じ電流変化量を、定義の異なる厚さに基づいてプロットしたグラフである。破線は、横軸に平均厚さをとったグラフを表す。実線は、横軸に逆数平均厚さをとったグラフを表す。
図５に示すように、平均厚さ及び逆数平均厚さが小さくなることに伴い、電流変化量は小さくなる。また、同じ電流変化量で比較した場合、平均厚さより、逆数平均厚さの方が小さい。
例えば電流変化量が６０％の場合、平均厚さは約２５ｎｍである。これに対し、逆数平均厚さは約２０ｎｍである。また、例えば電流変化量が約２０％の場合、平均厚さは約２０ｎｍである。これに対し、逆数平均厚さは約１５ｎｍである。同様に、平均厚さが約１５ｎｍ、逆数平均厚さが約１０ｎｍにおいて、電流変化量は約５％である。平均厚さが１５ｎｍ以下、逆数平均厚さが１０ｎｍ以下において、電流変化量は５％以下となる。
図５と図２とを比較すると、同程度の電流変化量を得るためには、図２の厚さＴと、図５の逆数平均厚さとを同程度にすればよいことが分かる。例えば電流変化量が約２０％である場合、図２の厚さＴ及び図５の逆数平均厚さは、共に１５ｎｍ程度である。これに対し、図５の平均厚さは２０ｎｍである。
図２において前述したように、比較例においては、厚さＴを小さくする場合、バッファ層１１２を安定して製造することが困難となる。これに対し、図５に示した実施例１では、逆数平均厚さを小さくする場合でも、平均厚さは逆数平均厚さより大きくすることができる。例えば、逆数平均厚さを６ｎｍ程度とした場合でも、平均厚さは約１０ｎｍとすることができる。従って、バッファ層１２を安定して製造し、かつ５％以下の電流変化量を得ることができる。
実施例１に係るＨＥＭＴ１００は、ＳｉＣからなる基板１０と、ＡｌＮからなるバッファ層１２と、ＧａＮからなるチャネル層１４と、ＡｌＧａＮからなる電子供給層１６と、ソース電極２０、ドレイン電極２２及びゲート電極２４と、を備える。バッファ層１２の逆数平均厚さは２０ｎｍ以下である。また、バッファ層１２の最も厚い部分と、最も薄い部分との厚さの差が６ｎｍ以上の条件であれば、バッファ層１２を安定して製造できる。すなわち、極めて平坦性の高いバッファ層１２は安定して製造することが困難であるが、逆数平均厚さが２０ｎｍ以下で、バッファ層１２の最も厚い部分と、最も薄い部分との厚さの差が６ｎｍ以上の条件においては、バッファ層１２を安定して製造することができる。また、バッファ層１２の最も厚い部分と、最も薄い部分との厚さの差は１０ｎｍ以上の条件においては、さらに安定して製造することができる。このような構成を採用することにより、バッファ層１２の薄い部分がリークパスとして機能する。従って、基板１０に捕獲された電子が、バッファ層１２の薄い部分から放出される。その結果、実施例１によれば、電流の減少を抑制することができる。
また逆数平均厚さを１５ｎｍ以下とすることで、電流変化量を２０％以下とすることができる。逆数平均厚さを１０ｎｍ以下とすることで、電流変化量を５％程度とすることができる。逆数平均厚さを５〜６ｎｍ程度とすることで、電流変化量を５％以下とすることができる。このように逆数平均厚さを小さくすることで、電流の減少を効果的に抑制することができる。また、平均厚さを大きくすることで、バッファ層１２の製造を安定して行うことができる。製造の安定のためには、平均厚さは６ｎｍ以上であることが好ましく、また平均厚さが１０ｎｍ以上であることがより好ましい。最も厚い部分と、最も薄い部分との厚さの差は例えば１２ｎｍ以上でもよいし、１５ｎｍ以上でもよい。バッファ層１２は、例えば９ｎｍ〜２６ｎｍの厚さを有するとしたが、変更可能である。
逆数平均厚さは、２０ｎｍより小さくてもよいし、１５ｎｍ、１０ｎｍ又は６ｎｍより小さくてもよい。平均厚さは、６ｎｍより大きくてもよいし、１０ｎｍより大きくてもよい。
チャネル層１４にトラップを形成しないためには、チャネル層１４を形成するＧａＮはノンドープのＧａＮであることが好ましい。ノンドープのＧａＮを用いることで、２ＤＥＧの電子は基板１０に捕獲されやすくなる。しかし、バッファ層１２に凹凸があるため、捕獲された電子は放出されやすい。このため、電流の減少は効果的に抑制される。
実施例１に係るＨＥＭＴ１００の製造方法の例について説明する。まず、ＳｉＣからなる基板１０上に、例えばＭＯＣＶＤ法（Metal Organic Chemical Vapor Deposition：有機金属気相成長法）を用いて、ＡｌＮからなるバッファ層１２をエピタキシャル成長させる。成長条件は以下の通りである。
原料：トリメチルアルミニウム（ＴＭＡ：Tri Methyl Aluminum）、アンモニア（ＮＨ３）
温度：１０８０℃
圧力：２６．６ｋＰａ
基板１０を形成するＳｉＣと、バッファ層１２を形成するＡｌＮとは格子定数が異なる。従って、バッファ層１２は、Ｓ−Ｋ成長モード（Stranski-Krastanov Growth Mode）で成長した結果、図３（ａ）のようなアイランド構造となる。また、比較例のように、一様な厚さのバッファ層を形成する場合、圧力は例えば１３．３ｋＰａ程度とする。実施例１のように、凹凸を有するバッファ層を形成する場合、上記のように２６．６ｋＰａ程度の高い圧力を加えることが好ましい。なお、凹凸を形成するためには、圧力以外に、例えば温度、ＴＭＧの量、ＮＨ３の量等を調整してもよい。
例えばＭＯＣＶＤ法を用いて、バッファ層１２の上に、ＧａＮからなるチャネル層１４をエピタキシャル成長させる。成長条件は以下の通りである。
原料：トリメチルガリウム（ＴＭＧ：Tri Methyl Gallium）、ＮＨ３
ＴＭＧの流量：９０μｍｏｌ／ｍｉｎ
ＮＨ３の流量 ：０．９ｍｏｌ／ｍｉｎ
温度：１０８０℃
圧力：１３．３ｋＰａ
例えばＭＯＣＶＤ法を用いて、チャネル層１４の上に、ＡｌＧａＮからなる電子供給層１６をエピタキシャル成長させる。成長条件は以下の通りである。
原料：ＴＭＡ、ＴＭＧ、ＮＨ３
温度：１０８０℃
圧力：１３．３ｋＰａ
電子供給層１６上に、例えば第１ＳｉＮ層を形成する。第１ＳｉＮ層をパターニングして、電子供給層１６を露出させる。露出した電子供給層１６上に、例えば蒸着法を用いて、Ｔｉ／Ａｌ等からなるオーミック電極を形成する。オーミック電極は、ソース電極２０及びドレイン電極２２として機能する。オーミック電極を形成した後にアニール処理を行う。
さらに第１ＳｉＮ層をパターニングして、電子供給層１６を露出させる。例えば蒸着法を用いて、電子供給層１６上に、Ｎｉ／Ａｕからなるゲート電極２４を形成する。ゲート電極２４を形成した後にアニール処理を行う。第１ＳｉＮ層、電子供給層１６及びゲート電極２４上に、第２ＳｉＮ層を設ける。第１ＳｉＮ層と第２ＳｉＮ層とで、保護層２６が形成される。以上によりＨＥＭＴ１００が形成される。なお、電子供給層１６上に、例えばＧａＮ等の窒化物半導体からなるキャップ層を設け、キャップ層上に各電極を設けてもよい。
電子供給層１６は、ＡｌＧａＮからなるとしたが、ＡｌＧａＮ以外の窒化物半導体からなるとしてもよい。窒化物半導体とは、窒素（Ｎ）を含む半導体であり、例えばＩｎＡｌＮ（窒化インジウムアルミニウム）、ＩｎＧａＮ（窒化インジウムガリウム）、ＩｎＮ（窒化インジウム）、及びＡｌＩｎＧａＮ（窒化アルミニウムインジウムガリウム）等がある。電子供給層１６は、窒化物半導体のうち、ＩｎＡｌＮ、ＡｌＩｎＧａＮ等からなるとしてもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ 基板
１２ バッファ層
１４ チャネル層
１６ 電子供給層
２０ ソース電極
２２ ドレイン電極
２４ ゲート電極
１００ ＨＥＭＴ

Claims (5)

  1. 炭化シリコンからなる基板と、
    前記基板上に設けられた窒化アルミニウムからなるバッファ層と、
    前記バッファ層上に設けられた窒化ガリウムからなるチャネル層と、
    前記チャネル層上に設けられた窒化物半導体からなる電子供給層と、
    前記電子供給層上に設けられたソース電極、ドレイン電極及びゲート電極と、を具備し、
    前記バッファ層の厚さの逆数の平均値の逆数は２０ｎｍ以下であり、
    前記バッファ層の最も厚い部分と、最も薄い部分との厚さの差は６ｎｍ以上であることを特徴とする半導体装置。
  2. 前記チャネル層は、ノンドープの窒化ガリウムからなることを特徴とする請求項１記載の半導体装置。
  3. 前記厚さの逆数の平均値の逆数は１０ｎｍ以下であることを特徴とする請求項１又は２記載の半導体装置。
  4. 前記バッファ層の厚さの平均値は６ｎｍ以上であることを特徴とする請求項１から３いずれか一項記載の半導体装置。
  5. 前記バッファ層の最も厚い部分と、最も薄い部分との厚さの差は１０ｎｍ以上であることを特徴とする請求項１から４いずれか一項記載の半導体装置。

JP2011137754A 2011-06-21 2011-06-21 半導体装置 Active JP5799604B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011137754A JP5799604B2 (ja) 2011-06-21 2011-06-21 半導体装置
US13/528,684 US20120326165A1 (en) 2011-06-21 2012-06-20 Hemt including ain buffer layer with large unevenness

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011137754A JP5799604B2 (ja) 2011-06-21 2011-06-21 半導体装置

Publications (2)

Publication Number Publication Date
JP2013004924A true JP2013004924A (ja) 2013-01-07
JP5799604B2 JP5799604B2 (ja) 2015-10-28

Family

ID=47361011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011137754A Active JP5799604B2 (ja) 2011-06-21 2011-06-21 半導体装置

Country Status (2)

Country Link
US (1) US20120326165A1 (ja)
JP (1) JP5799604B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6447273A (en) * 1987-08-12 1989-02-21 Sony Corp Switching power unit
JP2014175413A (ja) * 2013-03-07 2014-09-22 Sumitomo Electric Ind Ltd 半導体装置及びその製造方法
JP2015159300A (ja) * 2015-03-30 2015-09-03 富士通株式会社 化合物半導体装置及びその製造方法
JP2016201572A (ja) * 2016-08-22 2016-12-01 富士通株式会社 化合物半導体装置及びその製造方法
JP2017108174A (ja) * 2017-03-06 2017-06-15 富士通株式会社 化合物半導体装置及びその製造方法
JP2018163956A (ja) * 2017-03-24 2018-10-18 住友電気工業株式会社 窒化物半導体層の成長方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9263255B2 (en) 2012-03-19 2016-02-16 Seoul Viosys Co., Ltd. Method for separating epitaxial layers from growth substrates, and semiconductor device using same
CN104641453B (zh) * 2012-10-12 2018-03-30 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法以及制造iii族氮化物半导体器件的方法
JP2015185809A (ja) * 2014-03-26 2015-10-22 住友電気工業株式会社 半導体基板の製造方法及び半導体装置
US9530846B2 (en) * 2015-03-31 2016-12-27 Coorstek Kk Nitride semiconductor substrate
CN109659366A (zh) 2018-12-21 2019-04-19 英诺赛科（珠海）科技有限公司 高电子迁移率晶体管及其制造方法
US20220190148A1 (en) * 2020-12-15 2022-06-16 Texas Instruments Incorporated P type gallium nitride conformal epitaxial structure over thick buffer layer

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032524A (ja) * 2004-07-14 2006-02-02 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体ヘテロ構造電界効果トランジスタ構造とその作製法
JP2006286741A (ja) * 2005-03-31 2006-10-19 Eudyna Devices Inc 半導体装置およびその製造方法並びにその半導体装置製造用基板
JP2007123824A (ja) * 2005-09-27 2007-05-17 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体を用いた電子装置
JP2008103705A (ja) * 2006-09-20 2008-05-01 Matsushita Electric Ind Co Ltd 半導体装置
JP2008251966A (ja) * 2007-03-30 2008-10-16 Fujitsu Ltd 半導体エピタキシャル基板、化合物半導体装置、およびそれらの製造方法
JP2009260296A (ja) * 2008-03-18 2009-11-05 Hitachi Cable Ltd 窒化物半導体エピタキシャルウエハ及び窒化物半導体素子
JP2010056298A (ja) * 2008-08-28 2010-03-11 Ngk Insulators Ltd 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法
JP2010199597A (ja) * 2010-04-09 2010-09-09 Fujitsu Ltd 化合物半導体装置の製造方法
JP2011023677A (ja) * 2009-07-21 2011-02-03 Hitachi Cable Ltd 化合物半導体エピタキシャルウェハおよびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5465469B2 (ja) * 2008-09-04 2014-04-09 日本碍子株式会社 エピタキシャル基板、半導体デバイス基板、およびｈｅｍｔ素子

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032524A (ja) * 2004-07-14 2006-02-02 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体ヘテロ構造電界効果トランジスタ構造とその作製法
JP2006286741A (ja) * 2005-03-31 2006-10-19 Eudyna Devices Inc 半導体装置およびその製造方法並びにその半導体装置製造用基板
JP2007123824A (ja) * 2005-09-27 2007-05-17 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体を用いた電子装置
JP2008103705A (ja) * 2006-09-20 2008-05-01 Matsushita Electric Ind Co Ltd 半導体装置
JP2008251966A (ja) * 2007-03-30 2008-10-16 Fujitsu Ltd 半導体エピタキシャル基板、化合物半導体装置、およびそれらの製造方法
JP2009260296A (ja) * 2008-03-18 2009-11-05 Hitachi Cable Ltd 窒化物半導体エピタキシャルウエハ及び窒化物半導体素子
JP2010056298A (ja) * 2008-08-28 2010-03-11 Ngk Insulators Ltd 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法
JP2011023677A (ja) * 2009-07-21 2011-02-03 Hitachi Cable Ltd 化合物半導体エピタキシャルウェハおよびその製造方法
JP2010199597A (ja) * 2010-04-09 2010-09-09 Fujitsu Ltd 化合物半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6447273A (en) * 1987-08-12 1989-02-21 Sony Corp Switching power unit
JP2014175413A (ja) * 2013-03-07 2014-09-22 Sumitomo Electric Ind Ltd 半導体装置及びその製造方法
JP2015159300A (ja) * 2015-03-30 2015-09-03 富士通株式会社 化合物半導体装置及びその製造方法
JP2016201572A (ja) * 2016-08-22 2016-12-01 富士通株式会社 化合物半導体装置及びその製造方法
JP2017108174A (ja) * 2017-03-06 2017-06-15 富士通株式会社 化合物半導体装置及びその製造方法
JP2018163956A (ja) * 2017-03-24 2018-10-18 住友電気工業株式会社 窒化物半導体層の成長方法

Also Published As

Publication number Publication date
US20120326165A1 (en) 2012-12-27
JP5799604B2 (ja) 2015-10-28

Similar Documents

Publication Publication Date Title
JP5799604B2 (ja) 半導体装置
JP5634681B2 (ja) 半導体素子
US9123534B2 (en) Semiconductor device and method of manufacturing the same
JP5323527B2 (ja) ＧａＮ系電界効果トランジスタの製造方法
JP5810293B2 (ja) 窒化物半導体装置
US9553182B2 (en) Circuit structure, transistor and semiconductor device
US8648389B2 (en) Semiconductor device with spacer layer between carrier traveling layer and carrier supplying layer
US8653563B2 (en) Semiconductor device
JP2008124262A (ja) 選択再成長を用いたＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造方法
JP2010232297A (ja) 半導体装置
JP2009206163A (ja) ヘテロ接合型電界効果トランジスタ
JP5870574B2 (ja) 半導体装置、及び半導体装置の製造方法
JP6668597B2 (ja) 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
JP2013008836A (ja) 窒化物半導体装置
JP2018093076A (ja) 半導体装置の製造方法
US20180053648A1 (en) Method of manufacturing semiconductor device
US9437725B2 (en) Semiconductor device and semiconductor substrate
JP2009239144A (ja) 窒化ガリウム系化合物半導体からなる半導体素子及びその製造方法
JP2014110320A (ja) ヘテロ接合電界効果トランジスタ及びその製造方法
JP5664262B2 (ja) 電界効果型トランジスタ及び電界効果型トランジスタ用エピタキシャルウエハ
JP5778318B2 (ja) 半導体装置
WO2024040465A1 (en) Nitride-based semiconductor device and method for manufacturing the same
US10546746B2 (en) Process of forming semiconductor epitaxial substrate
JP2009231302A (ja) 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法
WO2015037288A1 (ja) 高電子移動度トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150728

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150810

R150 Certificate of patent or registration of utility model

Ref document number: 5799604

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250