JP2009099905A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009099905A
JP2009099905A JP2007272443A JP2007272443A JP2009099905A JP 2009099905 A JP2009099905 A JP 2009099905A JP 2007272443 A JP2007272443 A JP 2007272443A JP 2007272443 A JP2007272443 A JP 2007272443A JP 2009099905 A JP2009099905 A JP 2009099905A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
wiring member
inner lead
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007272443A
Other languages
English (en)
Other versions
JP2009099905A5 (ja
Inventor
Akihiko Tadaoka
明彦 忠岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2007272443A priority Critical patent/JP2009099905A/ja
Priority to US12/253,383 priority patent/US8030766B2/en
Publication of JP2009099905A publication Critical patent/JP2009099905A/ja
Publication of JP2009099905A5 publication Critical patent/JP2009099905A5/ja
Priority to US13/219,010 priority patent/US20110309483A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】製造歩留り、および、信頼性の低下を抑制しながら、更なる多ピン化、狭ピッチ化に対応することが可能な半導体装置を提供する。
【解決手段】この半導体装置は、上面上に複数の電極パッド２が設けられた半導体チップ１と、インナーリード部２１ｂを含み、インナーリード部２１ｂが半導体チップ１側となるように配された複数のリード端子２１と、互いに絶縁分離された複数の配線層３２を一主面上に有するシート状の配線部材３０と、少なくとも、半導体チップ１、インナーリード部２１ｂおよび配線部材３０を封止する封止樹脂層４０とを備えている。そして、半導体チップ１の電極パッド２とリード端子２１のインナーリード部２１ｂとは、配線部材３０の配線層３２を介して互いに電気的に接続されている。
【選択図】図１

Description

この発明は、半導体装置に関し、特に、リードフレームを用いて形成された樹脂封止型の半導体装置に関する。
従来、リードフレームを用いて形成された樹脂封止型の半導体装置の一例としてＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）型の半導体装置が知られている。このようなＱＦＰ型の半導体装置では、一般的に、リードフレームのインナーリード部（リード端子）の幅を狭くすることにより、半導体素子の高集積化に対応した多ピン化、狭ピッチ化が図られている。
しかしながら、インナーリード部（リード端子）の幅の形成には限界があるため、多ピン化によってインナーリード部（リード端子）の数を増加する場合には、リードフレーム自体の大きさを大きくする必要がある。そして、リードフレームを大きくした場合には、半導体チップの電極パッドと、対応するインナーリード部との間の距離が長くなる。これにより、電極パッドとインナーリード部とを電気的に接続するボンディングワイヤの長さが長くなるという不都合が生じる。
ここで、ボンディングワイヤの長さが一定以上の長さとなった場合には、封止樹脂で半導体チップを封止する樹脂封止工程において、封止樹脂の流れ方向にボンディングワイヤが変形する所謂ワイヤ流れが生じる。これにより、隣り合うボンディングワイヤ同士が接触することに起因して電気的な短絡が発生するという不都合が生じる。また、ＱＦＰ型の半導体装置では、一般的に、半導体チップの角部のボンディングワイヤが最も長くなるため、半導体装置の角部において上記したワイヤ流れの発生が顕著となる。
そこで、従来、半導体装置の角部におけるワイヤ流れを抑制することが可能なＱＦＰ型の半導体装置が知られている（たとえば、特許文献１参照）。上記特許文献１には、半導体チップの角部の電極パッドに接続されるインナーリード部が、隣り合うインナーリード部よりも半導体チップに接近するように配されたＱＦＰ型の半導体装置が開示されている。このように構成された従来の半導体装置では、半導体チップの角部のボンディングワイヤが他のボンディングワイヤよりも長くなるのを抑制することが可能となるので、半導体装置の角部におけるワイヤ流れを抑制することが可能となる。
特開平１０−１１６９５３号公報
しかしながら、上記特許文献１に開示された従来の半導体装置では、更なる多ピン化に対応するためにリード端子（インナーリード部）の数を更に増加させた場合には、リードフレームが更に大きくなるため、半導体装置の角部以外のボンディングワイヤが一定以上の長さになってしまうという不都合がある。このため、上記のように構成することによって、半導体装置の角部におけるワイヤ流れを抑制することできたとしても、半導体装置の角部以外の部分においてワイヤ流れが発生するという不都合がある。したがって、上記特許文献１の半導体装置では、更なる多ピン化、狭ピッチ化に対応しようとした場合には、ワイヤ流れに起因するボンディングワイヤ同士の電気的な短絡により、半導体装置の製造歩留り、および、信頼性が低下するという問題点がある。なお、樹脂封止工程における樹脂封止条件の変更や、ボンディングワイヤの材料変更などでは、上記した問題点を解消することは困難である。
この発明は、上記のような課題を解決するためになされたものであり、この発明の目的は、製造歩留り、および、信頼性の低下を抑制しながら、更なる多ピン化、狭ピッチ化に対応することが可能な半導体装置を提供することである。
上記目的を達成するために、この発明の一の局面による半導体装置は、一方表面上に複数の電極部が設けられた半導体チップと、半導体チップ側に一方端部が配された複数のリード端子と、互いに絶縁分離された複数の導体を一主面上に有するシート状の配線部材と、少なくとも、半導体チップ、リード端子の一方端部および配線部材を封止する封止樹脂層とを備えている。そして、半導体チップの電極部とリード端子の一方端部とは、配線部材の導体を介して互いに電気的に接続されている。
この一の局面による半導体装置では、上記のように、互いに絶縁分離された複数の導体を一主面上に有するシート状の配線部材を備え、この配線部材の導体を介して、半導体チップの電極部とリード端子の一方端部とを互いに電気的に接続することによって、半導体チップの電極部とリード端子の一方端部との電気的な接続にボンディングワイヤを用いた場合と異なり、ワイヤ流れのような問題が発生するのを抑制することができる。すなわち、封止樹脂層で半導体チップなどを封止する樹脂封止工程において、シート状の配線部材に設けられた導体は、ボンディングワイヤと異なり、封止樹脂の流れ方向に変形し難いので、多ピン化、狭ピッチ化に伴い、半導体チップの電極部と、対応するリード端子の一方端部との間の距離が長くなるとともに、配線部材の導体間の間隔が小さくなった場合でも、隣り合う導体同士の電気的な短絡を抑制することができる。これにより、更なる多ピン化、狭ピッチ化に対応しようとする場合でも、製造歩留り、および、信頼性の低下を抑制することができる。
上記一の局面による半導体装置において、好ましくは、半導体チップの電極部上およびリード端子の一方端部上には、それぞれ、金属バンプが形成されている。このように構成すれば、容易に、配線部材の導体を介して半導体チップの電極部とリード端子の一方端部とを互いに電気的に接続することができるので、容易に、製造歩留り、および、信頼性の低下を抑制しながら更なる多ピン化、狭ピッチ化を図ることができる。
この場合において、金属バンプは、スタッドバンプであることが好ましい。このように構成すれば、より容易に、配線部材の導体を介して、半導体チップの電極部とリード端子の一方端部とを互いに電気的に接続することができるので、より容易に、製造歩留り、および、信頼性の低下を抑制しながら更なる多ピン化、狭ピッチ化を図ることができる。
上記一の局面による半導体装置において、シート状の配線部材は、シート状のポリイミド部材を含んでいてもよい。
上記一の局面による半導体装置において、好ましくは、半導体チップの厚み方向において、リード端子の一方端部の上面と半導体チップの上面とが、略同じ高さとなるように構成されている。このように構成すれば、さらに容易に、配線部材の導体を介して、半導体チップの電極部とリード端子の一方端部とを互いに電気的に接続することができるので、さらに容易に、製造歩留り、および、信頼性の低下を抑制しながら更なる多ピン化、狭ピッチ化を図ることができる。
上記一の局面による半導体装置において、好ましくは、半導体装置は、半導体チップが封止樹脂層で封止されることによって、ＱＦＰ型のパッケージ形態に構成されている。このように構成すれば、多ピン化、狭ピッチ化され、かつ、製造歩留り、および、信頼性の低下が抑制された半導体装置を容易に得ることができる。
以上のように、本発明によれば、製造歩留り、および、信頼性の低下を抑制しながら、更なる多ピン化、狭ピッチ化に対応することが可能な半導体装置を容易に得ることができる。
以下、本発明を具体化した実施形態を図面に基づいて詳細に説明する。なお、本実施形態では、樹脂封止型の半導体装置の一例であるＱＦＰ型の半導体装置に本発明を適用した場合について説明する。
図１は、本発明の一実施形態による半導体装置の断面図である。図２は、本発明の一実施形態による半導体装置の一部を拡大して示した断面図である。図３は、本発明の一実施形態による半導体装置の配線部材の平面図である。図４および図５は、本発明の一実施形態による半導体装置の構造を説明するための図である。まず、図１〜図５を参照して、本発明の一実施形態による半導体装置の構造について説明する。
一実施形態による半導体装置は、図１に示すように、半導体チップ１と、半導体チップ１が固定されるダイパッド１０と、複数のリード端子２１と、半導体チップ１とリード端子２１とを電気的に接続するためのシート状の配線部材３０と、封止樹脂層４０とを備えている。
半導体チップ１は、シリコン基板から構成されており、一方主面（上面）に集積回路などが形成されている。また、半導体チップ１の一方主面（上面、一方表面）における外周部の領域には、複数の電極パッド２（図４および図５参照）が、半導体チップ１の外周縁部に沿うように所定の間隔を隔てて配列されている。この半導体チップ１は、図１、図２および図５に示すように、ハンダなどからなる接着層３を介して、ダイパッド１０の上面上に固定されている。なお、電極パッド２は、本発明の「電極部」の一例である。
ダイパッド１０は、図４および図５に示すように、平面的に見て、略四角形状に形成されているとともに、一体的に連結された４つの吊りリード１１を含んでいる。この４つの吊りリード１１は、ダイパッド１０の４つの角部の各々に１つずつ配置されており、平面的に見て、放射状に広がるように形成されている。また、４つの吊りリード１１は、後述するリードフレーム２０にダイパッド１０を保持するために設けられている。これらの吊りリード１１の各々は、ダイパッド１０がダウンセットされるように折り曲げられている。したがって、本実施形態のダイパッド１０は、図１に示すように、後述するインナーリード部２１ｂ（リード端子２１の一方端部）よりも下方側に配置された状態となっている。
複数のリード端子２１は、燐青銅や無酸素銅などの銅系（銅または銅合金）材料から構成されている。また、複数のリード端子２１の各々は、図１および図４に示すように、封止樹脂層４０から導出された部分であるアウターリード部２１ａと、半導体チップ１と共に封止樹脂層４０により覆われているインナーリード部２１ｂとを含んでいる。このアウターリード部２１ａは、図１に示すように、リード端子２１がガルウィング形状となるように折り曲げられており、ハンダ層４５を介して実装基板５０上に表面実装される。
また、複数のリード端子２１は、図４に示すように、互いに分離されているとともに、ダイパッド１０を４方向から囲むように配置されている。具体的には、複数のリード端子２１は、所定数のリード端子２１をそれぞれ含む４つのグループに分けられている。そして、その所定数のリード端子２１をそれぞれ含む４つのグループは、ダイパッド１０を４方向から囲むように配置されている。また、複数のリード端子２１の各々は、そのインナーリード部２１ｂ（リード端子２１の一方端部）が半導体チップ１側となるように配置されている。上記のように複数のリード端子２１を配置することにより、ガルウィング形状の複数のリード端子２１が４方向に所定数ずつ取り出される。
ここで、本実施形態では、図１および図２に示すように、半導体チップ１がダイパッド１０の上面上に固定された状態において、半導体チップ１の上面が、インナーリード部２１ｂの上面とＺ方向（半導体チップ１の厚み方向）に略同じ高さとなっている。また、複数のインナーリード部２１ｂの各々の上面上、および、半導体チップ１の電極パッド２の各々の上面上には、それぞれ、所定の高さを有するとともに、金（Ａｕ）からなる金属スタッドバンプ４および５が形成されている。なお、金属スタッドバンプ４および５は、本発明の「金属バンプ」および「スタッドバンプ」の一例である。また、金属スタッドバンプ４および５の各々の表面には、図示しない錫（Ｓｎ）メッキ層が形成されている。
また、図３に示すように、シート状の配線部材３０は、シート状のポリイミド部材３１の一方主面上に、互いに絶縁分離された複数の配線層３２が形成された構造を有している。このシート状の配線部材３０（ポリイミド部材３１）は、平面的に見て、四角形状を有している。また、シート状の配線部材３０（ポリイミド部材３１）は、後述する封止樹脂層４０の平面積よりも小さい平面積となるように構成されている。一方、複数の配線層３２の各々は、３０μｍ程度の厚みを有する金（Ａｕ）層から構成されており、蒸着法などによって、インナーリード部２１ｂと、そのインナーリード部２１ｂに対応する電極パッド２とを電気的に接続可能な配線パターンに形成されている。なお、配線層３２は、本発明の「導体」の一例である。
また、本実施形態では、リード端子２１と半導体チップ１とは、上記した配線部材３０の配線層３２を介して、互いに電気的に接続されている。具体的には、図２に示すように、配線層３２の一方端部および配線層３２の他方端部が、それぞれ、インナーリード部２１ｂ上に形成された金属スタッドバンプ４、および、電極パッド２上に形成された金属スタッドバンプ５と熱圧着（金錫共晶結合）により固定されている。これにより、リード端子２１のインナーリード部２１ｂと、半導体チップ１の電極パッド２とが、配線層３２を介して互いに電気的に接続されている。
また、封止樹脂層４０は、たとえば、エポキシ樹脂などの熱硬化性樹脂によって構成されており、半導体チップ１や配線部材３０などを樹脂封止することにより、ガスや水分などから半導体チップ１や配線部材３０などを保護する機能を有している。また、封止樹脂層４０は、図４に示すように、平面的に見て、四角形状に形成されている。すなわち、封止樹脂層４０は、平面的に見て、４つの辺を有している。この四角形状の封止樹脂層４０の４つの辺からは、それぞれ、所定数のリード端子２１（アウターリード部２１ａ）が突出している。
本実施形態では、上記のように、互いに絶縁分離された複数の配線層３２を一主面上に有するシート状の配線部材３０を備え、この配線部材３０の配線層３２を介して、半導体チップ１の電極パッド２とリード端子２１のインナーリード部２１ｂとを互いに電気的に接続することによって、半導体チップ１の電極パッド２とリード端子２１のインナーリード部２１ｂとの電気的な接続にボンディングワイヤを用いた場合と異なり、ワイヤ流れのような問題が発生するのを抑制することができる。すなわち、封止樹脂層４０で半導体チップ１などを封止する樹脂封止工程において、シート状の配線部材３０に設けられた配線層３２は、ボンディングワイヤと異なり、封止樹脂の流れ方向に変形し難いので、多ピン化、狭ピッチ化に伴い、半導体チップ１の電極パッド２と、対応するインナーリード部２１ｂとの間の距離が長くなるとともに、配線層３２間の間隔が小さくなった場合でも、隣り合う配線層３２同士の電気的な短絡を抑制することができる。これにより、更なる多ピン化、狭ピッチ化に対応しようとする場合でも、製造歩留り、および、信頼性の低下を抑制することができる。
また、本実施形態では、リード端子２１のインナーリード部２１ｂ上および半導体チップ１の電極パッド２上に、それぞれ、金属スタッドバンプ４および５を形成することによって、容易に、配線部材３０の配線層３２を、半導体チップ１の電極パッド２およびリード端子２１のインナーリード部２１ｂに電気的に接続することができるので、容易に、配線部材３０の配線層３２を介して、半導体チップ１の電極パッド２とリード端子２１のインナーリード部２１ｂとを互いに電気的に接続することができる。このため、容易に、製造歩留り、および、信頼性の低下を抑制しながら、更なる多ピン化、狭ピッチ化を図ることができる。
また、本実施形態では、半導体チップ１の厚み方向（Ｚ方向）において、インナーリード部２１ｂの上面と半導体チップ１の上面とが、略同じ高さとなるように半導体装置を構成することによって、より容易に、配線部材３０の配線層３２を介して、半導体チップ１の電極パッド２とリード端子２１のインナーリード部２１ｂとを互いに電気的に接続することができる。このため、より容易に、製造歩留り、および、信頼性の低下を抑制しながら、更なる多ピン化、狭ピッチ化を図ることができる。
また、本実施形態では、半導体チップ１を封止樹脂層４０で封止することにより、半導体装置をＱＦＰ型のパッケージ形態に構成することによって、多ピン化、狭ピッチ化され、かつ、製造歩留り、および、信頼性の低下が抑制された半導体装置を容易に得ることができる。
図６〜図１０は、本発明の一実施形態による半導体装置の製造方法を説明するための図である。次に、図１および図５〜図１０を参照して、本発明の一実施形態による半導体装置の製造方法について説明する。
まず、図６に示すように、燐青銅や無酸素銅などの銅系（銅または銅合金）材料から構成される薄板に、打ち抜きプレス加工またはエッチング加工などを施すことによって、リードフレーム２０を一体的に形成する。この際、リードフレーム２０は、複数のリード端子２１、ダム部２２、および、位置決め孔２３などを含むように構成する。なお、リードフレーム２０は、ダイパッド１０を含まないように構成する。
次に、リードフレーム２０のインナーリード部２１ｂの上面上に、金（Ａｕ）からなる金属スタッドバンプ４を形成する。次に、燐青銅や無酸素銅などの銅系（銅または銅合金）材料から構成される薄板に、打ち抜きプレス加工またはエッチング加工などを施すことによって、リードフレーム２０とは別体でダイパッド１０を形成する。この際、ダイパッド１０は、平面的に見て、四角形状に形成するとともに、図５および図７に示したように、ダイパッド１０の４つの角部に、平面的に見て、放射状に広がる吊りリード１１をそれぞれ一体的に形成する。
続いて、図５に示したように、半導体チップ１の電極パッド２の上面上に金（Ａｕ）からなる金属スタッドバンプ５を形成した後、この半導体チップ１を、接着層３を介してダイパッド１０の上面上に固定する。
そして、４つの吊りリード１１を折り曲げるとともに、図７に示すように、吊りリード１１の先端部を、リードフレーム２０の所定位置にそれぞれ接続する。これにより、ダイパッド１０がインナーリード部２１ｂよりも下方側に配置された状態でリードフレーム２０に接続され、図８に示すように、半導体チップ１の上面とインナーリード部２１ｂの上面とがＺ方向（半導体チップ１の厚み方向）に略同じ高さとなる。
次に、図８および図９に示すように、半導体チップ１の電極パッド２とインナーリード部２１ｂとを、配線部材３０の配線層３２を介して互いに電気的に接続する。具体的には、配線層３２と半導体チップ１とが対向するように、シート状の配線部材３０を半導体チップ１上に配置した後、配線層３２の一方端部がインナーリード部２１ｂの金属スタッドバンプ４と当接するとともに、配線層３２の他方端部が電極パッド２の金属スタッドバンプ５と当接するように、シート状の配線部材３０の位置合わせを行う。そして、熱圧着装置などによって、配線層３２の一方端部および配線層３２の他方端部を、それぞれ、インナーリード部２１ｂの金属スタッドバンプ４、および、電極パッド２の金属スタッドバンプ５と熱圧着（金錫共晶結合）することにより、配線層３２と金属スタッドバンプ４および５とを固定する。
続いて、トランスファ成形装置などを用いて、図１０に示すように、封止樹脂層４０で、半導体チップ１、ダイパッド１０、シート状の配線部材３０、および、リード端子２１のインナーリード部２１ｂなどを樹脂封止する。
その後、吊りリード１１の封止樹脂層４０からの突出部、リード端子２１（アウターリード部２１ａ）、および、ダム部２２をそれぞれ切断する。最後に、アウターリード部２１ａを封止樹脂層４０の外部でガルウィング形状に折り曲げる。このようにして、図１に示した本発明の一実施形態による半導体装置が製造される。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
たとえば、上記実施形態では、ＱＦＰ型の半導体装置に本発明を適用した例を示したが、本発明はこれに限らず、ＱＦＰ型の半導体装置以外の例えばＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置やＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−Ｌｅａｄｅｄ Ｐａｃｋａｇｅ）型の半導体装置に本発明を適用してもよい。また、半導体装置を、ＱＦＰ型、ＢＧＡ型およびＱＦＮ型以外のパッケージ形態に構成してもよい。
また、上記実施形態では、配線層および金属スタッドバンプを金（Ａｕ）から構成した例を示したが、本発明はこれに限らず、配線層および金属スタッドバンプを金（Ａｕ）以外の導電性材料から構成してもよい。たとえば、配線層および金属スタッドバンプを銅（Ｃｕ）から構成してもよい。なお、このように構成した場合には、製造コスト削減の効果が得られる。
また、上記実施形態では、インナーリード部の上面上および電極パッドの上面上に、それぞれ、金属スタッドバンプを形成した例を示したが、本発明はこれに限らず、インナーリード部の上面上および電極パッドの上面上に、金属スタッドバンプを形成しない構成にしてもよい。また、インナーリード部の上面の所定部分に、金属スタッドバンプに代えて、厚みの大きいメッキ層を形成してもよい。
また、上記実施形態では、シート状のポリイミド部材を用いて配線部材を構成した例を示したが、本発明はこれに限らず、ポリイミド部材以外の絶縁部材を用いて配線部材を構成してもよい。
また、上記実施形態では、半導体チップの上面とインナーリード部の上面とが、Ｚ方向（半導体チップの厚み方向）に略同じ高さとなるように半導体装置を構成した例を示したが、本発明はこれに限らず、半導体チップの上面とインナーリード部の上面とが異なる高さとなるように半導体装置を構成してもよい。
また、上記実施形態では、ダイパッドを、リードフレームと同じ材料から構成した例を示したが、本発明はこれに限らず、ダイパッドを、リードフレームとは異なる材料から構成してもよい。たとえば、ダイパッドを、４２Ａｌｌｏｙ合金やコバール（Ｋｏｖａｒ）合金から構成してもよい。
本発明の一実施形態による半導体装置の断面図である。 本発明の一実施形態による半導体装置の一部を拡大して示した断面図である。 本発明の一実施形態による半導体装置の配線部材の平面図である。 本発明の一実施形態による半導体装置の平面図である。 本発明の一実施形態による半導体装置のダイパッドの構造を説明するための斜視図である。 本発明の一実施形態による半導体装置の製造方法を説明するための平面図である。 本発明の一実施形態による半導体装置の製造方法を説明するための平面図である。 本発明の一実施形態による半導体装置の製造方法を説明するための断面図である。 本発明の一実施形態による半導体装置の製造方法を説明するための平面図である。 本発明の一実施形態による半導体装置の製造方法を説明するための平面図である。
符号の説明
１ 半導体チップ
２ 電極パッド（電極部）
３ 接着層
４、５ 金属スタッドバンプ（金属バンプ、スタッドバンプ）
１０ ダイパッド
１１ 吊りリード
２０ リードフレーム
２１ リード端子
２１ａ アウターリード部
２１ｂ インナーリード部（リード端子の一方端部）
２２ ダム部
３０ 配線部材
３１ ポリイミド部材
３２ 配線層（導体）
４０ 封止樹脂層
４５ ハンダ層
５０ 実装基板

Claims (6)

  1. 一方表面上に複数の電極部が設けられた半導体チップと、
    前記半導体チップ側に一方端部が配された複数のリード端子と、
    互いに絶縁分離された複数の導体を一主面上に有するシート状の配線部材と、
    少なくとも、前記半導体チップ、前記リード端子の一方端部および前記配線部材を封止する封止樹脂層とを備え、
    前記半導体チップの電極部と前記リード端子の一方端部とは、前記配線部材の導体を介して互いに電気的に接続されていることを特徴とする、半導体装置。
  2. 前記半導体チップの電極部上および前記リード端子の一方端部上には、それぞれ、金属バンプが形成されていることを特徴とする、請求項１に記載の半導体装置。
  3. 前記金属バンプは、スタッドバンプであることを特徴とする、請求項２に記載の半導体装置。
  4. 前記シート状の配線部材は、シート状のポリイミド部材を含むことを特徴とする、請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記半導体チップの厚み方向において、前記リード端子の一方端部の上面と前記半導体チップの上面とが、略同じ高さとなるように構成されていることを特徴とする、請求項１〜４のいずれか１項に記載の半導体装置。
  6. 前記半導体チップが前記封止樹脂層で封止されることによって、ＱＦＰ型のパッケージ形態に構成されていることを特徴とする、請求項１〜５のいずれか１項に記載の半導体装置。
JP2007272443A 2007-10-19 2007-10-19 半導体装置 Pending JP2009099905A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007272443A JP2009099905A (ja) 2007-10-19 2007-10-19 半導体装置
US12/253,383 US8030766B2 (en) 2007-10-19 2008-10-17 Semiconductor device
US13/219,010 US20110309483A1 (en) 2007-10-19 2011-08-26 Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007272443A JP2009099905A (ja) 2007-10-19 2007-10-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2009099905A true JP2009099905A (ja) 2009-05-07
JP2009099905A5 JP2009099905A5 (ja) 2010-11-11

Family

ID=40562642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007272443A Pending JP2009099905A (ja) 2007-10-19 2007-10-19 半導体装置

Country Status (2)

Country Link
US (2) US8030766B2 (ja)
JP (1) JP2009099905A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5817445B2 (ja) * 2010-11-19 2015-11-18 セイコーエプソン株式会社 回路基板
US9141157B2 (en) * 2011-10-13 2015-09-22 Texas Instruments Incorporated Molded power supply system having a thermally insulated component
US9041205B2 (en) 2013-06-28 2015-05-26 Intel Corporation Reliable microstrip routing for electronics components
KR20150018350A (ko) * 2013-08-08 2015-02-23 삼성전자주식회사 지문인식장치와 그 제조방법 및 전자기기
JP6284397B2 (ja) * 2014-03-10 2018-02-28 エイブリック株式会社 半導体装置及びその製造方法
JP2015176907A (ja) 2014-03-13 2015-10-05 ルネサスエレクトロニクス株式会社 半導体装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51140479A (en) * 1975-05-30 1976-12-03 Hitachi Ltd Semiconductor device
JPH0661406A (ja) * 1991-02-08 1994-03-04 Toshiba Corp 半導体装置及び半導体装置の製造方法及びテ−プキャリア
JPH07142488A (ja) * 1993-11-15 1995-06-02 Nec Corp バンプ構造及びその製造方法並びにフリップチップ実装 構造
JPH088387A (ja) * 1994-06-20 1996-01-12 Nec Kansai Ltd 樹脂モールド型電子部品
JPH0817870A (ja) * 1994-07-05 1996-01-19 Hitachi Ltd 半導体装置
JPH1187405A (ja) * 1997-09-10 1999-03-30 Oki Electric Ind Co Ltd 半導体装置の外部端子の製造方法
JPH11121542A (ja) * 1997-10-21 1999-04-30 Iwate Toshiba Electron Kk 半導体チップ及びｔａｂテープ
JP2001024139A (ja) * 1999-07-05 2001-01-26 Hitachi Ltd 半導体装置およびその製造方法
JP2003297874A (ja) * 2002-03-29 2003-10-17 Nec Electronics Corp 電子部品の接続構造及び接続方法
JP2004281947A (ja) * 2003-03-18 2004-10-07 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープの製造方法及びスペーサテープ

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58143541A (ja) * 1982-02-22 1983-08-26 Hitachi Ltd 半導体装置
JPS6092646A (ja) * 1983-10-27 1985-05-24 Toshiba Corp 二層構造リ−ドフレ−ム
US4607276A (en) * 1984-03-08 1986-08-19 Olin Corporation Tape packages
JPH0212937A (ja) * 1988-06-30 1990-01-17 Toshiba Corp Ｔａｂ用フィルムテープキャリア
US5164336A (en) * 1989-09-11 1992-11-17 Nippon Steel Corporation Method of connecting tab tape to semiconductor chip, and bump sheet and bumped tape used in the method
JP3059560B2 (ja) * 1991-12-25 2000-07-04 株式会社日立製作所 半導体装置の製造方法およびそれに使用される成形材料
JPH05267555A (ja) * 1992-03-23 1993-10-15 Hitachi Ltd 半導体装置およびその製造方法並びにそれに使用されるリードフレームおよびその製造方法
JPH06302653A (ja) * 1993-04-15 1994-10-28 Rohm Co Ltd 半導体装置
JPH07161902A (ja) * 1993-12-02 1995-06-23 Hitachi Ltd 半導体装置およびその製造に用いるリードフレーム
KR950034696A (ko) * 1994-05-16 1995-12-28 김광호 초박형 반도체 패키지 및 그 제조방법
JP2546195B2 (ja) * 1994-10-06 1996-10-23 日本電気株式会社 樹脂封止型半導体装置
US5929517A (en) * 1994-12-29 1999-07-27 Tessera, Inc. Compliant integrated circuit package and method of fabricating the same
JP3170182B2 (ja) * 1995-08-15 2001-05-28 株式会社東芝 樹脂封止型半導体装置及びその製造方法
JPH10116953A (ja) 1996-10-09 1998-05-06 Oki Electric Ind Co Ltd リードフレーム及びこれを用いた半導体装置
US6337522B1 (en) * 1997-07-10 2002-01-08 International Business Machines Corporation Structure employing electrically conductive adhesives
SG111958A1 (en) * 1998-03-18 2005-06-29 Hitachi Cable Semiconductor device
JP2001244292A (ja) * 2000-03-01 2001-09-07 Mitsubishi Electric Corp 半導体装置のワイヤボンデイング装置およびワイヤボンデイング方法
US6791166B1 (en) * 2001-04-09 2004-09-14 Amkor Technology, Inc. Stackable lead frame package using exposed internal lead traces
KR101010114B1 (ko) * 2003-08-29 2011-01-24 르네사스 일렉트로닉스 가부시키가이샤 리드 프레임의 제조 방법
JP4290154B2 (ja) * 2004-12-08 2009-07-01 キヤノン株式会社 液体吐出記録ヘッドおよびインクジェット記録装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51140479A (en) * 1975-05-30 1976-12-03 Hitachi Ltd Semiconductor device
JPH0661406A (ja) * 1991-02-08 1994-03-04 Toshiba Corp 半導体装置及び半導体装置の製造方法及びテ−プキャリア
JPH07142488A (ja) * 1993-11-15 1995-06-02 Nec Corp バンプ構造及びその製造方法並びにフリップチップ実装 構造
JPH088387A (ja) * 1994-06-20 1996-01-12 Nec Kansai Ltd 樹脂モールド型電子部品
JPH0817870A (ja) * 1994-07-05 1996-01-19 Hitachi Ltd 半導体装置
JPH1187405A (ja) * 1997-09-10 1999-03-30 Oki Electric Ind Co Ltd 半導体装置の外部端子の製造方法
JPH11121542A (ja) * 1997-10-21 1999-04-30 Iwate Toshiba Electron Kk 半導体チップ及びｔａｂテープ
JP2001024139A (ja) * 1999-07-05 2001-01-26 Hitachi Ltd 半導体装置およびその製造方法
JP2003297874A (ja) * 2002-03-29 2003-10-17 Nec Electronics Corp 電子部品の接続構造及び接続方法
JP2004281947A (ja) * 2003-03-18 2004-10-07 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープの製造方法及びスペーサテープ

Also Published As

Publication number Publication date
US8030766B2 (en) 2011-10-04
US20110309483A1 (en) 2011-12-22
US20090102029A1 (en) 2009-04-23

Similar Documents

Publication Publication Date Title
US7042071B2 (en) Leadframe, plastic-encapsulated semiconductor device, and method for fabricating the same
US7274088B2 (en) Flip-chip semiconductor package with lead frame as chip carrier and fabrication method thereof
US7579674B2 (en) Semiconductor package configuration with improved lead portion arrangement
US7948068B2 (en) Semiconductor device having a chip mounting portion and a plurality of suspending leads supporting the chip mounting portion and each suspension lead having a bent portion
US6781240B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
KR101286874B1 (ko) 반도체 장치 및 그 제조 방법
US7964941B2 (en) Semiconductor device and manufacturing method of the same
JP2009094118A (ja) リードフレーム、それを備える電子部品及びその製造方法
TWI455269B (zh) 晶片封裝結構及其製作方法
US20110309483A1 (en) Semiconductor Device
JP4547086B2 (ja) 半導体装置
US20090039509A1 (en) Semiconductor device and method of manufacturing the same
US20090206459A1 (en) Quad flat non-leaded package structure
US10290593B2 (en) Method of assembling QFP type semiconductor device
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
KR100772103B1 (ko) 적층형 패키지 및 그 제조 방법
TW202203386A (zh) 四方扁平無引腳封裝結構
JPH11297917A (ja) 半導体装置及びその製造方法
JP4140012B2 (ja) チップ状電子部品、その製造方法及び実装構造
TWI761105B (zh) 半導體封裝結構及導線架
JP4994883B2 (ja) 樹脂封止型半導体装置
JP2005197496A (ja) 回路基板及び回路基板の製造方法、並びに半導体パッケージ及び半導体パッケージの製造方法。
KR20230102923A (ko) 리드 프레임 및 이를 포함하는 반도체 패키지
KR20040013736A (ko) 반도체 패키지 제조방법
JP4892418B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100922

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120309

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121106