JPH0817870A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0817870A JPH0817870A JP6153165A JP15316594A JPH0817870A JP H0817870 A JPH0817870 A JP H0817870A JP 6153165 A JP6153165 A JP 6153165A JP 15316594 A JP15316594 A JP 15316594A JP H0817870 A JPH0817870 A JP H0817870A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- package
- semiconductor device
- semiconductor chip
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/79—Apparatus for Tape Automated Bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 リードの機械的強度向上および実装の信頼性
向上。 【構成】 半導体装置１において、パッケージ２から突
出するアウターリード１０は、０．１５ｍｍ程度の厚さ
のリードフレームから形成される。アウターリード１０
は、３５μｍ程度の厚さの銅箔に比較して厚いため、リ
ード３の機械的強度が銅箔の場合に比較して強くなる。
このため、半導体装置のリペア時、アウターリードが変
形し難くなる。インナーリード１１と半導体チップ４の
電極６との接続は絶縁フィルム１５の表面に設けた銅箔
層１６で接続されている。銅箔層１６は、金バンプ７，
８を介してチップ４の電極６およびインナーリード１１
の内端に接続されている。銅箔層１６は絶縁フィルム１
５に張り付けられることから、外力に対して強く変形し
難い。このため、電極とインナーリードとの電気的接続
の信頼性が高くなる。
向上。 【構成】 半導体装置１において、パッケージ２から突
出するアウターリード１０は、０．１５ｍｍ程度の厚さ
のリードフレームから形成される。アウターリード１０
は、３５μｍ程度の厚さの銅箔に比較して厚いため、リ
ード３の機械的強度が銅箔の場合に比較して強くなる。
このため、半導体装置のリペア時、アウターリードが変
形し難くなる。インナーリード１１と半導体チップ４の
電極６との接続は絶縁フィルム１５の表面に設けた銅箔
層１６で接続されている。銅箔層１６は、金バンプ７，
８を介してチップ４の電極６およびインナーリード１１
の内端に接続されている。銅箔層１６は絶縁フィルム１
５に張り付けられることから、外力に対して強く変形し
難い。このため、電極とインナーリードとの電気的接続
の信頼性が高くなる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
パッケージ内における半導体チップの電極とリードとを
電気的に接続するボンディング技術に関する。
パッケージ内における半導体チップの電極とリードとを
電気的に接続するボンディング技術に関する。
【０００２】
【従来の技術】電子機器は、機能面から高密度実装化
が、実装面から軽量化，小型化，薄型化が要請されてい
る。また、電子部品の製造コストの低減のために、パッ
ケージ形態としては材料が安くかつ生産性が良好な樹脂
封止（レジンパッケージ）型半導体装置が多用されてい
る。レジンパッケージ型半導体装置としては、金属製の
リードフレームを用いるもの、絶縁性フィルムの表面に
リードを形成したＴＣＰ（Tape Carrier Package）等が
知られている。
が、実装面から軽量化，小型化，薄型化が要請されてい
る。また、電子部品の製造コストの低減のために、パッ
ケージ形態としては材料が安くかつ生産性が良好な樹脂
封止（レジンパッケージ）型半導体装置が多用されてい
る。レジンパッケージ型半導体装置としては、金属製の
リードフレームを用いるもの、絶縁性フィルムの表面に
リードを形成したＴＣＰ（Tape Carrier Package）等が
知られている。
【０００３】レジンパッケージ型半導体装置について
は、工業調査会発行「電子材料」1990年11月号、同年11
月１日発行、Ｐ29〜Ｐ35に記載されている。この文献に
は、高密度実装が可能となるパッケージとして、ＳＯＰ
（Small Outline Package ），ＱＦＰ（Quad Flat Pack
age ），ＳＯＪ（Small Outline J Leaded）等について
記載されている。これらのパッケージにおいては、半導
体チップの電極とリードは金線等からなる導電性のワイ
ヤで接続されている。この文献には、表面実装パッケー
ジは実装工程のハンダ処理において、激しい熱ストレス
がパッケージに加わり、この応力に起因してワイヤショ
ート・断線, ワイヤ剥がれが発生することが指摘されて
いる。
は、工業調査会発行「電子材料」1990年11月号、同年11
月１日発行、Ｐ29〜Ｐ35に記載されている。この文献に
は、高密度実装が可能となるパッケージとして、ＳＯＰ
（Small Outline Package ），ＱＦＰ（Quad Flat Pack
age ），ＳＯＪ（Small Outline J Leaded）等について
記載されている。これらのパッケージにおいては、半導
体チップの電極とリードは金線等からなる導電性のワイ
ヤで接続されている。この文献には、表面実装パッケー
ジは実装工程のハンダ処理において、激しい熱ストレス
がパッケージに加わり、この応力に起因してワイヤショ
ート・断線, ワイヤ剥がれが発生することが指摘されて
いる。
【０００４】ＴＣＰ技術については、工業調査会発行
「電子材料」1993年５月号、同年５月１日発行、Ｐ33〜
Ｐ40や「電子材料」1992年別冊号、平成４年11月20日発
行、P136〜P141に記載されている。前者の文献には、リ
ペア用として使用できるマニュアルアウタリードボンダ
が紹介されている。また、後者の文献には、ＴＣＰのリ
ードは厚さ３５μｍ程度の銅パターンにサブミクロンオ
ーダーのＳｎメッキが施されたものであることが記載さ
れている。
「電子材料」1993年５月号、同年５月１日発行、Ｐ33〜
Ｐ40や「電子材料」1992年別冊号、平成４年11月20日発
行、P136〜P141に記載されている。前者の文献には、リ
ペア用として使用できるマニュアルアウタリードボンダ
が紹介されている。また、後者の文献には、ＴＣＰのリ
ードは厚さ３５μｍ程度の銅パターンにサブミクロンオ
ーダーのＳｎメッキが施されたものであることが記載さ
れている。
【０００５】
【発明が解決しようとする課題】電極間をワイヤで接続
する構造の半導体装置では、前記のようにワイヤが変形
してショート不良を起こしたり、断線不良を起こす場合
がある。また、半導体装置の製造におけるパッケージ前
の段階でもワイヤのショート不良や断線不良を起こすこ
とがある。また、ワイヤとして金を使用するものは、金
の原価が高いことから半導体装置のコストが高くなる。
する構造の半導体装置では、前記のようにワイヤが変形
してショート不良を起こしたり、断線不良を起こす場合
がある。また、半導体装置の製造におけるパッケージ前
の段階でもワイヤのショート不良や断線不良を起こすこ
とがある。また、ワイヤとして金を使用するものは、金
の原価が高いことから半導体装置のコストが高くなる。
【０００６】ＴＣＰ構造の半導体装置においては、リー
ドは銅箔をパターニングして形成していることと、銅箔
が３５μｍ程度と薄いことから機械的強度が弱い。した
がって、リペア時アウターリードのパターンが損なわれ
る。そこで、本発明者はリードフレームを使用して半導
体装置を製造することによって高いリード強度を維持
し、かつＴＣＰの絶縁性フィルム構造を採用することに
よってワイヤの廃止化による組立および実装の歩留り向
上を考え本発明をなした。
ドは銅箔をパターニングして形成していることと、銅箔
が３５μｍ程度と薄いことから機械的強度が弱い。した
がって、リペア時アウターリードのパターンが損なわれ
る。そこで、本発明者はリードフレームを使用して半導
体装置を製造することによって高いリード強度を維持
し、かつＴＣＰの絶縁性フィルム構造を採用することに
よってワイヤの廃止化による組立および実装の歩留り向
上を考え本発明をなした。
【０００７】本発明の目的は、半導体チップの電極とリ
ードとの電気的接続の信頼性が高い半導体装置を提供す
ることにある。
ードとの電気的接続の信頼性が高い半導体装置を提供す
ることにある。
【０００８】本発明の他の目的は、アウターリードの機
械的強度が高い半導体装置を提供することにある。
械的強度が高い半導体装置を提供することにある。
【０００９】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、本発明の半導体装置は、
矩形状のパッケージと、前記パッケージ内に配設される
半導体チップと、前記半導体チップの周囲に内端を臨ま
せ他端を前記パッケージの外に突出させる複数のリード
と、前記半導体チップの電極と前記リードの内端とを電
気的に接続する接続手段とを有する半導体装置であっ
て、前記パッケージ内において半導体チップ上に位置す
るとともに半導体チップからリードの内端部分に亘って
延在する板状の絶縁性フィルム（絶縁体）と、前記絶縁
性フィルムの表面に設けられた銅箔層（導体層）とを有
し、前記銅箔層は各リードの内端と前記半導体チップの
各電極とを（金バンプ）バンプ電極を介して電気的に接
続し、かつ前記リードは金属板片で形成されている構造
となっている。
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、本発明の半導体装置は、
矩形状のパッケージと、前記パッケージ内に配設される
半導体チップと、前記半導体チップの周囲に内端を臨ま
せ他端を前記パッケージの外に突出させる複数のリード
と、前記半導体チップの電極と前記リードの内端とを電
気的に接続する接続手段とを有する半導体装置であっ
て、前記パッケージ内において半導体チップ上に位置す
るとともに半導体チップからリードの内端部分に亘って
延在する板状の絶縁性フィルム（絶縁体）と、前記絶縁
性フィルムの表面に設けられた銅箔層（導体層）とを有
し、前記銅箔層は各リードの内端と前記半導体チップの
各電極とを（金バンプ）バンプ電極を介して電気的に接
続し、かつ前記リードは金属板片で形成されている構造
となっている。
【００１１】
【作用】上記した手段によれば、本発明の半導体装置に
おいては、半導体チップの各電極と各リードは、各銅箔
層によって電気的に接続されているが、前記銅箔層は板
状の絶縁性フィルムに張り付きかつ覆われていることか
ら、ワイヤのように変形し難くなり、半導体チップの電
極とリードとの電気的接続の信頼性が高くなる。このた
め、半導体装置の製造時、外力が作用しても半導体チッ
プの電極とリードとの電気的接続が損傷することがな
く、組立の歩留りが向上する。また、半導体装置の実装
においても、実装時の熱によって前記銅箔層が断線等を
伴う変形も生じ難く、実装の歩留りも高くなり、実装の
信頼性が高くなる。
おいては、半導体チップの各電極と各リードは、各銅箔
層によって電気的に接続されているが、前記銅箔層は板
状の絶縁性フィルムに張り付きかつ覆われていることか
ら、ワイヤのように変形し難くなり、半導体チップの電
極とリードとの電気的接続の信頼性が高くなる。このた
め、半導体装置の製造時、外力が作用しても半導体チッ
プの電極とリードとの電気的接続が損傷することがな
く、組立の歩留りが向上する。また、半導体装置の実装
においても、実装時の熱によって前記銅箔層が断線等を
伴う変形も生じ難く、実装の歩留りも高くなり、実装の
信頼性が高くなる。
【００１２】本発明の半導体装置は、パッケージから突
出するリードが０．１５ｍｍ程度と厚く、銅箔の３５μ
ｍに比較して厚くなるため、リードの機械的強度が高く
なる。したがって、リペア時リードが曲がり難くなる。
出するリードが０．１５ｍｍ程度と厚く、銅箔の３５μ
ｍに比較して厚くなるため、リードの機械的強度が高く
なる。したがって、リペア時リードが曲がり難くなる。
【００１３】
【実施例】以下図面を参照して本発明の一実施例につい
て説明する。図１は本発明の半導体装置の断面図、図２
は半導体装置の製造におけるインナーリードと電極との
接続状態を示す拡大断面図、図３はリードフレームの平
面図である。半導体装置１は、外観的にはレジンからな
るパッケージ２と、このパッケージ２の周縁から突出す
る複数のリード３とからなっている。パッケージ２から
突出するリード３、すなわちアウターリード１０は、表
面実装に適したガルウィング型となっている。パッケー
ジ２はエポキシ樹脂からなるとともに、厚さは２．７ｍ
ｍ程度となっている。リード３は鉄−ニッケル系合金で
形成され、厚さは０．１５〜０．１８ｍｍ程度となって
いる。半導体装置１は、その製造においてリードフレー
ムが使用されるとともに、チップボンディング等の組立
の後、トランスファモールドによってパッケージを形成
し、かつ不要リードフレーム部分の除去、リード成形と
続く一連の確立した半導体装置製造技術によって製造さ
れる。
て説明する。図１は本発明の半導体装置の断面図、図２
は半導体装置の製造におけるインナーリードと電極との
接続状態を示す拡大断面図、図３はリードフレームの平
面図である。半導体装置１は、外観的にはレジンからな
るパッケージ２と、このパッケージ２の周縁から突出す
る複数のリード３とからなっている。パッケージ２から
突出するリード３、すなわちアウターリード１０は、表
面実装に適したガルウィング型となっている。パッケー
ジ２はエポキシ樹脂からなるとともに、厚さは２．７ｍ
ｍ程度となっている。リード３は鉄−ニッケル系合金で
形成され、厚さは０．１５〜０．１８ｍｍ程度となって
いる。半導体装置１は、その製造においてリードフレー
ムが使用されるとともに、チップボンディング等の組立
の後、トランスファモールドによってパッケージを形成
し、かつ不要リードフレーム部分の除去、リード成形と
続く一連の確立した半導体装置製造技術によって製造さ
れる。
【００１４】パッケージ２内にはチップ（半導体チッ
プ）４が位置している。チップ４は、品種によってその
厚さが２８０〜５５０μｍ程度と変わる。チップ４はパ
ッケージ２内に位置するタブ５と呼称される支持板上
に、金−シリコンの共晶層や接着剤を介して固定されて
いる。タブ５はリード３と同じ厚さとなっている。チッ
プ４の表面（上面）には、図２に示すように電極６が設
けられている。この電極６は、アルミニウムで形成され
ている。また、電極６上には接続体としての金バンプ
（バンプ電極）７が取り付けられている。
プ）４が位置している。チップ４は、品種によってその
厚さが２８０〜５５０μｍ程度と変わる。チップ４はパ
ッケージ２内に位置するタブ５と呼称される支持板上
に、金−シリコンの共晶層や接着剤を介して固定されて
いる。タブ５はリード３と同じ厚さとなっている。チッ
プ４の表面（上面）には、図２に示すように電極６が設
けられている。この電極６は、アルミニウムで形成され
ている。また、電極６上には接続体としての金バンプ
（バンプ電極）７が取り付けられている。
【００１５】一方、前記リード３においては、その内端
部分、すなわちパッケージ２内に延在するインナーリー
ド１１の先端部分は、前記チップ４の周囲に延在してい
る。また、リード３の内端部分の上面には、図２に示す
ように接続体としての金バンプ８が取り付けられてい
る。この金バンプ８をリード３に形成するために、たと
えばリード３の上面には部分的に金等からなるメッキ膜
９が設けられている。
部分、すなわちパッケージ２内に延在するインナーリー
ド１１の先端部分は、前記チップ４の周囲に延在してい
る。また、リード３の内端部分の上面には、図２に示す
ように接続体としての金バンプ８が取り付けられてい
る。この金バンプ８をリード３に形成するために、たと
えばリード３の上面には部分的に金等からなるメッキ膜
９が設けられている。
【００１６】他方、前記パッケージ２内には前記チップ
４からリード３の内端部分に亘って対面するように板状
の絶縁フィルム１５（絶縁体）が配置されている。この
絶縁フィルム１５はエポキシ樹脂からなるとともに、厚
さが７５μｍ程度となっている。また、絶縁フィルム１
５の下面には、図２に示すように導体層１６が所望パタ
ーンとなるように形成されている。導体層１６は、絶縁
フィルム１５の表面に接着剤１７を介して貼着した厚さ
３５μｍ程度の銅箔をエッチングすることによって形成
される。前記銅箔層の表面にはサブミクロン単位の厚さ
の錫層が設けられている。各導体層（銅箔層）１６の内
端は前記チップ４の電極６上の金バンプ７に金−錫合金
層を介して接着されるとともに、外端は対応するリード
３の内端上の金バンプ８に金−錫合金層を介して接着さ
れている。導体層１６と電極６およびリード３とが金バ
ンプ７，８を介して接続された状態では、金バンプ７，
８の厚さは２０μｍ程度となっている。
４からリード３の内端部分に亘って対面するように板状
の絶縁フィルム１５（絶縁体）が配置されている。この
絶縁フィルム１５はエポキシ樹脂からなるとともに、厚
さが７５μｍ程度となっている。また、絶縁フィルム１
５の下面には、図２に示すように導体層１６が所望パタ
ーンとなるように形成されている。導体層１６は、絶縁
フィルム１５の表面に接着剤１７を介して貼着した厚さ
３５μｍ程度の銅箔をエッチングすることによって形成
される。前記銅箔層の表面にはサブミクロン単位の厚さ
の錫層が設けられている。各導体層（銅箔層）１６の内
端は前記チップ４の電極６上の金バンプ７に金−錫合金
層を介して接着されるとともに、外端は対応するリード
３の内端上の金バンプ８に金−錫合金層を介して接着さ
れている。導体層１６と電極６およびリード３とが金バ
ンプ７，８を介して接続された状態では、金バンプ７，
８の厚さは２０μｍ程度となっている。
【００１７】このような半導体装置１は、前記タブ５の
下面側のレジン厚さは０．１〜０．２ｍｍ程度、絶縁フ
ィルム１５上のレジン厚さは０．１〜０．２ｍｍ程度と
なっている。
下面側のレジン厚さは０．１〜０．２ｍｍ程度、絶縁フ
ィルム１５上のレジン厚さは０．１〜０．２ｍｍ程度と
なっている。
【００１８】つぎに、本発明の半導体装置の製造方法に
ついて説明する。本発明の半導体装置１を製造する場
合、図３に示すようなリードフレーム２１が用意され
る。このリードフレーム２１は、Ｆｅ−Ｎｉ合金板（あ
るいはＣｕ合金板等）をエッチングによりまたはプレス
によってパターニングすることによって製造される。リ
ードフレーム２１は同図に示すように、一対の平行に延
在する外枠２２と、この一対の外枠２２を連結しかつ外
枠２２に直交する方向に延在する一対の内枠２３とによ
って形成される枠構造となっている。また、前記枠の中
央には矩形状のタブ（支持体）５が配置されているとと
もに、このタブ５は一対の枠の隅の太幅部２４から延在
するタブ吊りリード２５によって支持されている。ま
た、前記内枠２３および外枠２２から前記タブ５に向か
って複数のリード３が延在している。また、相互に平行
に延在するリード部分において、各リード３はダム２６
によって連結されている。このダム２６は、前記内枠２
３または外枠２２に平行に配置されるとともに、枠の隅
の太幅部２４に連結されている。また、図２に示すよう
に、リード３の内端部分は一段上方に折れ曲がって内端
が高くなっているとともに、タブ吊りリード２５も途中
で一段高く折れ曲がり、タブ５が高くなっている。ま
た、各リード３の内端部分（インナーリード１１部分の
先端部分）には、高さ２０数μｍの金バンプ（バンプ電
極）８が設けられている。この金バンプ８を形成するた
めの下地処理として、リード３の表面には部分的に金等
からなるメッキ膜９が形成されている（図３では図示せ
ず）。金バンプ８は、図２に示すように、前記メッキ膜
９上に形成される。
ついて説明する。本発明の半導体装置１を製造する場
合、図３に示すようなリードフレーム２１が用意され
る。このリードフレーム２１は、Ｆｅ−Ｎｉ合金板（あ
るいはＣｕ合金板等）をエッチングによりまたはプレス
によってパターニングすることによって製造される。リ
ードフレーム２１は同図に示すように、一対の平行に延
在する外枠２２と、この一対の外枠２２を連結しかつ外
枠２２に直交する方向に延在する一対の内枠２３とによ
って形成される枠構造となっている。また、前記枠の中
央には矩形状のタブ（支持体）５が配置されているとと
もに、このタブ５は一対の枠の隅の太幅部２４から延在
するタブ吊りリード２５によって支持されている。ま
た、前記内枠２３および外枠２２から前記タブ５に向か
って複数のリード３が延在している。また、相互に平行
に延在するリード部分において、各リード３はダム２６
によって連結されている。このダム２６は、前記内枠２
３または外枠２２に平行に配置されるとともに、枠の隅
の太幅部２４に連結されている。また、図２に示すよう
に、リード３の内端部分は一段上方に折れ曲がって内端
が高くなっているとともに、タブ吊りリード２５も途中
で一段高く折れ曲がり、タブ５が高くなっている。ま
た、各リード３の内端部分（インナーリード１１部分の
先端部分）には、高さ２０数μｍの金バンプ（バンプ電
極）８が設けられている。この金バンプ８を形成するた
めの下地処理として、リード３の表面には部分的に金等
からなるメッキ膜９が形成されている（図３では図示せ
ず）。金バンプ８は、図２に示すように、前記メッキ膜
９上に形成される。
【００１９】つぎに、このようなリードフレーム２１の
タブ５上に、金−シリコンの共晶層や接着剤を介して半
導体チップ４が固定される。
タブ５上に、金−シリコンの共晶層や接着剤を介して半
導体チップ４が固定される。
【００２０】つぎに、一面に導体層（銅箔層）１６を設
けた矩形板状の絶縁フィルム（絶縁体）１５が用意され
る。前記銅箔層の表面には、金バンプ７，８との接続の
ためにサブミクロン単位の厚さの錫層が設けられてい
る。前記導体層１６は、図１および図２に示すように、
チップ４の所定の電極６と所定のリード３を電気的に接
続するようにパターニングされている。そこで、図３に
示すように、絶縁フィルム１５がリードフレーム２１上
に重ねられる。この際、図２に示すように、チップ４お
よびリード３の各金バンプ７，８に、絶縁フィルム１５
の導体層１６が重なるようにする。つぎに前記絶縁フィ
ルム１５とチップ４およびリード３間には所定の荷重
（たとえば、４０ｇ）と所定の温度（たとえば、５００
℃）が加えられ、金バンプ７，８と導体層１６との接続
がなされる。
けた矩形板状の絶縁フィルム（絶縁体）１５が用意され
る。前記銅箔層の表面には、金バンプ７，８との接続の
ためにサブミクロン単位の厚さの錫層が設けられてい
る。前記導体層１６は、図１および図２に示すように、
チップ４の所定の電極６と所定のリード３を電気的に接
続するようにパターニングされている。そこで、図３に
示すように、絶縁フィルム１５がリードフレーム２１上
に重ねられる。この際、図２に示すように、チップ４お
よびリード３の各金バンプ７，８に、絶縁フィルム１５
の導体層１６が重なるようにする。つぎに前記絶縁フィ
ルム１５とチップ４およびリード３間には所定の荷重
（たとえば、４０ｇ）と所定の温度（たとえば、５００
℃）が加えられ、金バンプ７，８と導体層１６との接続
がなされる。
【００２１】つぎに、組立が終了したリードフレーム２
１は、常用のトランスファモールド装置によって、所定
部がモールドされてパッケージ２が形成される。その
後、不要リードフレーム部分が切断除去されるととも
に、リード成形が行われ、図１に示されるようなガルウ
ィング型の半導体装置１が製造される。
１は、常用のトランスファモールド装置によって、所定
部がモールドされてパッケージ２が形成される。その
後、不要リードフレーム部分が切断除去されるととも
に、リード成形が行われ、図１に示されるようなガルウ
ィング型の半導体装置１が製造される。
【００２２】このような半導体装置１においては以下の
効果が得られる。
効果が得られる。
【００２３】（１）本発明の半導体装置においては、半
導体チップの電極とリードは、銅箔層によって電気的に
接続されるが、前記銅箔層は絶縁性フィルムに張り付き
かつ覆われていることから、ワイヤのように変形し難く
なり、半導体チップの電極とリードとの電気的接続の信
頼性が高くなる。このため、半導体装置の製造時、外力
が作用しても半導体チップの電極とリードとの電気的接
続が損傷することがなく、組立の歩留りが向上する。ま
た、半導体装置の実装においても、実装時の熱によって
前記銅箔層が断線等を伴う変形も生じ難く、実装の歩留
りも高くなり、実装の信頼性が高くなる。
導体チップの電極とリードは、銅箔層によって電気的に
接続されるが、前記銅箔層は絶縁性フィルムに張り付き
かつ覆われていることから、ワイヤのように変形し難く
なり、半導体チップの電極とリードとの電気的接続の信
頼性が高くなる。このため、半導体装置の製造時、外力
が作用しても半導体チップの電極とリードとの電気的接
続が損傷することがなく、組立の歩留りが向上する。ま
た、半導体装置の実装においても、実装時の熱によって
前記銅箔層が断線等を伴う変形も生じ難く、実装の歩留
りも高くなり、実装の信頼性が高くなる。
【００２４】（２）本発明の半導体装置においては、パ
ッケージから突出するリード、すなわちアウターリード
は、リードフレームから形成される厚い金属板片で形成
されているため、機械強度が高くなる。すなわち、リー
ドは０．１５ｍｍの厚さとなり、ＴＣＰの銅箔による３
５μｍ程度の厚さのリードに比較して大幅に厚いため、
機械的強度が高くなる。したがって、搬送中あるいは半
導体装置のリペア時、アウターリードのパターンが損な
われなくなるという効果が得られる。
ッケージから突出するリード、すなわちアウターリード
は、リードフレームから形成される厚い金属板片で形成
されているため、機械強度が高くなる。すなわち、リー
ドは０．１５ｍｍの厚さとなり、ＴＣＰの銅箔による３
５μｍ程度の厚さのリードに比較して大幅に厚いため、
機械的強度が高くなる。したがって、搬送中あるいは半
導体装置のリペア時、アウターリードのパターンが損な
われなくなるという効果が得られる。
【００２５】（３）本発明の半導体装置においては、イ
ンナーリードボンディングを行う材料としては、銅箔層
と金バンプによるため、高価な金ワイヤを使用した半導
体装置に比較して製造コストが安価となるという効果が
得られる。
ンナーリードボンディングを行う材料としては、銅箔層
と金バンプによるため、高価な金ワイヤを使用した半導
体装置に比較して製造コストが安価となるという効果が
得られる。
【００２６】（４）上記（１）〜（３）により、本発明
によれば、半導体チップの電極とリードとの電気的接続
の信頼性が高い半導体装置を安価に提供することができ
るという相乗効果が得られる。
によれば、半導体チップの電極とリードとの電気的接続
の信頼性が高い半導体装置を安価に提供することができ
るという相乗効果が得られる。
【００２７】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、たとえば、
前記絶縁性フィルムの代わりにセラミック板等の薄い絶
縁板を使用しても良い。また、導体層は導体ペーストの
印刷・焼成等によって形成しても良い。また、本発明の
半導体装置においては、半導体チップの電極とリードと
の電気的な接続は、絶縁性フィルムの一面に形成された
銅箔層を利用する構造となっていることから、電極を半
導体チップの中央部分にも形成することが可能となる。
この場合、回路設計の余裕度が向上するという効果が得
られる。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、たとえば、
前記絶縁性フィルムの代わりにセラミック板等の薄い絶
縁板を使用しても良い。また、導体層は導体ペーストの
印刷・焼成等によって形成しても良い。また、本発明の
半導体装置においては、半導体チップの電極とリードと
の電気的な接続は、絶縁性フィルムの一面に形成された
銅箔層を利用する構造となっていることから、電極を半
導体チップの中央部分にも形成することが可能となる。
この場合、回路設計の余裕度が向上するという効果が得
られる。
【００２８】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるトラン
スファモールドによるレジンパッケージ型半導体装置の
製造技術に適用した場合について説明したが、それに限
定されるものではない。
なされた発明をその背景となった利用分野であるトラン
スファモールドによるレジンパッケージ型半導体装置の
製造技術に適用した場合について説明したが、それに限
定されるものではない。
【００２９】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。本発明の半導体装置は、アウターリ
ードを銅箔に比較して機械的強度が大きいリードフレー
ムから形成するため、アウターリードの機械的強度が高
くなる。したがって、リペア時にアウターリードが変形
し難くなる。また、本発明の半導体装置においては、リ
ードと半導体チップの電極との接続を絶縁フィルムの表
面に設けた銅箔層で接続する構造となっていることか
ら、半導体チップの電極とリードとの電気的接続の信頼
性が高くなる。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。本発明の半導体装置は、アウターリ
ードを銅箔に比較して機械的強度が大きいリードフレー
ムから形成するため、アウターリードの機械的強度が高
くなる。したがって、リペア時にアウターリードが変形
し難くなる。また、本発明の半導体装置においては、リ
ードと半導体チップの電極との接続を絶縁フィルムの表
面に設けた銅箔層で接続する構造となっていることか
ら、半導体チップの電極とリードとの電気的接続の信頼
性が高くなる。
【図１】本発明の半導体装置の一実施例による断面図で
ある。
ある。
【図２】本発明の半導体装置の製造におけるインナーリ
ードと電極との接続状態を示す拡大断面図である。
ードと電極との接続状態を示す拡大断面図である。
【図３】本発明の半導体装置の製造に使用するリードフ
レームの平面図である。
レームの平面図である。
１…半導体装置、２…パッケージ、３…リード、４…チ
ップ、５…タブ、６…電極、７，８…金バンプ、９…メ
ッキ膜、１０…アウターリード、１１…インナーリー
ド、１５…絶縁フィルム、１６…導体層（銅箔層）、１
７…接着剤、２１…リードフレーム、２２…外枠、２３
…内枠、２４…太幅部、２５…タブ吊りリード、２６…
ダム。
ップ、５…タブ、６…電極、７，８…金バンプ、９…メ
ッキ膜、１０…アウターリード、１１…インナーリー
ド、１５…絶縁フィルム、１６…導体層（銅箔層）、１
７…接着剤、２１…リードフレーム、２２…外枠、２３
…内枠、２４…太幅部、２５…タブ吊りリード、２６…
ダム。
Claims (3)
- 【請求項１】 パッケージの内外に亘って延在するリー
ドを有する半導体装置であって、前記パッケージ内のリ
ードの内端と半導体チップの電極は絶縁体の表面に設け
た導体層を介して電気的に接続されていることを特徴と
する半導体装置。 - 【請求項２】 矩形状のパッケージと、前記パッケージ
内に配設される半導体チップと、前記半導体チップの周
囲に内端を臨ませ他端を前記パッケージの外に突出させ
る複数のリードと、前記半導体チップの電極と前記リー
ドの内端とを電気的に接続する接続手段とを有する半導
体装置であって、前記パッケージ内において半導体チッ
プ上に位置するとともに半導体チップからリードの内端
部分に亘って延在する板状の絶縁体と、前記絶縁体の表
面に設けられた導体層とを有し、前記導体層は各リード
の内端と前記半導体チップの各電極とをバンプ電極を介
して電気的に接続し、かつ前記リードは金属板片で形成
されていることを特徴とする半導体装置。 - 【請求項３】 矩形状のパッケージと、前記パッケージ
内に配設される半導体チップと、前記半導体チップの周
囲に内端を臨ませ他端を前記パッケージの外に突出させ
る複数のリードと、前記半導体チップの電極と前記リー
ドの内端とを電気的に接続する接続手段とを有する半導
体装置であって、前記各リードの内端と前記半導体チッ
プの各電極は絶縁性フィルムの表面に設けた銅箔層を介
してそれぞれ電気的に接続されているとともに、前記リ
ードは金属板片で形成されていることを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6153165A JPH0817870A (ja) | 1994-07-05 | 1994-07-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6153165A JPH0817870A (ja) | 1994-07-05 | 1994-07-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0817870A true JPH0817870A (ja) | 1996-01-19 |
Family
ID=15556475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6153165A Pending JPH0817870A (ja) | 1994-07-05 | 1994-07-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817870A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998000690A1 (de) * | 1996-06-28 | 1998-01-08 | Siemens Aktiengesellschaft | Auf der bestückungsoberfläche einer leiterplatte montierbares drucksensor-bauelement |
| KR20030025481A (ko) * | 2001-09-21 | 2003-03-29 | 주식회사 칩팩코리아 | 플립칩 반도체패키지 및 그의 제조방법 |
| US7042104B2 (en) | 2003-08-13 | 2006-05-09 | Samsung Electronics Co., Ltd. | Semiconductor package using flexible film and method of manufacturing the same |
| KR100585585B1 (ko) * | 1999-07-05 | 2006-06-07 | 삼성테크윈 주식회사 | 반도체 패키지 |
| JP2009099905A (ja) * | 2007-10-19 | 2009-05-07 | Rohm Co Ltd | 半導体装置 |
| JP2010258284A (ja) * | 2009-04-27 | 2010-11-11 | Panasonic Corp | 電子部品の実装方法および実装構造体 |
| US8810014B2 (en) | 2012-10-30 | 2014-08-19 | Samsung Electro-Mechanics, Co., Ltd. | Semiconductor package including conductive member disposed between the heat dissipation member and the lead frame |
-
1994
- 1994-07-05 JP JP6153165A patent/JPH0817870A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998000690A1 (de) * | 1996-06-28 | 1998-01-08 | Siemens Aktiengesellschaft | Auf der bestückungsoberfläche einer leiterplatte montierbares drucksensor-bauelement |
| JP2000513446A (ja) * | 1996-06-28 | 2000-10-10 | シーメンス アクチエンゲゼルシヤフト | プリント配線板の実装表面に組み付け可能な圧力センサ構成素子 |
| KR100585585B1 (ko) * | 1999-07-05 | 2006-06-07 | 삼성테크윈 주식회사 | 반도체 패키지 |
| KR20030025481A (ko) * | 2001-09-21 | 2003-03-29 | 주식회사 칩팩코리아 | 플립칩 반도체패키지 및 그의 제조방법 |
| US7042104B2 (en) | 2003-08-13 | 2006-05-09 | Samsung Electronics Co., Ltd. | Semiconductor package using flexible film and method of manufacturing the same |
| US7396763B2 (en) | 2003-08-13 | 2008-07-08 | Samsung Electronics Co., Ltd. | Semiconductor package using flexible film and method of manufacturing the same |
| JP2009099905A (ja) * | 2007-10-19 | 2009-05-07 | Rohm Co Ltd | 半導体装置 |
| JP2010258284A (ja) * | 2009-04-27 | 2010-11-11 | Panasonic Corp | 電子部品の実装方法および実装構造体 |
| US8810014B2 (en) | 2012-10-30 | 2014-08-19 | Samsung Electro-Mechanics, Co., Ltd. | Semiconductor package including conductive member disposed between the heat dissipation member and the lead frame |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5900671A (en) | Electronic component including conductor connected to electrode and anodically bonded to insulating coating | |
| JPH0448767A (ja) | 樹脂封止型半導体装置 | |
| JPH06302653A (ja) | 半導体装置 | |
| US5841183A (en) | Chip resistor having insulating body with a continuous resistance layer and semiconductor device | |
| JP2000188366A (ja) | 半導体装置 | |
| JPH08186151A (ja) | 半導体装置及びその製造方法 | |
| JPH0455341B2 (ja) | ||
| JPH0444347A (ja) | 半導体装置及びその製造方法 | |
| JPS60167454A (ja) | 半導体装置 | |
| JPH0817870A (ja) | 半導体装置 | |
| KR0157857B1 (ko) | 반도체 패키지 | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3529507B2 (ja) | 半導体装置 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPH0812896B2 (ja) | 半導体装置 | |
| JPH10261735A (ja) | 半導体装置およびその製造方法 | |
| JP2986661B2 (ja) | 半導体装置の製造方法 | |
| JPH0525236Y2 (ja) | ||
| JP4175339B2 (ja) | 半導体装置の製造方法 | |
| JPH0855856A (ja) | 半導体装置とその製造方法 | |
| JP2871575B2 (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
| JPH08255868A (ja) | 半導体装置およびその製造方法 | |
| JP3127948B2 (ja) | 半導体パッケージ及びその実装方法 | |
| JPH04119653A (ja) | 集積回路素子 | |
| JP2927066B2 (ja) | 樹脂封止型半導体装置の製造方法 |