JPH07161902A - 半導体装置およびその製造に用いるリードフレーム - Google Patents

半導体装置およびその製造に用いるリードフレーム

Info

Publication number
JPH07161902A
JPH07161902A JP5302551A JP30255193A JPH07161902A JP H07161902 A JPH07161902 A JP H07161902A JP 5302551 A JP5302551 A JP 5302551A JP 30255193 A JP30255193 A JP 30255193A JP H07161902 A JPH07161902 A JP H07161902A
Authority
JP
Japan
Prior art keywords
lead
frame
leads
insulating film
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5302551A
Other languages
English (en)
Inventor
Kaoru Miura
薫 三浦
Takayuki Okinaga
隆幸 沖永
Koji Emata
孝司 江俣
Hitoshi Horiuchi
整 堀内
Makoto Komata
誠 小俣
Atsushi Honda
厚 本多
Hiromichi Suzuki
博通 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP5302551A priority Critical patent/JPH07161902A/ja
Publication of JPH07161902A publication Critical patent/JPH07161902A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 半導体装置における多ピン化,リードピッチ
狭小化を図る。 【構成】 半導体装置1は、レジンからなるパッケージ
2と、このパッケージ2の内外に亘って延在するリード
3と、前記パッケージ2内に位置する半導体チップ9と
なっている。前記パッケージ内に延在するインナーリー
ド6は交互に一枚の絶縁フィルム12で上下に区分けさ
れ、かつ各インナーリードの内端と前記半導体チップ9
の電極とが導電性のワイヤ13で接続されている。前記
インナーリード6の先端は交互に長短となっている。前
記短リード11の先端は絶縁フィルム12上に延在し、
長リード10の先端は絶縁フィルム12の下面側から突
出し、その突出部分にワイヤ13が接続されている。こ
の結果、ワイヤボンディング位置は千鳥状配列となり、
かつ段差が付いていることから、インナーリード6の狭
小化、すなわち、アウターリード7の狭小化(多ピン
化)が達成できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置およびその
製造に用いるリードフレームに関し、特に多ピン化が達
成できる半導体装置およびリードフレームに関する。
【0002】
【従来の技術】電子機器は、機能面から高密度実装化
が、実装面から軽量化,小型化,薄型化が要請されてい
る。この結果、組み込まれる電子部品の端子(リード,
ピン)のピッチが狭小化するとともに、端子数も増大し
て多ピン化傾向にある。また、電子部品の製造コスト低
減のために、パッケージ形態としては、材料が安くかつ
生産性が良好な樹脂封止(レジンパッケージ)型半導体
装置が多用されている。レジンパッケージ型半導体装置
としては、金属製のリードフレームを用いるもの、表面
にリードを形成した絶縁性フィルムを用いるもの(TC
P:Tape Carrier Package)等が知られている。
【0003】半導体パッケージについては、たとえば、
工業調査会発行「電子材料」1989年12月号、同年12月1
日発行、P37〜P43に「多様化する半導体パッケージと
アセンブリシステム」と題して記載されている。この文
献には、多ピン化(多リード化),ピンピッチの狭小化
について記載されている。また、この文献には、多ピン
化,大チップ化,小型・薄形化を進めるための技術的課
題の一つとして、ワイヤボンディングについて記載され
ている。ワイヤボンディングにおけるリードピッチ縮小
化対応の項では、「リードピッチは,プレスにせよエッ
チングにせよt0.15mmの42NiFe合金で0.
2mmピッチあたりが限界と思われる。この板厚では,
リード幅はこの半分の0.1mm程度であり,この中に
接合させるためには,やはりリード接合幅を安定して小
さくしなければならない。このためには,とりわけ超音
波併用方式の場合,まずリードフレームの固定状態をよ
くすることが重要である。テーピングによりリードを固
定する方法などもとられているが,リード位置精度のば
らつきは大きく,全ピン位置認識を必要とする。・・・
また、接合部の形状はキャピラリ先端形状に影響され,
リード接合幅を小さくするためにはフェイス部分の直径
を小さくしなければならない。微小接合用の形状例を図
8に示す。」旨記載されている。図8にはAu線(ワイ
ヤ)の先端の球形の直径が80μmの場合の従来形のキ
ャピラリ、Au線の先端の球形の直径が60μmの場合
の微小接合用のキャピラリについて図示され、ワイヤボ
ンディングピッチは前者の場合は160μm、後者の場
合は120μmと記されている。なお、この文献には、
ピン挿入タイプや面実装タイプの各種半導体装置が開示
され、たとえば、多ピン化製品としてQFP (Quad Fla
t Package)が開示されている。
【0004】一方、特開平2-209760号公報には多重リー
ドフレームについて記載されている。このリードフレー
ムにおいては、内部リード側のみを上下に重ねて多ピン
化を達成している。しかし、上下の内部リードを絶縁体
で分離するような構造とはなっていない。
【0005】また、特開平2-156661号公報にはリードフ
レームについて記載されている。この公報には、「複数
枚のリードフレームを積層するときに, インナーリード
の一部は絶縁層を介して固定すると共に,アウターリー
ドは少なくともパッケージの端部から同一面上に来るよ
うに配置することにより,リード同士の短絡およびボン
ディングワイヤの短絡を防止する。」旨記載されてい
る。このリードフレームではインナーリードの先端は略
同一線上にまで延在している。
【0006】他方、日経BP社発行「日経マイクロデバ
イス」1989年6月号、同年6月1日発行、P103〜P109お
よび日経BP社発行「日経マイクロデバイス」1991年2
月号、同年2月1日発行、P68〜P70には、リードフレ
ームを多層構造にしたQFP(Quad Flat Package )が
開示されている。前記文献による多層リードフレーム
は、インナー・リードを信号,電源,接地と三つのフレ
ームに分けて3層構造とし、各フレームを両面接着テー
プで接着した構造となっている。前記3枚のフレームの
リードパターンは、インナー・リードを構成する単位リ
ードパターンのそれぞれ一部を受け持つパターンとなっ
ている。そして、3枚のフレームが重ねられることによ
って、単位リードパターンが形成される。また、この文
献には前記多層リードフレームはQFP,PLCC(Pl
astic Leaded Chip Carrier ),DIP(Dual Inline
Package )にも応用できる旨記載されている。また、後
者の文献には、アウター・リードとなる金属フレーム
と、電源用の金属フレームを両面に接着剤が付いたテー
プで接着した構造についても記載されている。
【0007】また、工業調査会発行「電子材料」1993年
2月号、同年2月1日発行、資料頁51および表紙に
は、UV硬化型樹脂を直線,曲線,角型,多角型などに
任意に描いて各リードを連結する装置が開示されてい
る。
【0008】
【発明が解決しようとする課題】QFPの多ピン化によ
って1枚の平坦のリードフレームの場合、インナーリー
ドのボンディングスペース幅が小さくなり、LSI(大
規模集積回路装置)を組み込んだ半導体チップとインナ
ーリードとの接続が困難となる。たとえば、ボンディン
グが実現できるスペースを作ってもインナーリード間距
離が短過ぎ、クロストークやワイヤ同士のショートが発
生してしまうことがある。
【0009】本発明の目的は、多ピン化が達成できる半
導体装置を提供することにある。
【0010】本発明の他の目的は、多ピン化が達成でき
るリードフレームを提供することにある。本発明の前記
ならびにそのほかの目的と新規な特徴は、本明細書の記
述および添付図面からあきらかになるであろう。
【0011】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、本発明の半導体装置は、
レジンパッケージと、このレジンパッケージの内外に亘
って延在するリードと、前記パッケージ内に位置する半
導体チップと、前記パッケージ内に延在するインナーリ
ードが交互に一枚の絶縁フィルムで上下に区分けされ、
かつ各インナーリードの内端と前記半導体チップの電極
とが導電性のワイヤで接続されてなる半導体装置であ
り、かつ前記インナーリードの先端は交互に長短となっ
ている。前記短リードの先端は絶縁フィルム上に延在
し、長リードの先端は絶縁フィルムの下面側から突出
し、その突出部分にワイヤが接続されている。
【0012】このような半導体装置を製造するためのリ
ードフレームは、矩形枠状の第1の枠体と、この第1の
枠体の中央に設けられたタブと、前記第1の枠体から延
在しかつ前記タブを支持するタブ吊りリードと、前記タ
ブに向かって第1の枠体から延在する複数の第1リード
とからなる第1フレーム(下リードフレーム部)と、前
記第1の枠体と略同じ大きさの矩形枠状の第2の枠体
と、この第2の枠体から前記タブに向かって延在する複
数の第2リードとからなる第2フレーム(上リードフレ
ーム部)とからなるとともに、前記下リードフレーム部
と上リードフレーム部は重ね合わされて樹脂体で貼り合
わされている。また、前記上リードフレーム部のリード
(第1リード)間に下リードフレーム部のリード(第2
リード)が位置するようになっている。前記第1リード
はインナーリード部分で一段低くなり、前記絶縁フィル
ムの下面側に貼り付けられて前記絶縁フィルムを越えて
突出している(長リード)。また、前記第2リードの内
端は前記絶縁フィルム上に位置している(短リード)。
したがって、絶縁フィルムは第1リードおよび第2リー
ドの段差部分を貫くように配置されている。
【0013】
【作用】本発明の半導体装置は、半導体チップが固定さ
れるタブに向かって延在する各リードは、各タブの各辺
に対応する部分では、交互に絶縁フィルムに張り付けら
れかつ長さが長短となっていることから、ワイヤボンデ
ィング位置は千鳥状配列となり、ワイヤボンディング
時、ワイヤを保持するキャピラリが隣のリードに接続さ
れたワイヤと干渉しなくなり、リードピッチの狭小化が
達成できる。
【0014】本発明のリードフレームはワイヤボンディ
ング位置が千鳥状配列となるため、ワイヤを保持するキ
ャピラリが、ワイヤボンディング時、隣のリードに接続
されたワイヤと干渉しなくなり、リードピッチの狭小化
が達成できる。
【0015】
【実施例】以下図面を参照して本発明の一実施例につい
て説明する。図1は本発明の一実施例による半導体装置
の断面図、図2は同じく他の断面による断面図、図3は
本発明によるリードフレームを示す平面図、図4は同じ
くリードフレームの下部を構成する下リードフレーム部
を示す平面図、図5は同じくリードフレームの上部を構
成する上リードフレーム部を示す平面図、図6は同じく
上・下リードフレーム部の連結状態部分を示す一部の断
面図、図7は本発明のリードフレームにチップボンディ
ング,ワイヤボンディングが行われたリードフレームの
一部を示す斜視図、図8は本発明のリードフレームにト
ランスファモールドが行われた一部を切り欠いたリード
フレームの平面図、図8は同じくトランスファモールド
されたリードフレームの断面図である。
【0016】本発明の半導体装置1は、図1および図2
に示すように、矩形のパッケージ2と、このパッケージ
2の内外に亘って延在する複数のリード3とからなって
いる。この例の半導体装置1は、パッケージ2の4辺か
らそれぞれリード3を突出させるQFP構造となってい
る。また、前記パッケージ2から突出するリード3(ア
ウターリード7)の形状はガルウィング型となり、同図
に示すように、先端は平坦なリードフット部4となって
いる。前記パッケージ2の内部には、支持体(タブ)5
が配設されている。このタブ5の上面には、図示しない
接合材を介して半導体チップ(チップ)9が固定されて
いる。
【0017】一方、これが本発明の特徴の一つである
が、パッケージ2の内部に位置するインナーリード6
は、図1,図2および図7に示すように、交互に長リー
ド10と短リード11となっている。前記長リード10
は、図で示されるように、途中で階段状に一段折れ曲が
り、この段差部分を絶縁フィルム12が横切っている。
この絶縁フィルム12は、たとえば、50μm厚さのポ
リイミド樹脂で形成され、一枚の枠状となり、リードフ
ット部4リード3タブ5の周囲を取り囲むように配置さ
れている。前記絶縁フィルム12は両面に図示しない接
着剤が塗布されて、下面に長リード10を上面に短リー
ド11を接着保持するようになっている。短リード11
の先端のワイヤボンディング領域は前記絶縁フィルム1
2上に位置しし、長リード10は前記絶縁フィルム12
を越えて突出するため、長リード10の先端のワイヤボ
ンディング領域は前記絶縁フィルム12から外れた位置
となる。そして、これら長リード10および短リード1
1の先端のワイヤボンディング領域と、半導体チップ9
の電極8(図7参照)とは、導電性、たとえばAu線か
らなるワイヤ13で接続されている。
【0018】前記長リード10と短リード11との差
は、たとえば、0.5mmとなっている。リード3のア
ウターリード7のピッチは、たとえば0.5mmとな
り、アウターリード部分のリード幅は120μmとなっ
ている。また、インナーリード6の先端部分のピッチは
190μmとなり、インナーリード部分の幅は80〜9
0μm程度となっている。したがって、ワイヤボンディ
ング時、Au線の先端の太さが80μmの場合であって
も、インナーリードの先端のワイヤボンディング領域に
ワイヤを接続しても、隣接するリード3に固定したリー
ド3が接触したりする干渉は発生しなくなる。そして、
このようにインナーリードにおけるワイヤボンディング
位置を千鳥状配列とすることによって、リードピッチを
さらに狭小化することが可能となり、アウターリード7
のピッチを0.3mmにすることも可能となる。
【0019】なお、本発明の半導体装置1は二枚のリー
ドフレームを重ね合わせ、かつアウターリード7はパッ
ケージ2の一定の高さから突出するようになっている。
このため、二枚のリードフレームを組立時一体にしてお
くための樹脂体14が、アウターリード7の水平突出部
15に残留している。前記長リード10,短リード11
および樹脂体14の連結関係は図6に示すようになって
いる。すなわち、長リード10および短リード11は樹
脂体14に埋め込まれるようにして同一平面に位置する
ようになり、かつ連結されている。
【0020】つぎに、本発明の半導体装置の製造方法に
ついて説明する。半導体装置1の製造においては、図3
に示すようなリードフレーム20が用意される。このリ
ードフレーム20は、第1フレーム(下リードフレーム
部)21と、第2フレーム(上リードフレーム部)31
とを重ねて貼り合わせた構造となり、各リード3を接続
する金属製のダムは設けられていない。そして、上リー
ドフレーム部31のリード3(長リード10)間に下リ
ードフレーム部21のリード3(短リード11)が中央
に挟まれて延在するようになっている。また、前記長リ
ード10および短リード11は、樹脂体14によって連
結されている。この樹脂体14は、二枚のリードフレー
ムを重ね合わせた状態でも、隣合うリード3(長リード
10,短リード11)が略同一平面に位置するように、
リード3を連結するとともに、トランスファモールド時
にレジンの外部への流出を抑止するダムの役割を果た
す。なお、前記下リードフレーム部21および上リード
フレーム部31は、厚さ0.1mmとなるFe−Ni合
金板やCu合金板等をエッチングによりまたはプレスに
よってパターニングすることによって製造されている。
なお、レジンパッケージによって、パッケージ内に入る
リード部分をインナーリード6と呼称し、パッケージか
ら外に出る部分をアウターリード7と呼称する。
【0021】下リードフレーム部21は、図4に示すよ
うに、一対の平行に延在する外枠22と、この一対の外
枠22を連結しかつ外枠22に直交する方向に延在する
一対の内枠23とによって形成される枠構造となってい
る。また、前記枠の中央には矩形状のタブ(支持体)5
が配置されているとともに、このタブ5は一対の枠の隅
の太幅部24から延在するタブ吊りリード25によって
支持されている。また、前記内枠23および外枠22か
ら前記タブ5に向かって複数のリード3(長リード1
0)が略平行に延在している。長リード10のリードピ
ッチは1.0mmとなるとともに、枠側(アウターリー
ド7)での幅は120μmとなっている。長リード10
の先端(内端)のインナーリード6部分の幅は80〜9
0μm程度となっている。また、前記タブ5を取り囲む
ように、タブ5の周囲には矩形枠状の絶縁フィルム12
が貼り付けられている。この絶縁フィルム12は、たと
えば厚さ50μmのポリイミド樹脂で形成されていると
ともに、両面に図示しない接着剤が塗布されている。長
リード10の先端は、前記絶縁フィルム12の内側に僅
かに突出して露出し、ワイヤボンディング領域を形成し
ている。長リード10は前記絶縁フィルム12の近傍で
一階段状に折れ曲がっている。長リード10の折れ曲が
り部分と、前記絶縁フィルム12の外側の縁が略一致し
ていることから、平面図において、長リード10の折れ
曲がり部分は省略する。なお、外枠22にはガイド用の
円形孔や長孔が設けられているが、図では省略する。
【0022】上リードフレーム部31は、図5に示すよ
うに、一対の平行に延在する外枠32と、この一対の外
枠32を連結しかつ外枠32に直交する方向に延在する
一対の内枠33とによって形成される枠構造となってい
る。このような枠構造は前記下リードフレーム部21の
枠構造と一致するように形成されている。また、前記内
枠33および外枠32から前記下リードフレーム部21
のタブ5に向かって複数のリード3が略平行に延在して
いる。このリード3は、前記下リードフレーム部21の
リード3(長リード10)よりも、たとえば0.5mm
短いので短リード11とも称する。短リード11のアウ
ターリード7側でのリードピッチは1.0mmとなると
ともに、アウターリード7での幅は120μmとなって
いる。また、短リード11の先端(内端)のインナーリ
ード6部分の幅は80〜90μm程度となっている。ま
た、前記下リードフレーム部21に上リードフレーム部
31を重ね合わせた場合、短リード11は、前記下リー
ドフレーム部21の長リード10の中間に位置するよう
になっている。そして、前記短リード11の先端は、前
記上リードフレーム部31に貼り付けられている絶縁フ
ィルム12上に位置するようになっている。なお、外枠
22にはガイド用の円形孔や長孔が設けられているが、
図では省略する。これら円形孔や長孔は前記下リードフ
レーム部21のガイド用の円形孔や長孔と一致するよう
に形成されている。
【0023】リードフレーム20の製造においては、前
記下リードフレーム部21および上リードフレーム部3
1が用意される。その後、両者は位置決めされて重ね合
わされる。その後、図3に示すように、樹脂体14が塗
布されるとともに、枠内の一定領域がプレスで押圧(こ
の間樹脂体14はキュアされて硬化する)される結果、
図3,図6および図9に示されるようなリードフレーム
20が形成されることになる。
【0024】つぎに、図7に示すように、前記リードフ
レーム20に対してチップボンディング,ワイヤボンデ
ィングが行われる。すなわち、前記リードフレーム20
のタブ5上に接合材を介して半導体チップ9が固定され
る。その後、半導体チップ9の電極8と、リード3(長
リード10,短リード11)の内端が導電性のワイヤ1
3で接続される。このワイヤボンディング時、長リード
10および短リード11のワイヤボンディング位置(領
域)は千鳥状配列となっていることから、ワイヤボンデ
ィングを行うキャピラリが隣接するワイヤに接触などを
起こさずに支障なくワイヤボンディングが行えることに
なる。また、半導体チップ9の電極8とリード3とを電
気的に連結するワイヤ13は、リード3側での位置が千
鳥状配列に変化することから、リード同士が接触した
り、クロストークを起こさなくなる。この結果、アウタ
ーリード7のピッチ狭小化が可能となる。すなわち、ア
ウターリード7の0.3mmピッチ以下も可能となる。
【0025】つぎに、組立が終了したリードフレーム2
0は、図9に示すように、トランスファモールド装置の
モールド上・下型35,36に型締めされ、レジン37
の注入によってパッケージ2が形成される。
【0026】つぎに、前記リードフレーム20はモール
ド上・下型35,36から取り外され、不要リードフレ
ーム部分が切断除去されるとともに、リード成形が行わ
れ、たとえば図1および図2に示されるようなガルウィ
ング型の半導体装置1が製造される。
【0027】
【発明の効果】(1)本発明の半導体装置は、インナー
リードを交互に長短とするとともに、絶縁フィルムを介
して並んだインナーリードを交互に上下に二段とするた
め、ワイヤボンディング位置は千鳥状配列となり、一方
のインナーリード部分にワイヤを接続した場合、ワイヤ
を保持するキャピラリが隣接するワイヤに接触すること
もなく、インナーリードピッチが狭くなっても的確にワ
イヤボンディングを行うことができるという効果が得ら
れる。
【0028】(2)本発明の半導体装置は、インナーリ
ードを交互に長短とすることから、ワイヤボンディング
位置は千鳥状配列となるため、ワイヤにおけるクロスト
ークが起きなくなるという効果が得られる。
【0029】(3)上記(1)および(2)により、本
発明の半導体装置は、インナーリードを交互に長短とす
るとともに、絶縁フィルムを介して並んだインナーリー
ドを交互に上下に二段とすることから、ワイヤボンディ
ング位置は千鳥状配列となり、アウターリードのピッチ
の狭小化が達成できるという相乗効果が得られる。
【0030】(4)上記(3)により、本発明によれば
多ピン化が達成できる半導体装置を提供することができ
るという効果が得られる。
【0031】(5)本発明によれば、多ピン化が達成で
きるリードフレームを提供することができる。
【0032】(6)上記(1)〜(5)により、本発明
によれば多ピン化,リードピッチ狭小化により、小型で
高密度・高集積化が達成できるリードフレームおよび半
導体装置を提供することができるという相乗効果が得ら
れる。
【0033】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、たとえば、
前記実施例では、2枚のリードフレームを重ねて貼りあ
わせたが、さらに複数枚のリードフレームを貼り合わせ
ても良い。そして、そのうちの1枚をグランドフレーム
としても良い。
【0034】図10は、本発明の他の実施例による半導
体装置1である。この実施例では、部分的に長リードを
グランドリード40としたものである。
【0035】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるQFP
の製造技術に適用した場合について説明したが、それに
限定されるものではない。たとえば、タブ上に半導体チ
ップ等を搭載したセラミック配線基板を固定した混成集
積回路装置(半導体装置)やTCP製造技術などにも適
用できる。本発明は少なくともリードピッチを狭小化す
る必要のある半導体装置の製造には適用できる。
【図面の簡単な説明】
【図1】本発明の一実施例による半導体装置の断面図で
ある。
【図2】本発明の一実施例による半導体装置の他の断面
による断面図である。
【図3】本発明の一実施例によるリードフレームを示す
平面図である。
【図4】本発明の一実施例によるリードフレームの下部
を構成する下リードフレーム部を示す平面図である。
【図5】本発明の一実施例によるリードフレームの上部
を構成する上リードフレーム部を示す平面図である。
【図6】本発明の一実施例によるリードフレームにおけ
る上・下リードフレーム部の連結状態部分を示す一部の
断面図である。
【図7】本発明の一実施例によるリードフレームにチッ
プボンディング,ワイヤボンディングが行われたリード
フレームの一部を示す斜視図である。
【図8】本発明の一実施例によるリードフレームにトラ
ンスファモールドが行われた一部を切り欠いたリードフ
レームの平面図である。
【図9】本発明の一実施例によるリードフレームにおい
てトランスファモールドされた状態のリードフレームを
示す断面図である。
【図10】本発明の他の実施例による半導体装置の断面
図である。
【符号の説明】
1…半導体装置、2…パッケージ、3…リード、4…リ
ードフット部、5…タブ、6…インナーリード、7…ア
ウターリード、8…電極、9…半導体チップ、10…長
リード、11…短リード、12…絶縁フィルム、13…
ワイヤ、14…樹脂体、15…水平突出部、20…リー
ドフレーム、21…第1フレーム(下リードフレーム
部)、22…外枠、23…内枠、24…太幅部、25…
タブ吊りリード、31…第2フレーム(上リードフレー
ム部)、32…外枠、33…内枠、35…モールド上
型、36…モールド下型、37…レジン、40…グラン
ドリード。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 沖永 隆幸 東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 江俣 孝司 東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 堀内 整 東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 小俣 誠 東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 本多 厚 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 鈴木 博通 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所半導体事業部内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 レジンパッケージと、このレジンパッケ
    ージの内外に亘って延在するリードと、前記パッケージ
    内に位置する半導体チップと、前記パッケージ内に延在
    するインナーリードが交互に絶縁フィルムで上下に区分
    けされ、かつ各インナーリードの内端と前記半導体チッ
    プの電極とが導電性のワイヤで接続されてなる半導体装
    置であって、前記インナーリードの先端は交互に長短と
    なっていることを特徴とする半導体装置。
  2. 【請求項2】 インナーリードの先端は絶縁フィルム上
    に延在していることを特徴とする請求項1記載の半導体
    装置。
  3. 【請求項3】 矩形枠状の第1の枠体と、この第1の枠
    体の中央に設けられたタブと、前記第1の枠体から延在
    しかつ前記タブを支持するタブ吊りリードと、前記タブ
    に向かって第1の枠体から延在する複数の第1のリード
    とからなる第1フレームと、前記第1の枠体と略同じ大
    きさの矩形枠状の第2の枠体と、この第2の枠体から前
    記タブに向かって延在する複数の第2のリードとからな
    る第2フレームとからなるとともに前記第1フレームと
    第2フレームは重ね貼り合わされかつ前記第1リード間
    または第2リード間に第2リードまたは第1リードが位
    置するリードフレームであって、前記第1リードまたは
    第2リードのうちの一方はインナーリード部分で一段低
    くなりかつ第1リードおよび第2リードは段差部分を貫
    く絶縁フィルムに貼り付けられ、さらに第1リードまた
    は第2リードの一方は前記絶縁フィルム上に先端を位置
    させる短リードとなり、前記絶縁フィルムの下面側を延
    在する他方は前記絶縁フィルムを越えて延在する長リー
    ドとなっていることを特徴とするリードフレーム。
JP5302551A 1993-12-02 1993-12-02 半導体装置およびその製造に用いるリードフレーム Withdrawn JPH07161902A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5302551A JPH07161902A (ja) 1993-12-02 1993-12-02 半導体装置およびその製造に用いるリードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5302551A JPH07161902A (ja) 1993-12-02 1993-12-02 半導体装置およびその製造に用いるリードフレーム

Publications (1)

Publication Number Publication Date
JPH07161902A true JPH07161902A (ja) 1995-06-23

Family

ID=17910337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5302551A Withdrawn JPH07161902A (ja) 1993-12-02 1993-12-02 半導体装置およびその製造に用いるリードフレーム

Country Status (1)

Country Link
JP (1) JPH07161902A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110309483A1 (en) * 2007-10-19 2011-12-22 Rohm Co., Ltd. Semiconductor Device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110309483A1 (en) * 2007-10-19 2011-12-22 Rohm Co., Ltd. Semiconductor Device

Similar Documents

Publication Publication Date Title
US6225146B1 (en) Lead frame, method of manufacturing lead frame, semiconductor device and method of manufacturing semiconductor device
US6340837B1 (en) Semiconductor device and method of fabricating the same
JP2000294719A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP3837215B2 (ja) 個別半導体装置およびその製造方法
JP2006210807A (ja) 半導体装置の製造方法
JP2000101016A (ja) 半導体集積回路装置
JP2000223622A (ja) 半導体装置およびその製造方法並びにそれを使用した実装構造体
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2524482B2 (ja) Qfp構造半導体装置
JPH07161902A (ja) 半導体装置およびその製造に用いるリードフレーム
JPH07122701A (ja) 半導体装置およびその製造方法ならびにpga用リードフレーム
JPS61150253A (ja) 半導体リ−ドフレ−ム
JP3466354B2 (ja) 半導体装置
JPH07297348A (ja) 半導体装置およびその製造に用いるリードフレームならびに半導体装置の製造方法
JP3670636B2 (ja) 電子部品を実装した電子装置
JP2002164496A (ja) 半導体装置およびその製造方法
JPH03261153A (ja) 半導体装置用パッケージ
JP2784209B2 (ja) 半導体装置
JP2516709B2 (ja) 複合リ―ドフレ―ム
JP2536439B2 (ja) 半導体装置用リ―ドフレ―ム及びこれを用いた樹脂封止型半導体装置
JPH04119653A (ja) 集積回路素子
JP2883065B2 (ja) 半導体装置
JP2000269376A (ja) 半導体装置
JPH0834282B2 (ja) 半導体装置用リードフレーム
JP2001339029A (ja) 多層リードフレーム及びこれを用いた半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010206