JP2007271496A - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP2007271496A JP2007271496A JP2006098532A JP2006098532A JP2007271496A JP 2007271496 A JP2007271496 A JP 2007271496A JP 2006098532 A JP2006098532 A JP 2006098532A JP 2006098532 A JP2006098532 A JP 2006098532A JP 2007271496 A JP2007271496 A JP 2007271496A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- semiconductor device
- pad
- circuit
- switch element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
- G01R31/318511—Wafer Test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31716—Testing of input or output with loop-back
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C2029/5602—Interface to device under test
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
【解決手段】試験装置102は、一端に入力端子T1が接続され、他端に出力端子T3が接続され、直流成分を減衰させる第1の素子C1と、一端に入力端子T1が接続され、交流成分を減衰させる第2の素子L1とを備え、半導体装置の製造方法は、半導体装置101の外部出力端子TX+および試験装置102の入力端子T1を接続し、かつ半導体装置101の外部入力端子RX+および試験装置102の出力端子T3を接続するステップと、第2の素子L1の他端の電圧を検査するステップと、半導体装置101の外部出力端子TX+から試験装置102に交流信号を出力し、半導体装置101が試験装置102から外部入力端子RX+に受けた信号を検査するステップとを含む。
【選択図】図15
Description
図1は、半導体ウエハの構成を示す平面図である。
図2を参照して、リードフレームRFは、枠部FRと、アウターリード(外部端子)ORと、ダムバーDMBと、インナーリードIRと、ダイパッドDPとを含む。ダイパッドDPは、接地電位用の電極としても機能する。
次に、本発明の実施の形態において、半導体チップ(半導体集積回路)および他の部品から半導体パッケージを製造する方法について説明する。
図3を参照して、半導体チップCPは、ダイパッドDP上に接着(ダイボンディング)される。
図6を参照して、半導体チップCPは、たとえば、トランスファーモールディング法によって樹脂封止される。また、アウターリードORがすずを主成分とする鉛フリーメッキ等でめっき処理される。
次に、本発明の実施の形態に係る半導体装置の試験方法について説明する。
図25を参照して、半導体装置101においては、アルミ配線層すなわちボンディングパッドPADの周辺にポリイミド(PIQ)表面保護絶縁膜FL1と、無機表面保護絶縁膜FL2およびFL3とが形成される。ボンディングパッドPADの下部に内部配線層S1〜S6および層間絶縁膜S7〜S8が形成される。また、内部配線層S6はプラグP1〜P2を介してシリコン基板Kに電気的に接続される。また、シリコン基板K上にゲート電極G等からなる半導体素子が形成される。
図26は、本発明の第1の実施の形態に係るDUTボードの変形例の構成を示す図である。
図27は、本発明の第1の実施の形態に係るDUTボードの変形例の構成を示す図である。
図28は、本発明の第1の実施の形態に係るDUTボードの変形例の構成を示す図である。
図29は、本発明の第1の実施の形態に係るDUTボードの変形例の構成を示す図である。
図30は、本発明の第1の実施の形態に係るDUTボードの変形例の構成を示す図である。
図31は、本発明の第1の実施の形態に係るDUTボードおよびテスタの変形例の構成を示す外観図である。
本実施の形態は、第1の実施の形態に係る半導体装置に対してパッドの構成を変更した半導体装置に関する。以下で説明する内容以外は第1の実施の形態に係る半導体装置および半導体装置の製造方法と同様である。
図32を参照して、半導体集積回路CPは、DC測定用パッドTPADと、高速信号用のボンディングパッドPADHと、テスト用半導体スイッチTSWと、インタフェース回路IFとを備える。インタフェース回路IFは、ドライバ回路1またはレシーバ回路2に相当する。
図36は、本発明の第2の実施の形態の変形例に係る半導体装置の構成を示す図である。
Claims (17)
- 試験装置を用いる、半導体集積回路を備えた半導体装置の製造方法であって、
前記試験装置は、
入力端子と、
出力端子と、
一端に前記試験装置の入力端子が接続され、他端に前記試験装置の出力端子が接続され、直流成分を減衰させる第1の素子と、
一端に前記試験装置の入力端子または出力端子が接続され、交流成分を減衰させる第2の素子とを備え、
出力信号用パッドと、入力信号用パッドとを含む前記半導体集積回路を形成するステップと、
外部出力端子および外部入力端子を用意するステップと、
前記出力信号用パッドおよび前記外部出力端子をボンディングし、かつ前記入力信号用パッドおよび前記外部入力端子をボンディングするステップと、
前記外部出力端子および前記試験装置の入力端子を電気的に接続し、かつ前記外部入力端子および前記試験装置の出力端子を電気的に接続するステップと、
前記第2の素子の他端の電圧に基づいて前記半導体装置の良否を判定する直流試験ステップと、
前記半導体集積回路の出力信号用パッドから前記外部出力端子を介して前記試験装置の入力端子に交流信号を出力し、前記半導体集積回路が前記試験装置の出力端子から前記外部入力端子を介して前記入力信号用パッドに受けた信号に基づいて前記半導体装置の良否を判定する交流試験ステップとを含む半導体装置の製造方法。 - 前記第1の素子はコンデンサであり、
前記第2の素子はコイルである請求項1記載の半導体装置の製造方法。 - 前記試験装置は、さらに、
一端に前記試験装置の出力端子が接続され、交流成分を減衰させる第3の素子を備え、
前記第2の素子の一端に前記試験装置の入力端子が接続され、
前記直流試験ステップにおいては、前記第2の素子の他端の電圧および前記第3の素子の他端の電圧に基づいて前記半導体装置の良否を判定する請求項1記載の半導体装置の製造方法。 - 前記第1の素子と、前記第2の素子と、前記試験装置の入力端子または出力端子とが共通の接続点で接続され、
前記試験装置は、さらに、前記共通の接続点と、前記第2の素子との間に、前記半導体集積回路の出力信号用パッドから出力される信号が有する最大周波数の5倍高調波の波長の1/8以下の長さを有するスタブを備える請求項1記載の半導体装置の製造方法。 - 前記半導体集積回路を形成するステップにおいては、出力信号用パッドと、入力信号用パッドと、前記出力信号用パッドおよび前記外部出力端子を介して信号を外部へ送信するかまたは外部からの信号を前記外部入力端子および前記入力信号用パッドを介して受信するインタフェース回路とを含む前記半導体集積回路を形成し、
前記第2の素子の抵抗値は、前記インタフェース回路が含む電流源から前記外部出力端子または前記外部入力端子までの抵抗値よりも小さい請求項1記載の半導体装置の製造方法。 - 前記第2の素子は、前記半導体集積回路の出力信号用パッドから出力される信号の最大周波数の5倍高調波に対するインピーダンスが前記第1の素子の前記インピーダンスの100倍以上である請求項1記載の半導体装置の製造方法。
- 前記半導体集積回路を形成するステップにおいては、出力信号用パッドと、入力信号用パッドと、前記出力信号用パッドおよび前記外部出力端子を介して信号を外部へ送信するかまたは外部からの信号を前記外部入力端子および前記入力信号用パッドを介して受信し、かつ前記送信または受信する信号の最大周波数が500MHz以上であるインタフェース回路とを含む前記半導体集積回路を形成する請求項1記載の半導体装置の製造方法。
- 前記半導体集積回路を形成するステップにおいては、差動信号を出力するための2個の出力信号用パッドと、差動信号を入力するための2個の入力信号用パッドと、前記出力信号用パッドおよび前記外部出力端子を介して差動信号を外部へ送信するかまたは外部からの差動信号を前記外部入力端子および前記入力信号用パッドを介して受信するインタフェース回路とを含む前記半導体集積回路を形成し、
前記外部出力端子および外部入力端子を用意するステップにおいては、差動信号を出力するための2個の外部出力端子および差動信号を入力するための2個の外部入力端子を用意し、
前記試験装置は、差動信号に対応して、前記入力端子、前記出力端子、前記第1の素子および前記第2の素子を2個ずつ備える請求項1記載の半導体装置の製造方法。 - 半導体集積回路を備えた半導体装置の製造方法であって、
信号を外部へ送信するドライバ回路と、
信号を外部から受信するレシーバ回路と、
前記ドライバ回路に接続される出力信号用パッドと、
前記レシーバ回路に接続される入力信号用パッドと、
測定用パッドと、
一端が前記ドライバ回路および前記出力信号用パッドの接続点に接続され、他端が前記測定用パッドに接続される第1のスイッチ素子と、
一端が前記レシーバ回路および前記入力信号用パッドの接続点に接続され、他端が前記測定用パッドに接続される第2のスイッチ素子とを含む前記半導体集積回路を形成するステップと、
前記第1のスイッチ素子をオン状態とし、かつ前記第2のスイッチ素子をオフ状態とするか、あるいは前記第1のスイッチ素子をオフ状態とし、かつ前記第2のスイッチ素子をオン状態として、前記測定用パッドにおける電圧に基づいて前記半導体装置の良否を判定する直流試験ステップと、
前記第1のスイッチ素子および前記第2のスイッチ素子をオフ状態として前記ドライバ回路から前記出力信号用パッドを介して外部回路へ交流信号を出力し、前記外部回路を通過した前記交流信号を前記入力信号用パッドを介して前記レシーバ回路で受けて、前記レシーバ回路が受けた交流信号に基づいて前記半導体装置の良否を判定する交流試験ステップとを含む半導体装置の製造方法。 - 前記半導体装置の製造方法は、さらに、
外部出力端子および外部入力端子を用意するステップと、
前記直流試験ステップにおいて前記半導体装置の良否を判定した後、前記出力信号用パッドおよび前記外部出力端子をボンディングし、かつ前記入力信号用パッドおよび前記外部入力端子をボンディングするステップとを含み、
前記交流試験ステップにおいては、前記第1のスイッチ素子および前記第2のスイッチ素子をオフ状態として前記ドライバ回路から前記出力信号用パッドおよび前記外部出力端子を介して外部回路へ交流信号を出力し、前記外部回路を通過した前記交流信号を前記外部入力端子および前記入力信号用パッドを介して前記レシーバ回路で受けて、前記レシーバ回路が受けた交流信号に基づいて前記半導体装置の良否を判定する請求項9記載の半導体装置の製造方法。 - 前記半導体集積回路を形成するステップにおいては、最大周波数が500MHz以上の信号を外部へ送信するドライバ回路と、最大周波数が500MHz以上の信号を外部から受信するレシーバ回路と、前記出力信号用パッドと、前記入力信号用パッドと、前記測定用パッドと、前記第1のスイッチ素子と、前記第2のスイッチ素子とを含む前記半導体集積回路を形成する請求項9記載の半導体装置の製造方法。
- 前記半導体集積回路を形成するステップにおいては、差動信号を外部へ送信するドライバ回路と、差動信号を外部から受信するレシーバ回路とを含み、さらに、差動信号に対応して、前記出力信号用パッドと、前記入力信号用パッドと、前記測定用パッドと、前記第1のスイッチ素子と、前記第2のスイッチ素子とを2個ずつ含む前記半導体集積回路を形成する請求項9記載の半導体装置の製造方法。
- 半導体集積回路を備えた半導体装置の製造方法であって、
信号を外部へ送信するドライバ回路と、
信号を外部から受信するレシーバ回路と、
前記ドライバ回路に接続される出力信号用パッドと、
前記レシーバ回路に接続される入力信号用パッドと、
測定用パッドと、
一端が前記ドライバ回路および前記出力信号用パッドの接続点に接続され、他端が前記測定用パッドに接続される第1のスイッチ素子と、
一端が前記レシーバ回路および前記入力信号用パッドの接続点に接続され、他端が前記測定用パッドに接続される第2のスイッチ素子と、
一端が前記ドライバ回路に接続され、他端が前記レシーバ回路に接続される第3のスイッチ素子とを含む前記半導体集積回路を形成するステップと、
前記第1のスイッチ素子をオン状態とし、かつ前記第2のスイッチ素子および前記第3のスイッチ素子をオフ状態とするか、あるいは前記第1のスイッチ素子および前記第3のスイッチ素子をオフ状態とし、かつ前記第2のスイッチ素子をオン状態として、前記測定用パッドにおける電圧に基づいて前記半導体装置の良否を判定する直流試験ステップと、
前記第1のスイッチ素子および前記第2のスイッチ素子をオフ状態とし、かつ前記第3のスイッチ素子をオン状態として、前記ドライバ回路から前記第3のスイッチ素子を介して前記レシーバ回路に交流信号を出力し、前記レシーバ回路が受けた交流信号に基づいて前記半導体装置の良否を判定する交流試験ステップとを含む半導体装置の製造方法。 - 半導体集積回路を備えた半導体装置であって、
前記半導体集積回路は、
信号を外部へ送信するドライバ回路と、
信号を外部から受信するレシーバ回路と、
前記ドライバ回路に接続される出力信号用パッドと、
前記レシーバ回路に接続される入力信号用パッドと、
測定用パッドと、
一端が前記ドライバ回路および前記出力信号用パッドの接続点に接続され、他端が前記測定用パッドに接続される第1のスイッチ素子と、
一端が前記レシーバ回路および前記入力信号用パッドの接続点に接続され、他端が前記測定用パッドに接続される第2のスイッチ素子とを備える半導体装置。 - 前記半導体集積回路は、さらに、
一端が前記ドライバ回路に接続され、他端が前記レシーバ回路に接続される第3のスイッチ素子を含む請求項14記載の半導体装置。 - 前記ドライバ回路の出力信号および前記レシーバ回路の入力信号の最大周波数は500MHz以上である請求項14記載の半導体装置。
- 前記ドライバ回路の出力信号および前記レシーバ回路の入力信号は差動信号であり、
前記半導体集積回路は、前記差動信号に対応して、前記出力信号用パッド、前記入力信号用パッド、前記測定用パッド、前記第1のスイッチ素子および前記第2のスイッチ素子を2個ずつ備える請求項14記載の半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006098532A JP4726679B2 (ja) | 2006-03-31 | 2006-03-31 | 半導体試験方法および半導体装置 |
TW096109100A TW200741227A (en) | 2006-03-31 | 2007-03-16 | Manufacturing method of semiconductor device and semiconductor device |
KR1020070029605A KR101265041B1 (ko) | 2006-03-31 | 2007-03-27 | 반도체 장치의 제조방법 및 반도체 장치 |
US11/730,038 US7560949B2 (en) | 2006-03-31 | 2007-03-29 | Manufacturing method of semiconductor device and semiconductor device corresponding to loop back test |
CN2007100898096A CN101047148B (zh) | 2006-03-31 | 2007-03-30 | 对应于环回测试的半导体器件的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006098532A JP4726679B2 (ja) | 2006-03-31 | 2006-03-31 | 半導体試験方法および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007271496A true JP2007271496A (ja) | 2007-10-18 |
JP4726679B2 JP4726679B2 (ja) | 2011-07-20 |
Family
ID=38606241
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006098532A Expired - Fee Related JP4726679B2 (ja) | 2006-03-31 | 2006-03-31 | 半導体試験方法および半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7560949B2 (ja) |
JP (1) | JP4726679B2 (ja) |
KR (1) | KR101265041B1 (ja) |
CN (1) | CN101047148B (ja) |
TW (1) | TW200741227A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012159490A (ja) * | 2011-01-28 | 2012-08-23 | Advantest Corp | 測定装置 |
JP2013546229A (ja) * | 2010-10-05 | 2013-12-26 | シリコン イメージ,インコーポレイテッド | 高速入出力デバイスの試験 |
JP2015141098A (ja) * | 2014-01-29 | 2015-08-03 | 日本電気株式会社 | テストボード、集積回路テスト方法、集積回路装置、および、集積回路テストシステム |
KR20170042206A (ko) * | 2015-10-08 | 2017-04-18 | 삼성전자주식회사 | 검사 회로를 갖는 반도체 칩 |
JP2017528713A (ja) * | 2014-08-29 | 2017-09-28 | アール アンド ディー サーキッツ インコーポレイテッドR & D Circuits Inc. | プリント回路基板内で被試験装置の直下に存在する埋込みシリアルデータ試験ループバックを実装する構造および実行方法 |
KR101793469B1 (ko) * | 2016-01-22 | 2017-11-03 | (주)티에스이 | 칩형 인덕터 |
JP2020153812A (ja) * | 2019-03-20 | 2020-09-24 | Necプラットフォームズ株式会社 | 信号検出装置及び信号検出方法 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8098073B2 (en) * | 2007-09-27 | 2012-01-17 | Lsi Corporation | System for terminating high speed input/output buffers in an automatic test equipment environment to enable external loopback testing |
US8026726B2 (en) * | 2009-01-23 | 2011-09-27 | Silicon Image, Inc. | Fault testing for interconnections |
US8533543B2 (en) | 2009-03-30 | 2013-09-10 | Infineon Technologies Ag | System for testing connections between chips |
CN104297536B (zh) | 2013-07-15 | 2017-11-28 | 旺矽科技股份有限公司 | 具回馈测试功能的探针模块 |
US20150123697A1 (en) * | 2013-11-07 | 2015-05-07 | Qualcomm Incorporated | Methods and apparatuses for ac/dc characterization |
TWI569027B (zh) * | 2014-08-29 | 2017-02-01 | 明泰科技股份有限公司 | 射頻裝置、射頻電路的檢測電路及檢測方法 |
KR101652704B1 (ko) | 2015-03-05 | 2016-08-31 | (주)티에스이 | 인덕터를 포함하는 전자 부품 |
TWI583960B (zh) * | 2015-06-05 | 2017-05-21 | Mpi Corp | Probe module with feedback test function (3) |
TWI583961B (zh) * | 2015-06-05 | 2017-05-21 | Mpi Corp | 具回授測試功能之探針模組(一) |
US10720224B2 (en) | 2018-07-18 | 2020-07-21 | Micron Technology, Inc. | Protocol independent testing of memory devices using a loopback |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6413843A (en) * | 1987-07-08 | 1989-01-18 | Kokusai Denshin Denwa Co Ltd | Supervisory and control system for optical repeater |
JPH05335811A (ja) * | 1992-03-30 | 1993-12-17 | Toshiba Corp | レクテナ装置 |
JPH06324080A (ja) * | 1993-05-13 | 1994-11-25 | Mitsubishi Electric Corp | Rfプローブヘッド |
JPH10170606A (ja) * | 1996-12-10 | 1998-06-26 | Sony Corp | 半導体装置 |
JPH10284549A (ja) * | 1997-04-07 | 1998-10-23 | Nec Yamagata Ltd | リニア増幅icのテスト用プローブカードおよびテスト方法 |
JPH10288647A (ja) * | 1997-04-15 | 1998-10-27 | Matsushita Electric Ind Co Ltd | 集積回路の検査装置および検査方法 |
JP2001013214A (ja) * | 1999-06-28 | 2001-01-19 | Mitsubishi Electric Corp | 内部信号観測回路及び内部信号観測方法 |
JP2001053510A (ja) * | 1999-08-05 | 2001-02-23 | Fujitsu Ltd | 高周波回路 |
JP2004028607A (ja) * | 2002-06-21 | 2004-01-29 | Agilent Technologies Japan Ltd | 高周波信号測定装置の校正装置 |
JP2004525546A (ja) * | 2000-12-29 | 2004-08-19 | テラダイン・インコーポレーテッド | シリアル・デバイスのループバック検査の改良 |
JP2004294144A (ja) * | 2003-03-26 | 2004-10-21 | Fujitsu Ltd | 試験用モジュール及び半導体装置の試験方法 |
JP2004340940A (ja) * | 2003-04-04 | 2004-12-02 | Agilent Technol Inc | パラメータ化された信号調節 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5276346A (en) * | 1983-12-26 | 1994-01-04 | Hitachi, Ltd. | Semiconductor integrated circuit device having protective/output elements and internal circuits |
JP2706077B2 (ja) * | 1988-02-12 | 1998-01-28 | 株式会社日立製作所 | 樹脂封止型半導体装置及びその製造方法 |
US4894605A (en) * | 1988-02-24 | 1990-01-16 | Digital Equipment Corporation | Method and on-chip apparatus for continuity testing |
US5224149A (en) * | 1992-02-26 | 1993-06-29 | Teltrend, Inc. | Testing system for digital transmission lines |
US5502392A (en) * | 1992-04-30 | 1996-03-26 | International Business Machines Corporation | Methods for the measurement of the frequency dependent complex propagation matrix, impedance matrix and admittance matrix of coupled transmission lines |
JP3362545B2 (ja) * | 1995-03-09 | 2003-01-07 | ソニー株式会社 | 半導体装置の製造方法 |
JPH1139898A (ja) * | 1997-07-14 | 1999-02-12 | Mitsubishi Electric Corp | 半導体装置 |
GB2335280B (en) * | 1997-11-20 | 2002-01-16 | Advantest Corp | Ic testing method and ic testing device using the same |
JPH11160388A (ja) | 1997-11-28 | 1999-06-18 | Ando Electric Co Ltd | Ic試験装置 |
JP3209734B2 (ja) | 1998-09-29 | 2001-09-17 | 松下電器産業株式会社 | 半導体集積回路及びその検査方法 |
JP3555859B2 (ja) * | 2000-03-27 | 2004-08-18 | 広島日本電気株式会社 | 半導体生産システム及び半導体装置の生産方法 |
KR100693540B1 (ko) * | 2001-07-17 | 2007-03-14 | 주식회사 아도반테스토 | 입출력 회로, 및 시험 장치 |
JP3446124B2 (ja) | 2001-12-04 | 2003-09-16 | 科学技術振興事業団 | 高速入出力装置を備えた半導体集積回路装置の試験方法及び試験装置 |
JP2003255022A (ja) | 2002-03-07 | 2003-09-10 | Matsushita Electric Ind Co Ltd | 半導体テスト装置 |
JP2005136246A (ja) | 2003-10-31 | 2005-05-26 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
US7256600B2 (en) * | 2004-12-21 | 2007-08-14 | Teradyne, Inc. | Method and system for testing semiconductor devices |
-
2006
- 2006-03-31 JP JP2006098532A patent/JP4726679B2/ja not_active Expired - Fee Related
-
2007
- 2007-03-16 TW TW096109100A patent/TW200741227A/zh unknown
- 2007-03-27 KR KR1020070029605A patent/KR101265041B1/ko not_active IP Right Cessation
- 2007-03-29 US US11/730,038 patent/US7560949B2/en not_active Expired - Fee Related
- 2007-03-30 CN CN2007100898096A patent/CN101047148B/zh not_active Expired - Fee Related
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6413843A (en) * | 1987-07-08 | 1989-01-18 | Kokusai Denshin Denwa Co Ltd | Supervisory and control system for optical repeater |
JPH05335811A (ja) * | 1992-03-30 | 1993-12-17 | Toshiba Corp | レクテナ装置 |
JPH06324080A (ja) * | 1993-05-13 | 1994-11-25 | Mitsubishi Electric Corp | Rfプローブヘッド |
JPH10170606A (ja) * | 1996-12-10 | 1998-06-26 | Sony Corp | 半導体装置 |
JPH10284549A (ja) * | 1997-04-07 | 1998-10-23 | Nec Yamagata Ltd | リニア増幅icのテスト用プローブカードおよびテスト方法 |
JPH10288647A (ja) * | 1997-04-15 | 1998-10-27 | Matsushita Electric Ind Co Ltd | 集積回路の検査装置および検査方法 |
JP2001013214A (ja) * | 1999-06-28 | 2001-01-19 | Mitsubishi Electric Corp | 内部信号観測回路及び内部信号観測方法 |
JP2001053510A (ja) * | 1999-08-05 | 2001-02-23 | Fujitsu Ltd | 高周波回路 |
JP2004525546A (ja) * | 2000-12-29 | 2004-08-19 | テラダイン・インコーポレーテッド | シリアル・デバイスのループバック検査の改良 |
JP2004028607A (ja) * | 2002-06-21 | 2004-01-29 | Agilent Technologies Japan Ltd | 高周波信号測定装置の校正装置 |
JP2004294144A (ja) * | 2003-03-26 | 2004-10-21 | Fujitsu Ltd | 試験用モジュール及び半導体装置の試験方法 |
JP2004340940A (ja) * | 2003-04-04 | 2004-12-02 | Agilent Technol Inc | パラメータ化された信号調節 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013546229A (ja) * | 2010-10-05 | 2013-12-26 | シリコン イメージ,インコーポレイテッド | 高速入出力デバイスの試験 |
JP2012159490A (ja) * | 2011-01-28 | 2012-08-23 | Advantest Corp | 測定装置 |
JP2015141098A (ja) * | 2014-01-29 | 2015-08-03 | 日本電気株式会社 | テストボード、集積回路テスト方法、集積回路装置、および、集積回路テストシステム |
JP2017528713A (ja) * | 2014-08-29 | 2017-09-28 | アール アンド ディー サーキッツ インコーポレイテッドR & D Circuits Inc. | プリント回路基板内で被試験装置の直下に存在する埋込みシリアルデータ試験ループバックを実装する構造および実行方法 |
KR20170042206A (ko) * | 2015-10-08 | 2017-04-18 | 삼성전자주식회사 | 검사 회로를 갖는 반도체 칩 |
KR102432540B1 (ko) | 2015-10-08 | 2022-08-16 | 삼성전자주식회사 | 검사 회로를 갖는 반도체 칩 |
KR101793469B1 (ko) * | 2016-01-22 | 2017-11-03 | (주)티에스이 | 칩형 인덕터 |
JP2020153812A (ja) * | 2019-03-20 | 2020-09-24 | Necプラットフォームズ株式会社 | 信号検出装置及び信号検出方法 |
JP7025026B2 (ja) | 2019-03-20 | 2022-02-24 | Necプラットフォームズ株式会社 | 論理信号検出装置及び論理信号検出方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20070098570A (ko) | 2007-10-05 |
CN101047148B (zh) | 2011-05-04 |
US20070245179A1 (en) | 2007-10-18 |
TW200741227A (en) | 2007-11-01 |
CN101047148A (zh) | 2007-10-03 |
JP4726679B2 (ja) | 2011-07-20 |
KR101265041B1 (ko) | 2013-05-16 |
US7560949B2 (en) | 2009-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4726679B2 (ja) | 半導体試験方法および半導体装置 | |
US7965095B2 (en) | Separate testing of continuity between an internal terminal in each chip and an external terminal in a stacked semiconductor device | |
WO2007097053A1 (ja) | 半導体集積回路とその検査方法 | |
JP5375834B2 (ja) | 半導体装置およびそのテスト方法 | |
JP2011196813A (ja) | 半導体集積回路のテスト方法、および、テストシステム | |
US20220262718A1 (en) | Isolating electric paths in semiconductor device packages | |
JP4873635B2 (ja) | 半導体装置の製造方法 | |
US7622940B2 (en) | Semiconductor device having contact failure detector | |
US10600698B2 (en) | Semiconductor device, semiconductor chip, and test method for semiconductor chip | |
TWI393200B (zh) | 測試用單元以及測試系統 | |
US20020063251A1 (en) | Semiconductor device and testing method therefor | |
US8963150B2 (en) | Semiconductor device having a test pad connected to an exposed pad | |
JP2011158347A (ja) | 半導体装置および検査システム | |
JP2007218779A (ja) | 半導体テスター用テストボード | |
JP2005101097A (ja) | 半導体装置及びその製造方法 | |
JP2002022803A (ja) | 半導体装置および半導体装置の試験方法 | |
US20030016031A1 (en) | Test equipment | |
JP4098976B2 (ja) | マルチチップモジュール及びそのチップ間接続テスト方法 | |
US8139949B2 (en) | Electrical signal transmission module, method of transmitting electric signals and electrical inspection apparatus having the same | |
JPH0354841A (ja) | BiCMOS半導体装置 | |
JP2019074384A (ja) | 集積回路の検査装置 | |
JP4114294B2 (ja) | 半導体装置およびその検査方法 | |
JP2001135778A (ja) | 半導体装置 | |
JP2012168153A (ja) | Cmos論理icパッケージおよび検査方法 | |
JP6182969B2 (ja) | 高周波モジュールおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090210 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100928 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110412 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4726679 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |