JP2007218779A

JP2007218779A - 半導体テスター用テストボード

Info

Publication number: JP2007218779A
Application number: JP2006040787A
Authority: JP
Inventors: Takuya Tsumoto; 卓也津本
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2006-02-17
Filing date: 2006-02-17
Publication date: 2007-08-30

Abstract

【課題】半導体集積回路の検査において、従来よりも正確かつ信頼性の高い検査を行うことができる半導体テスター用テストボードを提供する。
【解決手段】半導体テスター用テストボードにおいて、DCテストとファンクションテストのそれぞれの手法に適した信号配線を用い、切り替え回路を備えることにより、テスト手法に応じ信号配線の切り替えを行う。また、切り替え回路としてDCテスト用信号配線103に接続されたローパスフィルター回路110、ファンクションテスト用信号配線104に接続されたハイパスフィルター回路111を用いることで、機械的なスイッチ動作無しで信号配線を切り替えることができる。
【選択図】図２

Description

本発明は半導体集積回路の検査に係り、特に半導体テスター（半導体検査装置）に接続されるテストボードに関する。

半導体集積回路のテスト手法には、半導体集積回路の論理動作をテストするファンクションテストと入出力端子の電気特性を測定するDCテストとがある。通常、ファンクションテストとDCテストは同一の入出力端子を使用している。

図４に従来の構造図の一例を示す。半導体集積回路１０１は、テストボード１０２を介して、半導体テスター１０６に接続されている。テストボード１０２内には、１本の信号配線１１４が設けられている。すなわち、従来、半導体集積回路のテスト手法であるファンクションテストとDCテストは、共通の信号配線を用いて行われていた。

また、例えば、特許文献1の図1に示されているように、半導体集積回路を含むBGAパッケージ1はテストボード6を介して半導体検査装置（半導体テスター）3に接続される。半導体集積回路のファンクションテストは半導体テスター内に設置されているドライバ11、コンパレータ16、17等を用いることにより実施される。図中には記載されていないが、通常の半導体テスターではDCテストが実施可能な測定ユニットが設置され、配線14に接続されている。図４に示される構成と同様に、半導体集積回路と半導体テスター3はテストボード６内の１本の配線10により接続されていた。

一方、特許文献２には、LSIの通常の試験と電源端子およびGND端子の導通試験を同一のテストボードで可能にするため、テストボード内のスイッチにより被測定デバイスの信号端子と電源/GND端子を切り替える構成が開示されている。本構成は、図４の従来構成や特許文献１に開示されている構成とは異なり、同一の信号端子を用いるのではなく、測定対象ごとに別々の端子を用いるものとなっている。

特開２００４−２３３１７１号公報特開２０００−１７１５１０号公報

近年、半導体集積回路の入出力端子の狭ピッチ化、多数化に伴い、検査に用いられる信号配線の条件が厳しくなり、従来のように複数のテスト手法を同一の信号配線で兼用することが非常に難しくなっていた。これは、以下に説明するように、主にファンクションテストとDCテストでは信号配線に求められる電気特性が大きく異なることに起因している。

ファンクションテストは、測定対象となる半導体集積回路に高周波帯のパルス信号を入力し、当該半導体集積回路より出力されるパルス信号を判定するものである。パルス信号を正確に送受信するためには、テストボード内配線の特性インピーダンスは、通常、半導体テスターに搭載される測定回路基板用の配線と整合していることが重要となる。

ここで、特性インピーダンス（Ｚｏ）とは、配線上の任意の点において、配線に流れる進行波の電圧、電流の比例係数(電圧÷電流)として、下記の式で表される。なお、Ｚｏは配線上の場所に依らず一定である。
Ｚｏ=（Ｌ/Ｃ）^１／２
ここで、Ｌは配線の単位長さあたり(１ｍ)のインダクタンス、Ｃは配線の単位長さあたり(１ｍ)のキャパシタンスである。

複数の回路同士を接続する場合において、接続する各回路の特性インピーダンスが同一の場合は「整合」、同一でない場合は「非整合」となる。「非整合」の場合は回路の接合点で信号の反射が起こり、進行波の歪みが生じる問題がある。このため、通常は反射の影響を避けるため、ファンクションテスト用信号配線の特性インピーダンスは、半導体テスター側の測定回路に整合させている。

一方、DCテストは、測定対象となる半導体集積回路に低周波の電流を印加し、その時の電圧を測定するものである。ＤＣテストでの問題は、信号配線の導体抵抗により電圧降下が生じ、結果として測定電圧に誤差を生じさせてしまうことにある。したがって、信号配線の特性としては、できるだけ導体抵抗が低いことが望まれる。なお、DCテストでは低周波信号を送受信するため、ファンクションテストのように特性インピーダンスの整合は考慮する必要はない。

このように、テスト手法により信号配線に求められる特性は大きく異なっている。

さらに、近年の半導体集積回路の入出力端子の狭ピッチ化等に伴い、従来よりも信号配線の配線幅を細くすることが必要となっている。他の回路との整合のため、ファンクションテスト用信号配線の特性インピーダンスを例えば50Ωに設計しようとすると、DCテストに対応する低周波帯でのインピーダンスはそれよりも大きくなってしまう。低周波帯でのインピーダンスは配線の導体抵抗が支配的である。したがって、ＤＣテストの際には、配線幅の縮小による抵抗増加に加え、ファンクションテスト用信号配線の整合をも考慮しなければならないため、導体抵抗の増大による電圧降下の問題が顕在化し、正確な電圧測定を行うことは極めて困難な状況になっていた。逆にDCテストを優先して、信号配線の導体抵抗を低く設定しようとすると、ファンクションテストにおける特性インピーダンスの整合が困難になる。

以上説明したように、ファンクションテストとＤＣテストでは求められる特性が大きく異なるのに加え、近年の半導体集積回路の入出力端子間の狭ピッチ化、多数化に伴い、複数のテスト手法に対し共通の信号配線を用いることは、正確かつ信頼性の高い半導体集積回路の検査を行う上で大きな障害になっていた。

本発明によれば、半導体テスターに接続され、かつ複数の信号配線を有するテストボードにおいて、第１の信号配線と前記第１の信号配線よりも導体抵抗が低い第二の信号配線を備え、かつテスト手法に応じた前記第一の信号配線と前記第二の信号配線の切り替え回路を備えることを特徴とする半導体テスター用テストボード、が提供される。

また、切り替え回路として、前記第１の信号配線に接続されたハイパスフィルター回路、または前記第２の信号配線に接続されたローパスフィルター回路、を備えることを特徴とする請求項１に記載の半導体テスター用テストボード、が提供される。

半導体集積回路を検査するための手法であるファンクションテストとDCテストでは、求められる信号配線の特性が異なっている。本発明では、半導体テスター用テストボードにおいて、それぞれのテスト手法に適した信号配線を用い、切り替え回路を備え、テスト手法に応じ信号配線の切り替えを行うことにより、正確かつ信頼性に優れた半導体集積回路の検査を行うことができる。

また、切り替え回路として第１の信号配線に接続されたハイパスフィルター回路、または第２の信号配線に接続されたローパスフィルター回路を用いることで、機械的なスイッチ動作無しで信号配線を切り替えることができる。

本発明によれば、半導体集積回路の検査において、従来よりも正確かつ信頼性の高い検査を行うことができる半導体テスター用テストボードを提供することができる。

以下、本発明の実施の形態について、図面を用いて説明する。
(第1の実施の形態)
発明の構成図を図1に示す。半導体テスター１０６はテストボード１０２を介して、半導体集積回路１０１に接続されている。テストボード１０２内にはDCテスト信号用配線１０３、ファンクションテスト信号用配線１０４、切り替え回路１０５が設けられている。DCテスト用信号配線１０３の導体幅はファンクションテスト用信号配線１０４の導体幅よりも広く取ることにより、導体抵抗を低くしている。ファンクションテスト用信号配線１０４は半導体テスター１０６に搭載される測定回路基板（不図示）に用いられる信号配線の特性インピーダンスと整合していることが望ましい。本実施の形態では、測定回路基板に用いられる信号配線の特性インピーダンスは50Ωであるため、ファンクションテスト用信号配線の特性インピーダンスも50Ωとしている。

回路例を図2に示す。DCテスト用信号配線１０３とファンクションテスト用信号配線１０４の切り替え回路として、DCテスト用信号配線１０３に接続されたローパスフィルター回路１１０(以下、LPF)、ファンクションテスト用信号回路に接続されたハイパスフィルター回路１１１(以下、HPF) を備えている。LPF１１０、HPF１１１のカットオフ周波数は、それぞれDCテスト用信号配線の周波数よりも高く、かつファンクションテスト用の信号周波数よりも低いことが必要である。例えばインダクタンスを225.079nH、キャパシタンスを56.27μFとすることによりカットオフ周波数が100kHzのLPF１１０を構成する。一方、例えば、インダクタンスを11.254μH、キャパシタンスを46.016nFとすることによりカットオフ周波数が100kHzのHPF１１１を構成することができる。

DCテスト時におけるDCテスト用信号１０７は、HPF１１１により100kHz以下の周波数信号が遮断されるため、DCテスト用配線１０３のみを通り半導体集積回路１０２へ送信される。この時の信号の流れを図示すると図2における１０７となる。DCテスト用信号配線１０３はその導体抵抗を低く設定してあるため、電圧降下による測定値変動、バラツキが少なくなる。

一方、ファンクションテスト時には信号は図2の１０８と１０９に示すようにDCテスト用配線１０３とファンクションテスト用配線１０４の経路を通り半導体集積回路１０１へ送信される。ファンクションテスト用信号に含まれる100ｋHz以上の高周波信号１０９は、LPF１１０により遮断されるため、ファンクションテスト用配線１０４のみを通り、HPF１１１により半導体集積回路1に伝送される。ファンクションテスト用信号配線１０４は特性インピーダンスが５０Ωに整合しているために、高周波信号１０９の反射が少なく、歪みの少ない良好な伝送を行うことができる。なお、ファンクションテスト時に送信するパルス波形のうち、100ｋHz以下の低周波信号１０８についてはDCテスト時と同じく、DCテスト用配線１０３を通り、半導体集積回路１０１へ送信される。この低周波信号１０８はファンクションテストには無関係のため、測定や回路動作に影響を与えることはない。

DCテスト用信号配線１０３とファンクションテスト用信号配線１０４は、LPF１１０、HPF１１１を利用することにより、テスト手法に応じスイッチ動作無しで配線の切り替えが行われる。それぞれのテスト手法に適合した信号配線が選択され、信号伝送をスムーズに行うことが可能となる。

本実施の形態では、半導体集積回路の検査において、ファンクションテストとDC テストのそれぞれのテスト手法に適合した配線が用いられるため、従来よりも正確かつ信頼性の高い検査を行うことができる。また、本実施の形態では信号配線の切り替えをLPFとHPFを用いて行っており、機械的なスイッチ動作無しで行うことができる。

（第２の実施の形態）
以下、第２の実施の形態について、図面を用いて説明する。本実施の形態は、信号配線の切り替えをスイッチングリレーを用いて行う点で、第１の実施の形態と異なる。第１の実施の形態に比べ、回路構成が簡易的であるため、テストボード上の実効面積を減らせるメリットがある。

図3に示す回路ではDCテスト用信号配線１０３、ファンクションテスト用信号配線１０４を第１の実施の形態と同条件にし、信号配線の切り替えにスイッチングリレー１１２を使用している。これにより、第１の実施の形態と同等の効果を得ることが可能となる。

本構成では、ファンクションテスト用信号、DCテスト用信号伝送時のそれぞれにおいてリレーの動作を制御する必要がある。

動作としては、DCテストを行うときは、DCテスト用信号配線１０３を選択することにより、DCテスト用信号１０７は半導体集積回路１０１に伝送される。また、ファンクションテストを行うときはファンクションテスト用信号配線１０４を選択することにより、ファンクションテスト用信号１１３が半導体集積回路１０１に伝送される。スイッチの切替動作は、例えば、半導体テスタ−１０６側のプログラム制御により行うことができる。

以上、本発明を実施の形態に基づいて説明した。この実施の形態は例示であり、種々の変形例が可能であること、またそうした変形例も本発明の範囲であることは当業者に理解されるところである。

例えば、実施の形態では２種類のテスト手法の場合のみ示したが、３種類以上のテスト手法の場合においても適宜対応することが可能である。

本発明における構造図である。本発明の第１の実施の形態を示す回路図である。本発明の第２の実施の形態を示す回路図である。従来技術を示した構造図例である。

符号の説明

101 半導体集積回路
102 テストボード
103 DCテスト用信号配線
104 ファンクションテスト用信号配線
105 切り替え回路
106 半導体テスター
107 DCテスト用信号
108 ファンクションテスト用信号（低周波信号）
109 ファンクションテスト用信号（高周波信号）
110 ローパスフィルター回路
111 ハイパスフィルター回路
112 スイッチングリレー
113 ファンクションテスト用信号
114 信号配線

Claims

半導体テスターに接続され、かつ複数の信号配線を有するテストボードにおいて、
第１の信号配線と前記第１の信号配線よりも導体抵抗の低い第２の信号配線を備え、
かつテスト手法に応じた前記第１の信号配線と前記第２の信号配線の切り替え回路を備えることを特徴とする半導体テスター用テストボード。
前記第１の信号配線がパルス信号を用いたファンクションテスト用の信号配線であり、前記第２の信号用配線がＤＣテスト用の信号配線であることを特徴とする請求項１に記載の半導体テスター用テストボード。
前記第１の信号配線が前記半導体テスター内の測定回路に用いられる信号配線の特性インピーダンスに整合していることを特徴とする請求項１に記載の半導体テスター用テストボード。
前記切り替え回路として、前記第１の信号配線に接続されたハイパスフィルター回路、
または前記第２の信号配線に接続されたローパスフィルター回路、
を備えることを特徴とする請求項１に記載の半導体テスター用テストボード。
前記ハイパスフィルター回路のカットオフ周波数が前記第２の信号配線に伝送される信号周波数よりも高く、かつ前記第１の信号配線に伝送される信号周波数よりも低いことを特徴とする請求項４に記載の半導体テスター用テストボード。
前記ローパスフィルター回路のカットオフ周波数が前記第２の信号配線に伝送される信号周波数よりも高く、かつ前記第１の信号配線に伝送される信号周波数よりも低いことを特徴とする請求項４に記載の半導体テスター用テストボード。
前記切り替え回路において、スイッチングリレーを用いることを特徴とする請求項１に記載の半導体テスター用テストボード。