JP4873635B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4873635B2 JP4873635B2 JP2007007909A JP2007007909A JP4873635B2 JP 4873635 B2 JP4873635 B2 JP 4873635B2 JP 2007007909 A JP2007007909 A JP 2007007909A JP 2007007909 A JP2007007909 A JP 2007007909A JP 4873635 B2 JP4873635 B2 JP 4873635B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- electrode pad
- temporary
- bonding
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
まず、ペレッタイズ(ダイシング)により、第1半導体チップ10及び第2半導体チップ20を準備する。そして、リードフレームのアイランド40上に、第1半導体チップ10、第2半導体チップ20、及び中継用部材30をマウントする(ステップS20)。
続いて、仮ボンディングを行う。図4及び5は、この仮ボンディングの様子を示す図である。図4に示されるように、第2パッド12−1、12−2、及び、外部接続用中継配線(33−1〜34−2)に対しては、完成品と同じ位置にボンディングが行われる。これにより、第2パッド12−1、12−2は、外部(リード端子50)と電気的に直接に接続される。また、第1パッド11−1、11−2も、それぞれ、ボンディングにより、内部接続用中継配線32−1、32−2の元パッド35−1、35−2に接続される。このボンディングも完成品と同じ位置である。
続いて、第1パッド11−1、11−2の各々に電気信号を入出力させ、選別検査が行われる。S30の工程において、第1半導体チップ10側の第1パッド11−1は、内部接続用中継配線32−1、仮ボンディングワイヤ13−1、及び外部接続用中継配線33−2を介して、リード端子50に接続されている。第2半導体チップ20側の第1パッド11−2も同様に、内部接続用中継配線32−2、仮ボンディングワイヤ13−2、及び外部接続用中継配線33−1を介して、リード端子50に接続されている。従って、各リード端子50から電気信号を与えることで、第1パッド11−1、11−2に対して電気信号を入出力させることができる。尚、外部接続用中継配線33−1、33−2は、それぞれ第2パッド12A−1、12A−2とも接続されているが、第2パッド12A−1、12A−2はハイインピーダンス状態となるパッドであるので、電気信号は第1パッド11−1、11−2側に選択的に与えられる。従って、非検査側の第2パッド12A−1、12A−2が、検査側のパッド(第1パッド11−1、11−2)を検査するに際して影響を及ぼす事はない。このように、第1パッド11−1、11−2の各々を検査した後、良品であったものに対して、次のステップS50の処理が行われる。尚、本工程では、第1半導体10、第2半導体チップ20を、セラミックキャップなどの着脱可能なカバー材でカバーし、選別検査を行うことが好ましい。
続いて、図6に示されるように、仮ボンディングワイヤ13−1、13−2が取り外される。仮ボンディングワイヤ13−1、13−2は、例えば、熱を加えて接続部分を流動化させることで、取り外すことができる。このような取り外しは、近接するボンディングに悪影響を与える事はない。
次に、本パッド37−1と37−2とを、本ボンディングワイヤ15によって接続する。この工程により、配線の電気的な接続状態は、図1や2で示した完成品と同じ状態となる。
次に、第1半導体チップ10、第2半導体チップ20、中継用部材30を封止剤によって封止する。この時の封止剤としては、樹脂等を用いることができる。但し、樹脂に限定されず、セラミックケースなどの別の材料によりパッケージ化(封止、封入)してもよい。
次に、最終検査を行う。本工程においては、選別検査(S40)においては検査することのできなかった、第1半導体チップ10−第2半導体チップ20間の電気的接続や、ユーザの使用する状態においてチップ間でインターフェースされる機能、などについて検査を行う。検査の結果、良品であったもののみを選別する。このように最終検査を行う事で、製品としての信頼性をより向上させることができる。
11 第1パッド
12 第2パッド
12A 第2パッド(ハイインピーダンス)
13 仮ボンディングワイヤ
15 本ボンディングワイヤ
20 第2半導体チップ
30 中継用部材
31 中継配線
32 内部接続用中継配線
33 外部接続用中継配線
34 外部接続用中継配線
35 元パッド
36 仮パッド
37 本パッド
40 リードフレーム(アイランド部)
50 リード端子
Claims (3)
- 第1半導体チップに設けられた第1電極パッドを、少なくとも仮ボンディングワイヤを介して外部と電気的に接続させる仮ボンディング工程と、
前記仮ボンディング工程の後に実施され、外部から前記仮ボンディングワイヤを介して電気信号を前記第1電極パッドに入出力させ、前記第1半導体チップを検査する検査工程と、
前記仮ボンディングワイヤを取り外す仮ボンディング離脱工程と、
前記仮ボンディング離脱工程の後に実施され、前記第1半導体チップを、少なくとも前記第1電極パッドが被覆される様に、封止する封止工程と、
前記仮ボンディング離脱工程と前記封止工程との間に実施され、前記第1電極パッドが、第2半導体チップと電気的に接続されるように、本ボンディングワイヤをボンディングする本ボンディング工程と、
互いに別の位置に設けられた、本電極パッド、仮電極パッド、及び元電極パッドを有する中継配線を用意する工程と、
前記検査工程よりも前に実施され、前記第1電極パッドを、ボンディングワイヤによって、前記元電極パッドに接続させるボンディング工程と、
を具備し、
前記封止工程において、少なくとも、前記第1電極パッドと前記第2半導体チップとの電気的な接続経路が被覆されるように、封止し、
前記仮ボンディング工程において、前記仮電極パッドに前記仮ボンディングワイヤをボンディングすることで、前記第1電極パッドを外部と電気的に接続させ、
前記本ボンディング工程において、前記本電極パッドに前記本ボンディングワイヤをボンディングすることで、前記第1電極パッドを前記第2半導体チップに電気的に接続させる
半導体装置の製造方法。 - 第1半導体チップに設けられた第1電極パッドを、少なくとも仮ボンディングワイヤを介して外部と電気的に接続させる仮ボンディング工程と、
前記仮ボンディング工程の後に実施され、外部から前記仮ボンディングワイヤを介して電気信号を前記第1電極パッドに入出力させ、前記第1半導体チップを検査する検査工程と、
前記仮ボンディングワイヤを取り外す仮ボンディング離脱工程と、
前記仮ボンディング離脱工程の後に実施され、前記第1半導体チップを、少なくとも前記第1電極パッドが被覆される様に、封止する封止工程と、
前記仮ボンディング離脱工程と前記封止工程との間に実施され、前記第1電極パッドが、第2半導体チップと電気的に接続されるように、本ボンディングワイヤをボンディングする本ボンディング工程と、
第1半導体チップ側中継配線と、第2半導体チップ側中継配線と、を少なくとも含む中継配線を用意する工程と、
前記検査工程よりも前に実施され、ボンディングワイヤによって、前記第1半導体チップに設けられた前記第1電極パッドを前記第1半導体チップ側中継配線に、前記第2半導体チップに設けられた前記第1電極パッドを前記第2半導体チップ側中継配線に、それぞれ接続するボンディング工程と、
を具備し、
前記封止工程において、少なくとも、前記第1電極パッドと前記第2半導体チップとの電気的な接続経路が被覆されるように、封止し、
前記第1半導体チップ側中継配線と前記第2半導体チップ側中継配線の各々には、互いに別の位置に設けられた本電極パッド、仮電極パッド及び元電極パッドが形成されており、
前記ボンディング工程において、前記第1電極パッドと前記元電極パッドとを接続し、
前記仮ボンディング工程において、前記仮ボンディングワイヤにより、前記仮電極パッドを、外部に電気的に直接に接続されたパッドに接続し、
前記本ボンディング工程において、前記本ボンディングワイヤにより、前記第1半導体チップ側中継配線と前記第2半導体チップ側中継配線の前記本電極パッド同士を接続する
半導体装置の製造方法。 - 請求項1又は2に記載された半導体装置の製造方法であって、
前記中継配線は、前記第1半導体チップ及び前記第2半導体チップとは別の部材である
中継用部材に設けられている
半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007007909A JP4873635B2 (ja) | 2007-01-17 | 2007-01-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007007909A JP4873635B2 (ja) | 2007-01-17 | 2007-01-17 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008177265A JP2008177265A (ja) | 2008-07-31 |
JP4873635B2 true JP4873635B2 (ja) | 2012-02-08 |
Family
ID=39704094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007007909A Expired - Fee Related JP4873635B2 (ja) | 2007-01-17 | 2007-01-17 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4873635B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5435902B2 (ja) | 2008-07-07 | 2014-03-05 | サーパス工業株式会社 | 流量調整弁 |
KR101118235B1 (ko) | 2008-12-15 | 2012-03-16 | 하나 마이크론(주) | 삼차원 반도체 디바이스 |
KR101024748B1 (ko) * | 2008-12-15 | 2011-03-24 | 하나 마이크론(주) | 서포터 칩을 갖는 반도체 패키지 및 그 제조 방법 |
KR101984831B1 (ko) * | 2013-01-31 | 2019-05-31 | 삼성전자 주식회사 | 반도체 패키지 및 그 제조 방법 |
JP2015177171A (ja) | 2014-03-18 | 2015-10-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR102026979B1 (ko) * | 2014-04-18 | 2019-09-30 | 에스케이하이닉스 주식회사 | 반도체 칩 적층 패키지 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09330962A (ja) * | 1996-06-13 | 1997-12-22 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP4268607B2 (ja) * | 2005-09-30 | 2009-05-27 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置に配設される中継部材及び半導体装置 |
-
2007
- 2007-01-17 JP JP2007007909A patent/JP4873635B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008177265A (ja) | 2008-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100893310B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
JP4873635B2 (ja) | 半導体装置の製造方法 | |
US7663204B2 (en) | Substrate for multi-chip stacking, multi-chip stack package utilizing the substrate and its applications | |
US8994397B2 (en) | Thermal pad shorts test for wire bonded strip testing | |
JP2012220438A (ja) | 半導体集積回路装置の製造方法 | |
KR100687687B1 (ko) | 멀티칩 모듈 패키징 방법 | |
US9502385B2 (en) | Semiconductor device and connection checking method for semiconductor device | |
US20080197872A1 (en) | Semiconductor chip, multi-chip semiconductor device, inspection method of the same, and electric appliance integrating the same | |
US20110254000A1 (en) | Semiconductor chip embedded with a test circuit | |
JP4388926B2 (ja) | 半導体装置のパッケージ構造 | |
US8736302B2 (en) | Reconfigurable integrated circuit | |
JP5885332B2 (ja) | 半導体装置の製造方法 | |
US20050212546A1 (en) | Method and apparatus for package testing | |
US7714429B2 (en) | Wafer structure with a plurality of functional macro chips for chip-on-chip configuration | |
US11574884B2 (en) | Multi-function bond pad | |
JP2005347470A (ja) | 半導体パッケージ用中継基板、半導体サブパッケージおよび半導体装置 | |
TWI830323B (zh) | 半導體裝置及半導體裝置的測試方法 | |
JP4056252B2 (ja) | 半導体装置の製造方法 | |
JP4098976B2 (ja) | マルチチップモジュール及びそのチップ間接続テスト方法 | |
JP2006222109A (ja) | マルチチップモジュール | |
JPS60200537A (ja) | テスト専用端子付半導体装置 | |
JP2972473B2 (ja) | 半導体装置 | |
JP4388989B2 (ja) | 半導体チップマウント封止サブ基板 | |
JP2001060653A (ja) | テスト対応型半導体集積回路及びそのテスト方法 | |
JPH0252262A (ja) | マルチチップパッケージの電気検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110831 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111118 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141202 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |