JP4114294B2

JP4114294B2 - 半導体装置およびその検査方法

Info

Publication number: JP4114294B2
Application number: JP35339599A
Authority: JP
Inventors: 誠伊藤
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 1999-12-13
Filing date: 1999-12-13
Publication date: 2008-07-09
Anticipated expiration: 2019-12-13
Also published as: JP2001168157A

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば、ハイブリッドＥＣＵなど、ベアチップ実装製品に搭載する半導体装置およびその検査に関する。
【０００２】
【従来の技術】
近年、半導体実装製品の小型化が急速に進んで、半導体チップをベア（裸）状態で実装する要望がある。図３は、ベアチップ等の半導体チップの従来の検査に関する模式図である。
【０００３】
図３に示すように、基板Ｊ１上に半導体チップＪ２が搭載されており、ある半導体チップＪ２の端子Ｊ３とその他の半導体チップＪ２の端子Ｊ３とが、基板Ｊ１上に形成された配線Ｊ４とワイヤボンドにより形成されたワイヤＪ５等により電気的に接続されている。また、図示例では２つの半導体チップＪ２と同一ノードとなっている配線Ｊ４から検査用端子Ｊ６が設けられている。そして、検査用端子Ｊ６にプロービングすることにより半導体チップＪ２の検査を行っている。
【０００４】
【発明が解決しようとする課題】
しかし、実装基板に設けた限られた検査用端子からでは、この製品の機能上の良否は判断できても、実装後の不良チップを特定してリペアしたり、さらに、そのチップのどの様な特性が故障しているのかという故障解析が難しくなるという問題が生じている。
【０００５】
上記問題は、基板上に半導体チップを実装した後に、複数の半導体チップが１つのノードを共有していることに起因している。つまり、その検査用端子で半導体チップの不良を検出しても、同一ノードを共有する複数の半導体チップのうち、どの半導体チップが不良であるのかを特定できないためにこの問題が生じている。
【０００６】
本発明は、上記問題点に鑑み、半導体チップを単独で検査することができる半導体装置およびその検査方法および半導体チップを提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、半導体チップ（１）は、内部回路（２）と電気的に接続した検査用端子（４ｂ、５ｂ）と、周辺回路と電気的に接続するためのボンディング用端子（４ａ、５ａ）とを備えたベアチップＩＣであり、前記検査用端子（４ｂ、５ｂ）が前記内部回路（２）と電気的に直結し、ボンディング用端子（４ａ、５ａ）が検査用端子（４ｂ、５ｂ）にスイッチ手段（６０）を介して電気的に接続することを特徴としている。
【０００８】
本発明では、スイッチ手段（６０）を用いてボンディング用端子（４ａ、５ａ）と検査用端子（４ｂ、５ｂ）を電気的に切断することにより、半導体チップ（１）を周辺回路から電気的に切断した状態で、検査用端子（４ｂ、５ｂ）を用いてその半導体チップ（１）を単独に検査することができる。
【０００９】
この場合、請求項２に記載の発明のように、チップ上面においてボンディング用端子（４ａ、５ａ）を検査用端子（４ｂ、５ｂ）よりも外周側に位置させれば、ボンディング用端子（４ａ、５ａ）を用いて周辺回路と電気的に接続した後に、容易に検査用端子（４ｂ、５ｂ）を用いて検査することができる。
【００１０】
請求項３に記載の発明では、半導体チップ（１）は、内部回路（２）と電気的に接続した検査用端子（４ｂ、５ｂ）と、周辺回路と電気的に接続するためのボンディング用端子（４ａ、５ａ）とを備えたベアチップＩＣであり、前記検査用端子（４ｂ、５ｂ）が前記内部回路（２）と電気的に直結し、ボンディング用端子（４ａ、５ａ）が検査用端子（４ｂ、５ｂ）にスイッチ手段（６０）を介して電気的に接続しており、スイッチ手段（６０）を用いてボンディング用端子（４ａ、５ａ）と検査用端子（４ｂ、５ｂ）を電気的に切断した後、検査用端子（４ｂ、５ｂ）を用いて半導体チップ（１）の検査を行うことを特徴としている。
【００１１】
本発明によれば、ボンディング用端子（４ａ、５ａ）と検査用端子（４ｂ、５ｂ）を電気的に切断することにより、半導体チップ（１）を周辺回路から電気的に切断させることができるため、半導体チップを単独で検査することができる。
【００１５】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００１６】
【発明の実施の形態】
図１は、本実施形態の半導体装置に係るベアチップＩＣの電気回路図である。図１に示すように、モノリシックＩＣである半導体チップとしてのベアチップＩＣ１にはロジック回路ブロック（請求項でいう内部回路）２が形成されており、ロジック回路ブロック２からはＶｓｓ（接地）端子３とＶｄｄ（電源）端子４ａ、４ｂが出ている。また、ロジック回路ブロック２の入出力端子と電気的に接続された端子５ａ、５ｂが設けられている。
【００１７】
そして、入出力端子と接続された端子５ａ、５ｂとＶｄｄ端子４ａ、４ｂは、それぞれ２つの端子が１組になっており、一方が周辺回路（電子部品および電源線、接地線を含む）との導通をとるためのボンディング用端子４ａ、５ａであり、他方がベアチップＩＣ１の検査を行うための検査用端子４ｂ、５ｂである。
【００１８】
そして、各々の検査用端子４ｂ、５ｂがロジック回路ブロック２と電気的に直結しており、各々のボンディング用端子４ａ、５ａがスイッチ手段としてのスイッチ回路ブロック６０を介して、各々組となっている検査用端子４ｂ、５ｂと電気的に接続されている。
【００１９】
なお、図１では、Ｖｄｄ端子４ａ、４ｂ以外には、１組のボンディング用端子５ａと検査用端子５ｂのみ示してあるが、実際は、この１組の端子５ａ、５ｂと同様にして、ロジック回路ブロック２の入出力端子と接続したボンディング用端子と検査用端子の組が複数形成されている。
【００２０】
ここで、スイッチ回路ブロック６０はＰｃｈＭＯＳトランジスタ６１とＮｃｈＭＯＳトランジスタ６２から構成されるトランスミッションゲートからなる。そして、ＰｃｈＭＯＳトランジスタ６１のゲートとＣＳ（チップセレクト）端子７が接続されており、ＮｃｈＭＯＳトランジスタ６２のゲートはインバータ６３を介してＣＳ端子７と接続されている。
【００２１】
また、ＣＳ端子７のオープン時にはＣＳ信号がローレベルとなるようにプルダウン抵抗８が内蔵されており、ＣＳ端子７からの配線と電源およびグランドとの間に回路保護用のダイオード９が設けられている。また、ＰｃｈＭＯＳトランジスタ６１の基板電位とインバータ６３の電源は、Ｖｄｄ端子４ａ、４ｂのうちのボンディング用端子４ａからとるようになっている。
【００２２】
図２は、これらのボンディング用端子４ａ、５ａと検査用端子４ｂ、５ｂの配置に関し、ベアチップＩＣ１を上から見た模式図であ。図２に示すように、本実施形態では、チップ上面にパッドが形成されており、ベアチップＩＣ１の縁部（外周側）に配置されたパッド１０がボンディング用端子４ａ、５ａに相当し、これらの縁部のパッド１０に対してベアチップＩＣ１の内周側に配置されたパッド１１が検査用端子４ｂ、５ｂに相当する。
【００２３】
そして、このベアチップＩＣ１が基板上に実装され、ベアチップＩＣ１の縁部に配置されたパッド１０（ボンディング用端子）がワイヤボンド等により周辺回路と電気的に接続されている。
【００２４】
以上の構成を持つベアチップＩＣ１は、ベアチップＩＣ１の外部からＶｄｄ端子４ａ、４ｂのうちのボンディング用端子４ａとＶｓｓ（接地）端子３との間にバイアスを印加した状態で、ＣＳ信号がローレベルのときは、ＰｃｈＭＯＳトランジスタ６１とＮｃｈＭＯＳトランジスタ６２がともにオンするためトランスミッションゲートがオンし、このベアチップＩＣ１が周辺回路と電気的に接続される。一方、ＣＳ信号がハイレベルのときは、上記２種類のトランジスタ６１、６２がともにオフするためトランスミッションゲートがオフし、それぞれ対になっているボンディング用端子４ａ、５ａと検査用端子４ｂ、５ｂが電気的に切断され、ベアチップＩＣ１が周辺回路と切断される。
【００２５】
そして、このベアチップＩＣ１が周辺回路と切断され、ロジック回路ブロック２が電源と通電した状態で、検査用端子４ｂ、５ｂに相当するパッド１１にプロービングすることにより、このベアチップＩＣ１の検査を行う。
【００２６】
ところで、本実施形態によれば、検査用端子４ｂ、５ｂとボンディング用端子４ａ、５ａとを設け、さらにその間にトランスミッションゲートを設けているため、上述のようにベアチップＩＣ１を周辺回路から電気的に切断することができ、ベアチップＩＣ１を基板に実装した後に、ベアチップＩＣ１を単独で検査することができる。
【００２７】
また、ベアチップＩＣ１を周辺回路から電気的に切断させて検査を行うため、ベアチップＩＣ１単体でのリーク電流やスタンバイ電流等の検査が可能になり、テスタビリティの向上により信頼性の高い半導体装置を得ることができる。
【００２８】
また、ボンディング用端子４ａ、５ａを検査用端子４ｂ、５ｂよりもベアチップＩＣ１の外周側に設けているため、ワイヤボンド等によりこのベアチップＩＣ１を基板に実装した後に、ワイヤが検査用端子４ｂ、５ｂ上に渡ることがないため、容易に検査用端子４ｂ、５ｂへプロービングすることができる。
【００２９】
また、不良チップの特定が容易になるため、部品のリペアがより適切にできるようになる。また、チップのどの様な特性が故障しているのかという故障解析も容易になる。また、高集積化が可能なベアチップＩＣ１側に検査用端子４ｂ、５ｂを設けることにより、実装基板側の検査用端子の面積を大幅に削減することができる。その結果、基板を小型化することができ、特に、基板が高価であるセラミック多層基板においてはコストを下げることができる。
【００３０】
なお、本実施形態では、ＣＳ信号がハイレベルのときにトランスミッションゲートがオフして、ベアチップＩＣ１が電気的に切断される例について示したが、ローレベルのときにベアチップＩＣ１が切断されるようにしてもよい。
【００３１】
また、ベアチップＩＣ１の端子の数が少ないときには、本実施形態のようにベアチップＩＣ１の縁部において二重にパッド１０、１１を設けるのではなく、ベアチップＩＣ１の縁部において、対をなすボンディング用端子４ａ、５ａと検査用端子４ｂ、５ｂのそれぞれに応じたパッドを交互に並べるようにしてもよい。
【００３２】
なお、本実施形態において、断面図でないものについてもハッチングを施してあるが、あくまでも便宜上のものであり断面を示すものではない。
【図面の簡単な説明】
【図１】本実施形態の半導体装置に係るベアチップＩＣの電気回路図である。
【図２】本実施形態の半導体装置に係るベアチップＩＣの模式的な上面図である。
【図３】従来の半導体実装製品の検査に関する模式図である。
【符号の説明】
１…半導体チップ、４ａ、５ａ…ボンディング用端子、
４ｂ、５ｂ…検査用端子、６０…スイッチ手段。

Claims

基板上に半導体チップ（１）が実装され、前記半導体チップ（１）が周辺回路と電気的に接続されてなる半導体装置において、
前記半導体チップ（１）は、内部回路（２）と電気的に接続された検査用端子（４ｂ、５ｂ）と、前記周辺回路と電気的に接続するためのボンディング用端子（４ａ、５ａ）とを備えたベアチップＩＣであり、
前記検査用端子（４ｂ、５ｂ）が前記内部回路（２）と電気的に直結し、前記ボンディング用端子（４ａ、５ａ）が前記検査用端子（４ｂ、５ｂ）にスイッチ手段（６０）を介して電気的に接続されていることを特徴とする半導体装置。
前記ボンディング用端子（４ａ、５ａ）と前記検査用端子（４ｂ、５ｂ）がチップ上面に配置されており、前記ボンディング用端子（４ａ、５ａ）が前記検査用端子（４ｂ、５ｂ）よりも外周側に位置していることを特徴とする請求項１に記載の半導体装置。
基板上に半導体チップ（１）が実装され、前記半導体チップ（１）が周辺回路と電気的に接続されてなる半導体装置の検査方法において、
前記半導体チップ（１）は、内部回路（２）と電気的に接続された検査用端子（４ｂ、５ｂ）と、前記周辺回路と電気的に接続するためのボンディング用端子（４ａ、５ａ）とを備えたベアチップＩＣであり、
前記検査用端子（４ｂ、５ｂ）が前記内部回路（２）と電気的に直結し、前記ボンディング用端子（４ａ、５ａ）が前記検査用端子（４ｂ、５ｂ）にスイッチ手段（６０）を介して電気的に接続されており、
前記スイッチ手段（６０）を用いて前記ボンディング用端子（４ａ、５ａ）と前記検査用端子（４ｂ、５ｂ）を電気的に切断した後、前記検査用端子（４ｂ、５ｂ）を用いて前記半導体チップ（１）の検査を行うことを特徴とする半導体装置の検査方法。