JP2007250834A - 電子部品装置の製造方法 - Google Patents

電子部品装置の製造方法 Download PDF

Info

Publication number
JP2007250834A
JP2007250834A JP2006072349A JP2006072349A JP2007250834A JP 2007250834 A JP2007250834 A JP 2007250834A JP 2006072349 A JP2006072349 A JP 2006072349A JP 2006072349 A JP2006072349 A JP 2006072349A JP 2007250834 A JP2007250834 A JP 2007250834A
Authority
JP
Japan
Prior art keywords
electrode film
metal plate
electronic component
component device
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006072349A
Other languages
English (en)
Inventor
Takatoshi Ishikawa
隆稔 石川
Kozo Kinki
浩三 金氣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006072349A priority Critical patent/JP2007250834A/ja
Publication of JP2007250834A publication Critical patent/JP2007250834A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】軽量かつ薄型の電子部品装置を低コストで製造する。
【解決手段】金属板１０の表面に形成されたレジストパターンにより電極膜１３を形成し、レジストパターンを除去した後に半導体チップ２に形成された端子３をバンプ５により電極膜１３に電気的に接続し、樹脂６により半導体チップ２と電極膜１３をモールディングした後に金属板１０から剥離する。これにより、リードフレームを用いることなく電子部品装置１を製造することが可能となり、軽量かつ薄型の電子部品装置１を製造することができる。また、リードフレームの個片化工程（切断工程）を必要としないので、コストの低減および製造に要する時間の短縮が可能になる。
【選択図】図３

Description

本発明は、半導体チップがパッケージされた電子部品装置の製造方法に関するものである。
近年、電子機器の軽量化、薄型化に伴って、これに搭載される電子部品装置にも小型軽量化、薄型化が要求されている。従来、半導体パッケージに代表される電子部品装置は、リードフレームを用いて半導体チップの表面に形成された端子と外部端子とのワイヤーボンディングを行う方法により電子部品装置の製造が行われていた（特許文献１参照）。
特許第３０８７３９５号公報
リードフレームを用いる方法により製造された電子部品装置には、リードフレームが内包された状態となっているため、リードフレーム自体の有する重量や厚さの影響により軽量化、薄型化に限界があった。また、金属製のリードフレームの個片化工程（切断工程）にコストと時間を要していた。
そこで本発明は、軽量かつ薄型の電子部品装置を低コストで製造することができる電子部品装置の製造方法を提供することを目的とする。
請求項１記載の発明は、半導体チップの表面に形成された端子に外部端子が電気的に接続された電子部品装置の製造方法であって、前記外部端子の形状および配列に対応したパターン孔を有するレジストパターンを金属板の表面に形成する工程と、前記金属板の表面に形成された前記パターン孔に前記外部端子を構成する電極膜を形成する工程と、前記電極膜を形成した後に、前記レジストパターンを前記金属板の表面から除去する工程と、前記半導体チップに形成された端子をバンプにより前記電極膜に電気的に接続する工程と、前記端子をバンプにより前記電極膜に電気的に接続した後に、前記電極膜を前記金属板の表面から剥離する工程と、を含む。
請求項２記載の発明は、半導体チップの表面に形成された端子に外部端子が電気的に接続された電子部品装置の製造方法であって、前記外部端子の形状および配列に対応したパターン孔を有するレジストパターンを金属板の表面に形成する工程と、前記金属板の表面に形成された前記パターン孔に前記外部端子を構成する電極膜を形成する工程と、前記電極膜を形成した後に、前記レジストパターンを前記金属板の表面から除去する工程と、前記レジストパターンを前記金属板の表面から除去した後に、前記金属板の表面および前記電極膜の表面にプラズマ処理を施す工程と、前記金属板の表面および前記電極膜の表面にプラズマ処理を施した後に、前記半導体チップに形成された端子をバンプにより前記電極膜に電気的に接続する工程と、少なくとも前記端子と前記電極膜との接続箇所を樹脂で封止する工程と、前記電極膜を前記金属板の表面から剥離する工程と、を含む。
請求項３記載の発明は、請求項２記載の発明において、前記半導体チップと前記電極膜を被覆する領域を樹脂で封止する工程をさらに含み、前記半導体チップと前記電極膜を被覆する領域を樹脂で封止した後に、前記電極膜および前記樹脂を前記金属板の表面から剥離する。
請求項４記載の発明は、請求項１乃至３の何れかに記載の発明において、前記金属板の表面に形成された前記パターン孔に前記外部端子を構成する電極膜を形成する工程が、前記金属板の表面に、Ｃｕ膜、Ｎｉ膜、Ａｕ膜の順にメッキを施すことにより行われる。
本発明によれば、半導体チップがパッケージされた電子部品装置の製造にリードフレームを必要としないので、軽量かつ薄型の電子部品装置を低コストで製造することができる。
本発明の実施の形態について図面を参照して説明する。図１は本発明の実施の形態の電子部品装置の構成を示す側断面図、図２および図３は本発明の実施の形態の電子部品装置の製造方法を工程順に示す説明図、図４は本発明の実施の形態の電子部品装置の製造方法におけるプラズマ処理方法を示す説明図である。
最初に、本実施の形態における電子部品装置の構成について、図１を参照して説明する。図１において、電子部品装置１は、半導体チップ２の下面に形成された端子３にさらに端子４が電気的に接続された半導体パッケージである。端子３は、金や半田等により形成されたバンプ５を介して端子４と電気的に接続されており、接続箇所を樹脂６で封止することにより接合強度を向上させている。それ以外の領域も樹脂６で封止されており、電子部品装置１を衝撃等の外的阻害要因から保護している。端子４は、電子部品装置１を基板等に電気的に接続する際の外部端子として機能し、ここでは、接続用の半田バンプ８が端子４の下面に予め設けられている。端子４は、例えば、Ｃｕ膜４ａ、Ｎｉ膜４ｂ、Ａｕ膜４ｃを順に積層した電極膜として構成するのが望ましく、このように構成すると、半導体チップ２側はＡｕ、半田バンプ８側はＣｕとなり、半田バンプ８へのＡｕ溶出や、Ｎｉと半田バンプ８のＳｎとの合金化とそれに伴うＮｉに含有されるＰの界面析出による接合強度低下を防止することができる。また、半田とのなじみが良いＣｕ膜４ａが最下層にあるので、外装用の半田メッキ等の処理を要することなくＣｕ膜４ａに直接半田バンプ８を形成することが可能である。
次に、本実施の形態における電子部品装置の製造方法について、図２および図３を参照して工程順に説明する。
最初に、電子部品装置１の外部端子となる端子４を製造する。端子４は、レジストパターンにより所定のパターンで成形された多層の電極膜により形成される。レジストパターンは、金属板１０の上面にレジスト１１を塗布した後に（図２（ａ）参照）、端子４の形状および配列に対応するパターンでレジスト１１の一部を除去してパターン孔１２とすることにより形成される（図２（ｂ）参照）。パターン孔１２内において、金属板１０の表面にＣｕ膜、Ｎｉ膜、Ａｕ膜の順にメッキを施し、３層からなる電極膜１３を形成する（図２（ｃ）参照）。電極膜１３が固化したら、レジスト１１を除去して金属板１０の上面に電極膜１３を露出させる（図２（ｄ）参照）。以上の工程により、電子部品装置１の外部端子となる端子４が金属板１０上に形成される。
金属板１０の材質としては種々のものを使用することができるが、例えば銅やステンレス等の金属で厚さが０．２ｍｍ程度の比較的剛性の低い板材を使用すると、後の工程において端子４を金属板１０から剥離する際に、金属板１０を撓ませることで容易に剥離することができる。また、レジスト１１の除去は、アルコール等の有機溶剤により溶解させる方法や、酸素プラズマでレジストを分解して灰化するアッシング等を用いて行う。
次に、金属板１０の上面および電極膜１３の上面にプラズマ処理を施す（図２（ｅ）参
照）。プラズマ処理は対象面の不純物除去と改質を目的として施され、図４に示すようにプラズマ発生用ガスを充満させた雰囲気内に金属板１０および電極膜１３を配置し、高周波電圧を印加することにより行われる。プラズマ処理により金属板１０の上面の酸化膜が除去され、後の工程において樹脂を剥離する際の剥離性が向上する。また、電極膜１３の最上層にあるＡｕ膜の有機汚染物が除去され、後の工程において半導体チップ２のバンプ５を接合する際の接合性が向上する。
次に、電極膜１３に半導体チップ２を搭載する（図３（ａ）参照）。半導体チップ２は、下面に形成された端子３を電極膜１３の上面に電気的に接続させた状態で搭載される。端子３と電極膜１３の接続には例えば金で形成されたバンプ５が用いられ、保持ノズル７により電極膜１３に搭載された半導体チップ２に荷重と超音波振動を印加することにより端子３と電極膜１３が接続される。電極膜１３は、樹脂等と比較して剛性の高い金属板１０上に形成されているので、保持ノズル７により印加される荷重と超音波振動のロスが少なく効率的に接続することができる。
次に、端子３と電極膜１３の接続箇所および半導体チップ２と電極膜１３を被覆する領域を樹脂６で封止する（図３（ｂ）参照）。なお、電極膜１３に半導体チップ２を搭載する前段階で、電極膜１３と半導体チップ２の間を充填する樹脂６を予め供給しておくこともできる。
次に、電極膜１３と樹脂６を金属板１０から剥離し（図３（ｃ）参照）、電極膜１３と樹脂６が金属板１０から完全に剥離されると、電子部品装置１の製造が終了する。電子部品装置１の下面には、電極膜１３の最下層にあるＣｕ膜が露出し、電子部品装置１を基板等に電気的に接続する際の外部端子の接続面として機能する。なお、電子部品装置１を基板等に実装する際の便宜を考慮して、Ｃｕ膜に予め半田バンプ８を設けてもよい（図３（ｅ）参照）。
以上の工程による電子部品装置の製造方法によれば、パッケージの内部における端子３と端子４（電極膜１３）の接続にバンプ５を介在させているだけなので、従来のリードフレームを用いてワイヤーボンディングを行う製造方法に比べ、薄く、かつ軽量な電子部品装置を製造することが可能である。これにより、軽量化、薄型化が要求される電子機器に搭載可能な電子部品装置を製造することができる。また、金属製のリードフレームの個片化工程（切断工程）を必要としないので、コストの低減および製造に要する時間の短縮が可能になる。
なお、上述した製造方法の各工程のうち、樹脂６で封止する工程、プラズマ処理を施す工程は、電子部品装置１の強度や電気的な信頼性の向上のために施されるものであるため、電子部品装置１に要求される品質に応じて省略することも可能である。
本発明によれば、軽量かつ薄型の電子部品装置を低コストで製造することができるので、半導体チップがパッケージされた電子部品装置の製造分野において有用である。
本発明の実施の形態の電子部品装置の構成を示す側断面図 本発明の実施の形態の電子部品装置の製造方法を工程順に示す説明図 本発明の実施の形態の電子部品装置の製造方法を工程順に示す説明図 本発明の実施の形態の電子部品装置の製造方法におけるプラズマ処理方法を示す説明図
符号の説明
１ 電子部品装置
２ 半導体チップ
３ 端子
４ 端子（外部端子）
５ 半田バンプ
６ 樹脂
１０ 金属板
１１ レジスト
１２ パターン孔
１３ 電極膜

Claims (4)

  1. 半導体チップの表面に形成された端子に外部端子が電気的に接続された電子部品装置の製造方法であって、
    前記外部端子の形状および配列に対応したパターン孔を有するレジストパターンを金属板の表面に形成する工程と、
    前記金属板の表面に形成された前記パターン孔に前記外部端子を構成する電極膜を形成する工程と、
    前記電極膜を形成した後に、前記レジストパターンを前記金属板の表面から除去する工程と、
    前記半導体チップに形成された端子をバンプにより前記電極膜に電気的に接続する工程と、
    前記端子をバンプにより前記電極膜に電気的に接続した後に、前記電極膜を前記金属板の表面から剥離する工程と、
    を含む電子部品装置の製造方法。
  2. 半導体チップの表面に形成された端子に外部端子が電気的に接続された電子部品装置の製造方法であって、
    前記外部端子の形状および配列に対応したパターン孔を有するレジストパターンを金属板の表面に形成する工程と、
    前記金属板の表面に形成された前記パターン孔に前記外部端子を構成する電極膜を形成する工程と、
    前記電極膜を形成した後に、前記レジストパターンを前記金属板の表面から除去する工程と、
    前記レジストパターンを前記金属板の表面から除去した後に、前記金属板の表面および前記電極膜の表面にプラズマ処理を施す工程と、
    前記金属板の表面および前記電極膜の表面にプラズマ処理を施した後に、前記半導体チップに形成された端子をバンプにより前記電極膜に電気的に接続する工程と、
    少なくとも前記端子と前記電極膜との接続箇所を樹脂で封止する工程と、
    前記電極膜を前記金属板の表面から剥離する工程と、
    を含む電子部品装置の製造方法。
  3. 前記半導体チップと前記電極膜を被覆する領域を樹脂で封止する工程をさらに含み、前記半導体チップと前記電極膜を被覆する領域を樹脂で封止した後に、前記電極膜および前記樹脂を前記金属板の表面から剥離する請求項２記載の電子部品装置の製造方法。
  4. 前記金属板の表面に形成された前記パターン孔に前記外部端子を構成する電極膜を形成する工程が、前記金属板の表面に、Ｃｕ膜、Ｎｉ膜、Ａｕ膜の順にメッキを施すことにより行われる請求項１乃至３の何れかに記載の電子部品装置の製造方法。
JP2006072349A 2006-03-16 2006-03-16 電子部品装置の製造方法 Pending JP2007250834A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006072349A JP2007250834A (ja) 2006-03-16 2006-03-16 電子部品装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006072349A JP2007250834A (ja) 2006-03-16 2006-03-16 電子部品装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007250834A true JP2007250834A (ja) 2007-09-27

Family

ID=38594803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006072349A Pending JP2007250834A (ja) 2006-03-16 2006-03-16 電子部品装置の製造方法

Country Status (1)

Country Link
JP (1) JP2007250834A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008084959A (ja) * 2006-09-26 2008-04-10 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008084959A (ja) * 2006-09-26 2008-04-10 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US8211754B2 (en) 2006-09-26 2012-07-03 Shinko Electric Industries Co., Ltd. Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP6816046B2 (ja) 半導体装置の製造方法
JP6527640B2 (ja) キャリア超薄型基板
US10236242B2 (en) Chip package and package substrate
JP2004023101A (ja) 半導体素子パッケージおよびその製造方法
JP2007141994A (ja) 両面電極パッケージ及びその製造方法
JPWO2017199461A1 (ja) 電子部品
JP2007180395A (ja) 半導体装置の製造方法
US7492045B2 (en) Semiconductor module, method for manufacturing semiconductor modules and mobile device
US8017442B2 (en) Method of fabricating a package structure
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
JP2007273941A (ja) 半導体装置の製造方法
TW201110267A (en) An electronic device package and method of manufacture
KR100658022B1 (ko) 회로 장치의 제조 방법
JP4930204B2 (ja) 半導体装置及びその製造方法
US8359740B2 (en) Process for the wafer-scale fabrication of electronic modules for surface mounting
JP2007134458A (ja) 配線基板の製造方法および半導体装置の製造方法
JP2007250834A (ja) 電子部品装置の製造方法
JP2004179295A (ja) パッケージの製造方法
JP2016066649A (ja) 電子装置及び電子装置の製造方法
JP4619308B2 (ja) 半導体装置の製造方法及び支持テープ
JP4483136B2 (ja) 半導体デバイスの実装方法及び半導体装置の製造方法
JP2008047710A (ja) 半導体基板、半導体装置およびこれらの製造方法
JP4642061B2 (ja) 回路装置の製造方法
JP2005243986A (ja) 配線基板の製造方法
JP2005183517A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器