JP2007180395A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007180395A JP2007180395A JP2005379130A JP2005379130A JP2007180395A JP 2007180395 A JP2007180395 A JP 2007180395A JP 2005379130 A JP2005379130 A JP 2005379130A JP 2005379130 A JP2005379130 A JP 2005379130A JP 2007180395 A JP2007180395 A JP 2007180395A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- layer
- adhesive layer
- support
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】レジスト層や保護層20をマスクとして第2の絶縁膜9,半導体基板1,第1の絶縁膜2,及びパッシベーション膜4を順にエッチングして除去する。このエッチングにより、接着層5が当該開口部21内において一部露出される。この時点で多数の半導体装置は個々の半導体チップに分割される。次に、図10に示すように、開口部21を介して溶解剤25(例えばアルコールやアセトン)を当該露出された接着層5に対して供給し、接着力を徐々に低下させることで半導体基板1から支持体6を剥離除去する。
【選択図】図10
Description
4 パッシベーション膜 5 接着層 6 支持体 7 レジスト層
8 ビアホール 9 第2の絶縁膜 10 レジスト層
15 バリア層 16 貫通電極 17 配線層
18 レジスト層 20 保護層 21 開口部 22 導電端子
23 レジスト層 25 溶解剤 30 電極接続層 31 ニッケル層
32 金層 100 半導体基板 101 パッド電極
102 第1の絶縁膜 103 パッシベーション膜 104 ガラス基板
105 接着層 106 貫通穴 107 ビアホール
108 第2の絶縁膜 109 バリア層 110 貫通電極
111 配線層 112 保護層 113 導電端子
115 ダイシングテープ DL ダイシングライン
Claims (11)
- その表面上にパッド電極が形成された半導体基板を準備し、
前記半導体基板の表面上に接着層を介して支持体を貼り付ける工程と、
前記半導体基板にビアホールを形成する工程と、
前記ビアホール中に前記パッド電極と電気的に接続された貫通電極を形成する工程と、
前記貫通電極を含めた前記半導体基板の裏面上を被覆する保護層を形成する工程と、
前記半導体基板を一部除去し、前記接着層を一部露出させる工程と、
前記接着層が露出された箇所から前記接着層を溶解させる溶解剤を供給することで、前記半導体基板から前記支持体を分離する工程と、を有することを特徴とする半導体装置の製造方法。 - 前記支持体を貼り付ける工程の前に、
前記パッド電極上に、他の半導体装置の電極と接続するための電極接続層を形成する工程を有することを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記電極接続層は、少なくともニッケル,金,バナジウム,チタン,銅,タンタル,モリブデンのいずれかを含むことを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記支持体を貼り付ける工程の後に、前記半導体基板の裏面を研削する工程を有することを特徴とする請求項1乃至請求項3のいずれかに記載の半導体装置の製造方法。
- 前記支持体には、前記溶解剤を供給する経路が形成されていないことを特徴とする請求項1乃至請求項4のいずれかに記載の半導体装置の製造方法。
- 前記支持体は剛性の基板であることを特徴とする請求項1乃至請求項5のいずれかに記載の半導体装置の製造方法。
- 前記半導体基板の裏面に前記貫通電極と電気的に接続された導電端子を形成する工程を有することを特徴とする請求項1乃至請求項6のいずれかに記載の半導体装置の製造方法。
- 前記ビアホールは前記半導体基板を貫通していることを特徴とする請求項1乃至請求項7のいずれかに記載の半導体装置の製造方法。
- 前記接着層を一部露出させる工程は、前記保護層をマスクとして用いることを特徴とする請求項1乃至請求項8のいずれかに記載の半導体装置の製造方法。
- 半導体基板の表面上に接着層を介して支持体を貼り付ける工程と、
前記半導体基板を一部除去し、前記半導体基板の裏面から前記接着層を露出させる開口部を形成する工程と、
前記接着層が露出された箇所から前記接着層を溶解させる溶解剤を供給することで、前記半導体基板から前記支持体を分離する工程と、を有することを特徴とする半導体装置の製造方法。 - 絶縁膜を介してパッド電極が形成された半導体基板を準備し、
前記半導体基板の表面上に接着層を介して支持体を貼り付ける工程と、
前記半導体基板及び前記絶縁膜を除去して、前記パッド電極を露出させる工程と、
前記露出されたパッド電極と電気的に接続された配線層を形成する工程と、
前記配線層を含めた前記半導体基板の裏面を被覆する保護膜を形成する工程と、
前記半導体基板を一部除去し、前記接着層を一部露出させる工程と、
前記接着層が露出された箇所から前記接着層を溶解させる溶解剤を供給することで、前記半導体基板から前記支持体を分離する工程と、を有することを特徴とする半導体装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005379130A JP2007180395A (ja) | 2005-12-28 | 2005-12-28 | 半導体装置の製造方法 |
TW095147581A TWI324800B (en) | 2005-12-28 | 2006-12-19 | Method for manufacturing semiconductor device |
US11/645,811 US7795115B2 (en) | 2005-12-28 | 2006-12-27 | Method of manufacturing semiconductor device |
KR1020060134661A KR100852597B1 (ko) | 2005-12-28 | 2006-12-27 | 반도체 장치의 제조 방법 |
EP06026978A EP1804287A3 (en) | 2005-12-28 | 2006-12-28 | Method of manufacturing semiconductor device |
CN2006100642136A CN1992151B (zh) | 2005-12-28 | 2006-12-28 | 半导体装置的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005379130A JP2007180395A (ja) | 2005-12-28 | 2005-12-28 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007180395A true JP2007180395A (ja) | 2007-07-12 |
Family
ID=38214311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005379130A Pending JP2007180395A (ja) | 2005-12-28 | 2005-12-28 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2007180395A (ja) |
CN (1) | CN1992151B (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007242812A (ja) * | 2006-03-07 | 2007-09-20 | Sanyo Electric Co Ltd | 半導体装置の製造方法及び支持テープ |
JP2010109007A (ja) * | 2008-10-28 | 2010-05-13 | Fujitsu Ltd | 半導体装置の製造方法 |
US8012798B2 (en) | 2009-05-22 | 2011-09-06 | Elpida Memory, Inc. | Method of fabricating stacked semiconductor chips |
WO2011111308A1 (ja) * | 2010-03-09 | 2011-09-15 | パナソニック株式会社 | 半導体装置の製造方法及び半導体装置 |
JPWO2010016351A1 (ja) * | 2008-08-07 | 2012-01-19 | 株式会社フジクラ | 半導体装置の製造方法 |
JP2013187224A (ja) * | 2012-03-06 | 2013-09-19 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009224492A (ja) * | 2008-03-14 | 2009-10-01 | Oki Semiconductor Co Ltd | 半導体装置及びその製造方法 |
CN101728226B (zh) * | 2008-10-23 | 2011-08-17 | 亚泰半导体设备股份有限公司 | 分离装置及分离方法 |
US20100200957A1 (en) * | 2009-02-06 | 2010-08-12 | Qualcomm Incorporated | Scribe-Line Through Silicon Vias |
CN102254840A (zh) * | 2010-05-18 | 2011-11-23 | 宏宝科技股份有限公司 | 半导体结构及其制造方法 |
JP7278184B2 (ja) * | 2019-09-13 | 2023-05-19 | キオクシア株式会社 | 半導体装置の製造方法 |
CN110767604B (zh) * | 2019-10-31 | 2022-03-18 | 厦门市三安集成电路有限公司 | 化合物半导体器件和化合物半导体器件的背面铜制程方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003309221A (ja) * | 2002-04-15 | 2003-10-31 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2004193305A (ja) * | 2002-12-11 | 2004-07-08 | Matsushita Electric Ind Co Ltd | 半導体ウェハの切断方法および半導体ウェハの切断方法で使用される保護シート |
-
2005
- 2005-12-28 JP JP2005379130A patent/JP2007180395A/ja active Pending
-
2006
- 2006-12-28 CN CN2006100642136A patent/CN1992151B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003309221A (ja) * | 2002-04-15 | 2003-10-31 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2004193305A (ja) * | 2002-12-11 | 2004-07-08 | Matsushita Electric Ind Co Ltd | 半導体ウェハの切断方法および半導体ウェハの切断方法で使用される保護シート |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007242812A (ja) * | 2006-03-07 | 2007-09-20 | Sanyo Electric Co Ltd | 半導体装置の製造方法及び支持テープ |
JP4619308B2 (ja) * | 2006-03-07 | 2011-01-26 | 三洋電機株式会社 | 半導体装置の製造方法及び支持テープ |
JPWO2010016351A1 (ja) * | 2008-08-07 | 2012-01-19 | 株式会社フジクラ | 半導体装置の製造方法 |
JP2010109007A (ja) * | 2008-10-28 | 2010-05-13 | Fujitsu Ltd | 半導体装置の製造方法 |
US8012798B2 (en) | 2009-05-22 | 2011-09-06 | Elpida Memory, Inc. | Method of fabricating stacked semiconductor chips |
WO2011111308A1 (ja) * | 2010-03-09 | 2011-09-15 | パナソニック株式会社 | 半導体装置の製造方法及び半導体装置 |
US8349736B2 (en) | 2010-03-09 | 2013-01-08 | Panasonic Corporation | Semiconductor device manufacturing method and semiconductor device |
JP5385452B2 (ja) * | 2010-03-09 | 2014-01-08 | パナソニック株式会社 | 半導体装置の製造方法 |
JP2013187224A (ja) * | 2012-03-06 | 2013-09-19 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1992151B (zh) | 2011-06-15 |
CN1992151A (zh) | 2007-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100852597B1 (ko) | 반도체 장치의 제조 방법 | |
JP2007180395A (ja) | 半導体装置の製造方法 | |
JP3929966B2 (ja) | 半導体装置及びその製造方法 | |
US8502393B2 (en) | Chip package and method for forming the same | |
US7811857B2 (en) | Method of manufacturing semiconductor device | |
CN1825590B (zh) | 半导体器件及其制造方法 | |
US20080303154A1 (en) | Through-silicon via interconnection formed with a cap layer | |
JP2007273941A (ja) | 半導体装置の製造方法 | |
JP2009032929A (ja) | 半導体装置及びその製造方法 | |
CN104425432A (zh) | 半导体装置 | |
JP4828261B2 (ja) | 半導体装置及びその製造方法 | |
JP5101157B2 (ja) | 半導体装置の製造方法 | |
JP4619308B2 (ja) | 半導体装置の製造方法及び支持テープ | |
JP2007242714A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2004080006A (ja) | 半導体装置の製造方法 | |
JP2006128353A (ja) | 半導体装置及びその製造方法 | |
JP2004235612A (ja) | 半導体装置の製造方法 | |
WO2011081130A1 (ja) | 半導体ウエハ及び半導体装置並びに半導体装置の製造方法 | |
JP5555400B2 (ja) | 半導体装置及びその製造方法 | |
JP2005311215A (ja) | 半導体装置及びその製造方法 | |
JP2010092974A (ja) | 半導体装置及びその製造方法、並びに電子装置 | |
JP2007059493A (ja) | 半導体装置およびその製造方法 | |
JP4286264B2 (ja) | 半導体装置及びその製造方法 | |
JP2005294875A (ja) | 半導体装置及びその製造方法 | |
JP2011040610A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100816 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100819 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101014 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20101215 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110318 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110324 |