JP2007273941A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007273941A JP2007273941A JP2006259288A JP2006259288A JP2007273941A JP 2007273941 A JP2007273941 A JP 2007273941A JP 2006259288 A JP2006259288 A JP 2006259288A JP 2006259288 A JP2006259288 A JP 2006259288A JP 2007273941 A JP2007273941 A JP 2007273941A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- layer
- support
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Dicing (AREA)
Abstract
【解決手段】支持体8と半導体基板1とを貼りつける工程の前に、半導体基板1の表面を一部除去し、ダイシングラインDLに対応する位置に沿って溝部5を形成する。一連の加工をした後、ダイシングブレードやドライエッチングによって保護層20,第2の絶縁膜11,半導体基板1を順に除去して開口部22(溶解剤供給経路)を形成する。開口部22はその底部で溝部5と連通し、接着層7が当該開口部22内において一部露出される。この時点で多数の半導体装置は個々の半導体チップに分割される。次に、開口部22を介して溶解剤(例えばアルコールやアセトン)を露出された接着層7に対して供給し、接着力を徐々に低下させることで半導体基板1から支持体8を剥離除去する。
【選択図】図12
Description
4 パッシベーション膜 5,5a,5b 溝部 6 (半導体基板の)外周部
7 接着層 8 支持体 9 レジスト層 10 ビアホール
11 第2の絶縁膜 12 レジスト層 13 バリア層 14 貫通電極
15 配線層 16 レジスト層 20 保護層 21 導電端子
22 開口部 25 溶解剤 30 絶縁膜 40 電極接続層
41 ニッケル層 42 金層 50 溝部 100 半導体基板
101 接着層 102 支持体 103 開口部 200 半導体基板
201 パッド電極 202 第1の絶縁膜 203 パッシベーション膜
204 ガラス基板 205 接着層 206 貫通穴 207 ビアホール
208 第2の絶縁膜 209 バリア層 210 貫通電極
211 配線層 212 保護層 213 導電端子
DL ダイシングライン
Claims (12)
- 半導体基板の表面の一部を除去して溝部を形成する工程と、
前記溝部が形成された半導体基板の表面上に接着層を介して支持体を貼り付ける工程と、
前記半導体基板の裏面から表面方向に前記半導体基板を一部除去し、前記溝部に到達する開口部を形成し、前記接着層を露出させる工程と、
前記接着層が露出された箇所から前記接着層を溶解させる溶解剤を供給することで、前記半導体基板から前記支持体を分離する工程と、を有することを特徴とする半導体装置の製造方法。 - 前記接着層を露出させる工程において、ダイシングブレード,レーザー,またはエッチングのいずれかを用いることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記支持体を貼り付ける工程の後に、前記半導体基板の裏面を研削する工程を有することを特徴とする請求項1または請求項2に記載の半導体装置の製造方法。
- 半導体基板の表面の一部を除去して溝部を形成する工程と、
前記溝部が形成された半導体基板の表面上に接着層を介して支持体を貼り付ける工程と、
前記溝部から前記接着層が露出されるまで前記半導体基板の裏面を研削して前記半導体基板を薄くする工程と、
前記接着層が露出された箇所から前記接着層を溶解させる溶解剤を供給することで、前記半導体基板から前記支持体を分離する工程と、を有することを特徴とする半導体装置の製造方法。 - 前記溝部を形成する工程は、前記半導体基板のダイシングラインの位置に沿って前記溝部が形成されるように行うことを特徴とする請求項1乃至請求項4のいずれかに記載の半導体装置の製造方法。
- 前記半導体基板の外周部を除いて前記溝部を形成することを特徴とする請求項1乃至請求項5のいずれかに記載の半導体装置の製造方法。
- 前記支持体を貼り付ける工程の前に、
前記半導体基板の表面上に絶縁膜を介してパッド電極を形成する工程を有し、
前記支持体を貼り付ける工程の後に、
前記半導体基板の裏面から表面方向に前記半導体基板及び前記絶縁膜を一部除去して、前記パッド電極を露出させる工程と、
前記露出されたパッド電極と電気的に接続された配線層を形成する工程と、
前記配線層を含めた前記半導体基板の裏面上を被覆する保護膜を形成する工程と、を有することを特徴とする請求項1乃至請求項6のいずれかに記載の半導体装置の製造方法。 - 前記パッド電極を形成する工程の後であって、前記支持体を貼り付ける工程の前に、
前記パッド電極上に、他の半導体装置の電極と接続するための電極接続層を形成する工程を有することを特徴とする請求項7に記載の半導体装置の製造方法。 - 前記電極接続層は、少なくともニッケル,金,バナジウム,スズ,銅,モリブデンのいずれかを含むことを特徴とする請求項8に記載の半導体装置の製造方法。
- 前記支持体を貼り付ける工程の後に、
前記半導体基板を裏面から表面方向に前記半導体基板を一部除去してビアホールを形成する工程と、
前記ビアホール内から前記半導体基板の裏面上に延在する配線層を形成する工程と、
前記配線層を含めた前記半導体基板の裏面上を被覆する保護膜を形成する工程と、を有することを特徴とする請求項1乃至請求項6のいずれかに記載の半導体装置の製造方法。 - 前記支持体には、前記溶解剤を供給する経路が形成されていないことを特徴とする請求項1乃至請求項10のいずれかに記載の半導体装置の製造方法。
- 前記支持体は剛性の基板であることを特徴とする請求項1乃至請求項11のいずれかに記載の半導体装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006259288A JP2007273941A (ja) | 2006-03-07 | 2006-09-25 | 半導体装置の製造方法 |
TW095147581A TWI324800B (en) | 2005-12-28 | 2006-12-19 | Method for manufacturing semiconductor device |
US11/645,811 US7795115B2 (en) | 2005-12-28 | 2006-12-27 | Method of manufacturing semiconductor device |
KR1020060134661A KR100852597B1 (ko) | 2005-12-28 | 2006-12-27 | 반도체 장치의 제조 방법 |
EP06026978A EP1804287A3 (en) | 2005-12-28 | 2006-12-28 | Method of manufacturing semiconductor device |
CN2006100642136A CN1992151B (zh) | 2005-12-28 | 2006-12-28 | 半导体装置的制造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006061712 | 2006-03-07 | ||
JP2006259288A JP2007273941A (ja) | 2006-03-07 | 2006-09-25 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007273941A true JP2007273941A (ja) | 2007-10-18 |
Family
ID=38676380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006259288A Pending JP2007273941A (ja) | 2005-12-28 | 2006-09-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007273941A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009188254A (ja) * | 2008-02-07 | 2009-08-20 | Oki Semiconductor Co Ltd | 半導体装置及びその製造方法 |
WO2009139417A1 (ja) * | 2008-05-13 | 2009-11-19 | 富士電機デバイステクノロジー株式会社 | 半導体装置およびその製造方法 |
JP2009302231A (ja) * | 2008-06-12 | 2009-12-24 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
JP2010141149A (ja) * | 2008-12-12 | 2010-06-24 | Panasonic Corp | 半導体装置の製造方法 |
JP2010262990A (ja) * | 2009-04-30 | 2010-11-18 | Mitsubishi Electric Corp | センサチップの製造方法 |
JP2011204858A (ja) * | 2010-03-25 | 2011-10-13 | Nec Corp | 半導体デバイスの製造方法及び積層化半導体デバイスの製造方法 |
US9070754B2 (en) | 2012-02-14 | 2015-06-30 | Renesas Electronics Corporation | Method of manufacturing a semiconductor device and wafer |
KR20160073392A (ko) * | 2013-10-22 | 2016-06-24 | 어플라이드 머티어리얼스, 인코포레이티드 | 마스크리스 하이브리드 레이저 스크라이빙 및 플라즈마 에칭 웨이퍼 다이싱 프로세스 |
JP2016525799A (ja) * | 2013-07-19 | 2016-08-25 | コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. | 基板キャリアを有さず光学素子を有するpcled |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0515436U (ja) * | 1991-07-31 | 1993-02-26 | 関西日本電気株式会社 | 半導体製造装置 |
JP2001035866A (ja) * | 1999-07-23 | 2001-02-09 | Murata Mfg Co Ltd | チップ型電子部品の製造方法 |
JP2003243330A (ja) * | 2002-02-20 | 2003-08-29 | Matsushita Electric Ind Co Ltd | 電子部品の製造方法 |
JP2005101290A (ja) * | 2003-09-25 | 2005-04-14 | Disco Abrasive Syst Ltd | 半導体ウエーハの分割方法 |
JP2005235859A (ja) * | 2004-02-17 | 2005-09-02 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP2006032482A (ja) * | 2004-07-13 | 2006-02-02 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2006032390A (ja) * | 2004-07-12 | 2006-02-02 | Seiko Epson Corp | ダイシングシートおよびその製造方法、半導体装置の製造方法 |
-
2006
- 2006-09-25 JP JP2006259288A patent/JP2007273941A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0515436U (ja) * | 1991-07-31 | 1993-02-26 | 関西日本電気株式会社 | 半導体製造装置 |
JP2001035866A (ja) * | 1999-07-23 | 2001-02-09 | Murata Mfg Co Ltd | チップ型電子部品の製造方法 |
JP2003243330A (ja) * | 2002-02-20 | 2003-08-29 | Matsushita Electric Ind Co Ltd | 電子部品の製造方法 |
JP2005101290A (ja) * | 2003-09-25 | 2005-04-14 | Disco Abrasive Syst Ltd | 半導体ウエーハの分割方法 |
JP2005235859A (ja) * | 2004-02-17 | 2005-09-02 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP2006032390A (ja) * | 2004-07-12 | 2006-02-02 | Seiko Epson Corp | ダイシングシートおよびその製造方法、半導体装置の製造方法 |
JP2006032482A (ja) * | 2004-07-13 | 2006-02-02 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009188254A (ja) * | 2008-02-07 | 2009-08-20 | Oki Semiconductor Co Ltd | 半導体装置及びその製造方法 |
US8507327B2 (en) | 2008-05-13 | 2013-08-13 | Fuji Electric Co., Ltd. | Semiconductor device manufacturing method thereof |
WO2009139417A1 (ja) * | 2008-05-13 | 2009-11-19 | 富士電機デバイステクノロジー株式会社 | 半導体装置およびその製造方法 |
JP5327219B2 (ja) * | 2008-05-13 | 2013-10-30 | 富士電機株式会社 | 半導体装置の製造方法 |
JP2009302231A (ja) * | 2008-06-12 | 2009-12-24 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
JP2010141149A (ja) * | 2008-12-12 | 2010-06-24 | Panasonic Corp | 半導体装置の製造方法 |
JP2010262990A (ja) * | 2009-04-30 | 2010-11-18 | Mitsubishi Electric Corp | センサチップの製造方法 |
JP2011204858A (ja) * | 2010-03-25 | 2011-10-13 | Nec Corp | 半導体デバイスの製造方法及び積層化半導体デバイスの製造方法 |
US9070754B2 (en) | 2012-02-14 | 2015-06-30 | Renesas Electronics Corporation | Method of manufacturing a semiconductor device and wafer |
JP2016525799A (ja) * | 2013-07-19 | 2016-08-25 | コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. | 基板キャリアを有さず光学素子を有するpcled |
KR20160073392A (ko) * | 2013-10-22 | 2016-06-24 | 어플라이드 머티어리얼스, 인코포레이티드 | 마스크리스 하이브리드 레이저 스크라이빙 및 플라즈마 에칭 웨이퍼 다이싱 프로세스 |
JP2016539497A (ja) * | 2013-10-22 | 2016-12-15 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | マスクレスハイブリッドレーザスクライビング及びプラズマエッチングウエハダイシング処理 |
KR102303589B1 (ko) | 2013-10-22 | 2021-09-17 | 어플라이드 머티어리얼스, 인코포레이티드 | 마스크리스 하이브리드 레이저 스크라이빙 및 플라즈마 에칭 웨이퍼 다이싱 프로세스 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100852597B1 (ko) | 반도체 장치의 제조 방법 | |
JP2007180395A (ja) | 半導体装置の製造方法 | |
KR100575591B1 (ko) | 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 및 그 제조 방법 | |
US7485967B2 (en) | Semiconductor device with via hole for electric connection | |
JP4401181B2 (ja) | 半導体装置及びその製造方法 | |
KR100671921B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP5258567B2 (ja) | 半導体装置及びその製造方法 | |
US8502393B2 (en) | Chip package and method for forming the same | |
JP2007273941A (ja) | 半導体装置の製造方法 | |
KR100840502B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2006128172A (ja) | 半導体装置及びその製造方法 | |
JP2009032929A (ja) | 半導体装置及びその製造方法 | |
JP5101157B2 (ja) | 半導体装置の製造方法 | |
JP4828261B2 (ja) | 半導体装置及びその製造方法 | |
JP4619308B2 (ja) | 半導体装置の製造方法及び支持テープ | |
JP4845368B2 (ja) | 半導体装置及びその製造方法 | |
JP2004080006A (ja) | 半導体装置の製造方法 | |
JP2007242714A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2009130271A (ja) | 半導体装置とその製造方法 | |
JP5555400B2 (ja) | 半導体装置及びその製造方法 | |
JP2013065582A (ja) | 半導体ウエハ及び半導体装置並びに半導体装置の製造方法 | |
JP2007059493A (ja) | 半導体装置およびその製造方法 | |
JP4286264B2 (ja) | 半導体装置及びその製造方法 | |
JP4522213B2 (ja) | 半導体装置の製造方法 | |
JP4859716B2 (ja) | ウエハ及びその搬送システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090831 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20101215 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110324 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110603 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110603 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110822 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120518 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121102 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130215 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20130301 |