JP2007134458A - 配線基板の製造方法および半導体装置の製造方法 - Google Patents

配線基板の製造方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP2007134458A
JP2007134458A JP2005325090A JP2005325090A JP2007134458A JP 2007134458 A JP2007134458 A JP 2007134458A JP 2005325090 A JP2005325090 A JP 2005325090A JP 2005325090 A JP2005325090 A JP 2005325090A JP 2007134458 A JP2007134458 A JP 2007134458A
Authority
JP
Japan
Prior art keywords
layer
pattern
connection portion
wiring
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005325090A
Other languages
English (en)
Other versions
JP4718305B2 (ja
JP2007134458A5 (ja
Inventor
Atsushi Oi
淳 大井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2005325090A priority Critical patent/JP4718305B2/ja
Priority to KR1020060104331A priority patent/KR101195886B1/ko
Priority to US11/594,074 priority patent/US20070111387A1/en
Priority to TW095141468A priority patent/TW200731436A/zh
Publication of JP2007134458A publication Critical patent/JP2007134458A/ja
Publication of JP2007134458A5 publication Critical patent/JP2007134458A5/ja
Application granted granted Critical
Publication of JP4718305B2 publication Critical patent/JP4718305B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/054—Continuous temporary metal layer over resist, e.g. for selective electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】実装の信頼性が良好であって、かつ微細な接続ピッチで半導体チップを実装することが可能な配線基板と、実装の信頼性が良好であって、かつ微細な接続ピッチで半導体チップが配線基板に実装されてなる半導体装置を提供する。
【解決手段】半導体チップに接続される接続部と、前記接続部を介して前記半導体チップに接続されるパターン配線と、を有する、半導体チップを実装する配線基板の製造方法であって、前記パターン配線上に、前記接続部を電解メッキ法により形成するための給電層を形成する給電層形成工程と、前記給電層上にマスクパターンを形成するマスク工程と、前記マスクパターンから露出する前記給電層をエッチングするエッチング工程と、前記マスクパターンから露出する前記パターン配線上に電解メッキ法により前記接続部を形成する電解メッキ工程と、を有することを特徴とする配線基板の製造方法。
【選択図】図１Ｋ

Description

本発明は、半導体チップを実装する配線基板、および当該配線基板に半導体チップが実装されてなる半導体装置に関する。
現在、半導体チップなどの半導体装置を用いた電子機器の高性能化が進められており、基板へ半導体チップを実装する場合の高密度化や、また半導体チップを搭載した基板の小型化、省スペース化などが求められている。
このために半導体チップ側に形成される電極の設置のピッチが狭小化されると、当該電極に形成される半田バンプによって配線基板側の接続部に接続して実装を行う場合に実装の信頼性が低下する様々な問題が生じる場合があった。
例えば、一例として、半導体チップの電極の設置のピッチの狭小化に対応して、半導体チップと配線基板の間のクリアランスも小さくなるため、当該クリアランスに浸透させる樹脂からなるアンダーフィルが容易に浸透せず、ボイドが発生するなどして半導体チップの実装の信頼性が低下してしまう問題が生じていた。
このため、配線基板側の半導体チップとの接続部（実装用パッド）の厚さを厚く形成して、半導体チップの実装時の信頼性を向上させる方法が提案されていた（例えば特許文献１〜特許文献３参照）。
特開２０００−３１５７０６号公報 特開２００４−１４０２４８号公報 特開平１０−１６３５９９号公報
しかし、例えば配線基板側のパターン配線上に形成される接続部（実装用パッド）の厚さを厚く形成すると、当該接続部とパターン配線の界面にかかる応力が大きくなる。このため、当該接続部がパターン配線から剥離しやすくなり、配線基板に半導体チップを実装する場合の実装の信頼性が低下してしまう懸念が生じていた。
特に、上記の接続部をいわゆるセミアディティブ法で形成した場合（例えば特許文献１、特許文献２参照）、接続部の剥離が生じやすくなる問題が発生する可能性が考えられる。
セミアディティブ法とは、まず、無電解メッキ法により、後の電解メッキの工程で給電に用いる給電層を薄く形成した後、当該給電層上にマスクパターンを形成し、次に電解メッキで所望のパターンを形成する方法である。上記のセミアディティブ法は、微細なパターンを効率よく構成できるため、近年多く用いられている方法である。
この場合、接続部は無電解メッキ法で形成された給電層と電解メッキ法で形成された層の積層構造より構成されるが、無電解メッキ法で形成される給電層の密着力が弱く、接続部が剥離してしまう懸念があった。このために、接続部の厚さを厚く（接続部の高さを高く）形成することが困難となり、微細な接続ピッチで半導体チップを実装基板に実装する場合の実装の信頼性を確保することが困難となっていた。
そこで、本発明では、上記の問題を解決した、新規で有用な配線基板の製造方法と、半導体装置の製造方法を提供することを統括的課題としている。
本発明の具体的な課題は、実装の信頼性が良好であって、かつ微細な接続ピッチで半導体チップを実装することが可能な配線基板と、実装の信頼性が良好であって、かつ微細な接続ピッチで半導体チップが配線基板に実装されてなる半導体装置を提供することである。
本発明の第１の観点では、上記の課題を、半導体チップに接続される接続部と、前記接続部を介して前記半導体チップに接続されるパターン配線と、を有する、半導体チップを実装する配線基板の製造方法であって、前記パターン配線上に、前記接続部を電解メッキ法により形成するための給電層を形成する給電層形成工程と、前記給電層上にマスクパターンを形成するマスク工程と、前記マスクパターンから露出する前記給電層をエッチングするエッチング工程と、前記マスクパターンから露出する前記パターン配線上に電解メッキ法により前記接続部を形成する電解メッキ工程と、を有することを特徴とする配線基板の製造方法により、解決する。
本発明によれば、実装の信頼性が良好であって、かつ微細な接続ピッチで半導体チップを実装することが可能な配線基板を提供することが可能になる。
また、前記接続部は、複数の層が電解メッキ法により積層されることで形成されると、前記接続部に対する前記パターン配線および半導体チップの双方への接続を良好とすることが可能となり、好ましい。
また、前記接続部は、前記パターン配線を構成する材料と同じ材料よりなる最下層を含み、当該最下層が前記パターン配線と接するように形成されると、前記接続部と前記パターン配線の接続が良好となり、好ましい。
また、前記接続部は、前記パターン配線上に起立するように形成されると、微細なピッチでの実装に対応することが可能となり、好ましい。
また、前記接続部の高さが前記接続部の径より大きいと、さらに微細なピッチでの実装に対応することが可能となり、好ましい。
また、前記給電層は、前記パターン配線上とともに該パターン配線の一部を覆う絶縁層上に形成されると、電解メッキ時に当該絶縁層上を介して給電を行うことが可能となり、好ましい。
また、前記電解メッキ工程の後で、前記マスクパターンを除去するとともに、当該マスクパターンを除去することで露出した前記給電層をエッチングする工程をさらに有するようにしてもよい。
また、本発明の第２の観点では、上記の課題を、半導体チップと、前記半導体チップに接続される接続部と、前記接続部を介して前記半導体チップに接続されるパターン配線と、を有する、配線基板に半導体チップが実装されてなる半導体装置の製造方法であって、前記パターン配線上に、前記接続部を電解メッキ法により形成するための給電層を形成する給電層形成工程と、前記給電層上にマスクパターンを形成するマスク工程と、前記マスクパターンから露出する前記給電層をエッチングするエッチング工程と、前記マスクパターンから露出する前記パターン配線上に電解メッキ法により前記接続部を形成する電解メッキ工程と、前記接続部に半導体チップが接続される実装工程と、を有することを特徴とする半導体装置の製造方法により、解決する。
本発明によれば、実装の信頼性が良好であって、かつ微細な接続ピッチで半導体チップが配線基板に実装されてなる半導体装置を提供することが可能となる。
また、前記接続部は、前記パターン配線上に起立するように形成されると、微細なピッチでの実装に対応することが可能となり、好ましい。
また、前記接続部は、複数の層が電解メッキ法により積層されることで形成され、前記半導体チップに接続される層と前記パターン配線に接続される層を構成する材料が異なると、前記接続部に対する前記パターン配線および半導体チップの双方への接続を良好とすることが可能となり、好ましい。
本発明によれば、実装の信頼性が良好であって、かつ微細な接続ピッチで半導体チップを実装することが可能な配線基板と、実装の信頼性が良好であって、かつ微細な接続ピッチで半導体チップが配線基板に実装されてなる半導体装置を提供することが可能となる。
本発明による配線基板の製造方法は、半導体チップが実装される配線基板を製造する方法であり、前記配線基板は、前記半導体チップに接続される接続部と、前記接続部を介して前記半導体チップに接続されるパターン配線と、を有している。
また、本発明による配線基板の製造方法は、１）前記パターン配線上に、前記接続部を電解メッキ法により形成するための給電層を形成する給電層形成工程と、２）前記給電層上にマスクパターンを形成するマスク工程と、３）前記マスクパターンから露出する前記給電層をエッチングするエッチング工程と、４）前記マスクパターンから露出する前記パターン配線上に電解メッキ法により前記接続部を形成する電解メッキ工程と、を有することを特徴としている。
従来のセミアディティブ法では、電解メッキのための給電層を形成した後で、該給電層上に電解メッキで所望のパターン（接続部）などを形成していた。すなわち、形成される接続部は、給電層と電解メッキ層の積層構造となっていた。
一方、本発明による配線基板の製造方法では、上記のように、給電層を形成した後に、パターン配線上の一部（マスクパターンからの露出部）の給電層をエッチングにより除去した後、電解メッキにより接続部を形成している。この場合、電解メッキ時の給電は、エッチングされていない（マスクより露出していない）給電層と、該パターン配線を介して行われるため、問題なく電解メッキにより接続部を形成することができる。
本発明による配線基板の製造方法によれば、接続部の電解メッキ層が直接パターン配線上に接するように形成されるため、接続部のパターン配線に対する密着力が良好となり、配線基板の半導体チップの実装の信頼性が向上する効果を奏する。
例えば、上記の製造方法を用いると、接続部の厚さを厚く（高さを高く）、例えば接続部をパターン配線上に起立するようにポスト状に形成した場合であっても、接続部とパターン配線の剥離の発生を抑制して配線基板の信頼性を維持することが可能である。
このように、前記接続部の高さを高くして形成することで、半導体チップと配線基板の接続部を微細なピッチとして実装する場合の信頼性を向上することが可能となる。
さらに、上記の配線基板に半導体チップを実装することで、実装の信頼性が良好であって、かつ微細な接続ピッチで半導体チップが配線基板に実装されてなる半導体装置を提供することが可能となる。
次に、上記の配線基板の製造方法、および半導体装置の製造方法のさらに具体的な例に関して図面に基づき、以下に説明する。
図１Ａ〜図１Ｋは、本発明の実施例１による配線基板の製造方法を、手順を追って説明した図である。ただし以下の図中では、先に説明した部分には同一の参照符号を付し、説明を省略する場合がある。
まず、図１Ａに示す工程において、コア基板Ｓにビアホールを形成し、例えばセミアディティブ法によって、前記コア基板Ｓを貫通するビアプラグＶ１と、当該ビアプラグＶ１に接続されるパターン配線Ｌ１、ｌ１を形成する。この場合、前記パターン配線Ｌ１は、前記コア基板Ｓの、後の工程において半導体チップとの接続部が形成される側（以下文中第１の側と呼ぶ場合がある）に、前記パターン配線ｌ１は、前記コア基板Ｓの、前記第１の側の反対側の第２の側に形成される。
次に、図１Ｂに示す工程において、前記コア基板Ｓ１の第１の側に、前記パターン配線Ｌ１を覆うように、絶縁層（ビルドアップ層）Ｄ１を形成する。さらに、セミアディティブ法によって、前記パターン配線Ｌ１に接続されるビアプラグＶ２と、前記ビアプラグＶ２に接続されるパターン配線Ｌ２を形成する。
同様に、前記コア基板Ｓ１の第２の側に、前記パターン配線ｌ１を覆うように、絶縁層（ビルドアップ層）ｄ１を形成する。さらに、セミアディティブ法によって、前記パターン配線ｌ１に接続されるビアプラグｖ２と、前記ビアプラグｖ２に接続されるパターン配線ｌ２を形成する。
次に、図１Ｃに示す工程においては、図１Ｂに示した工程と同様の工程を繰り返す。すなわち、前記パターン配線Ｌ２を覆うように、絶縁層（ビルドアップ層）Ｄ２を形成し、セミアディティブ法によって、前記パターン配線Ｌ２に接続されるビアプラグＶ３と、前記ビアプラグＶ３に接続されるパターン配線Ｌ３を形成する。
同様に、前記パターン配線ｌ２を覆うように、絶縁層（ビルドアップ層）ｄ２を形成し、セミアディティブ法によって、前記パターン配線ｌ２に接続されるビアプラグｖ３と、前記ビアプラグｖ３に接続されるパターン配線ｌ３を形成する。
さらに、前記絶縁層Ｄ２の一部と前記パターン配線Ｌ３の一部を覆うように、絶縁層（ソルダーレジスト層）ＳＲ１を形成し、同様に、前記絶縁層ｄ２と前記パターン配線ｌ３の一部を覆うように、絶縁層（ソルダーレジスト層）ｓｒ１を形成する。この場合、前記絶縁層ＳＲ１は、複数形成される前記パターン配線Ｌ３の間には形成されない。
また、前記絶縁層ｓｒ１から露出する前記パターン配線ｌ３には、例えばＮｉ／Ａｕのメッキ層よりなる接続層ｍ１を形成してもよい。
次に、以下に図１Ｄ〜図１Ｋに示す工程において、上記の図１Ｃに示した構造に対して半導体チップを実装するための接続部を形成する。
まず、図１Ｄに示す工程において、前記絶縁層ＳＲ１上と、前記絶縁層ＳＲ１の開口部から露出した前記パターン配線Ｌ３上、および前記パターン配線Ｌ３の間に露出した前記絶縁層Ｄ２上に、例えば無電解メッキ法により、例えばＣｕよりなる給電層１０１を形成する。前記給電層１０１は、後の工程で形成される、前記パターン配線Ｌ３を半導体チップに接続するための接続部を電解メッキ法により形成するための給電層である。前記給電層１０１は、例えば厚さが、１０μｍ以下に形成される。
次に、図１Ｅに示す工程において、前記給電層１０１上に、例えばドライフィルムレジストを貼付して、さらに当該ドライフィルムレジストを、フォトリソグラフィ法によりパターニングし、開口部１０２Ａを有するマスクパターン１０２を形成する。
前記開口部１０２Ａが形成される位置は、後の工程（図１Ｇ〜図１Ｉ）で形成される、前記パターン配線Ｌ３を半導体チップに接続するための接続部が形成される位置に対応している。この場合、前記開口部１０２Ａからは、前記パターン配線Ｌ３上に形成された前記給電層１０１が露出することになる。
また、前記マスクパターン１０２は、ドライフィルムレジストに限定されず、たとえば塗布により形成されるレジスト層を用いて形成してもよい。
次に、図１Ｆに示す工程において、例えば酸系のエッチャントを用いて、前記マスクパターン１０２の前記開口部１０２Ａから露出する、前記パターン配線Ｌ３上の前記給電層１０１をエッチングして除去する。この場合、前記開口部１０２Ａから露出する前記給電層１０１が除去されることにより、前記開口部１０２Ａからは、前記パターン配線Ｌ３が露出することになる。
次に、図１Ｇに示す工程において、電解メッキ法によって、前記開口部１０２Ａから露出する前記パターン配線Ｌ３上に、例えばＣｕよりなる、接続部の第１の層１０３を形成する。この場合、前記第１の層１０３は、前記パターン配線Ｌ３を構成する材料と同じ材料（例えばＣｕ）より形成されると、当該パターン配線Ｌ３と当該第１の層１０３の密着性が特に良好となり、好ましい。
またこの場合、電解メッキ時の給電は、エッチングされていない前記給電層１０１と、該給電層１０１に接続される前記パターン配線Ｌ３を介して行われるため、問題なく電解メッキにより第１の層１０３を形成することができる。このような、給電時の前記給電層１０１と前記パターン配線Ｌ３の位置関係については、図３Ａ以下で説明する。
次に、図１Ｈに示す工程において、前記第１の層１０３上に、電解メッキ法により、例えばＮｉよりなる第２の層１０４を形成する。前記第２の層１０４は、該第２の層１０４上に形成される第３の層１０５（後述）と、前記第１の層１０３との密着性を良好にする機能を有する。
次に、図１Ｉに示す工程において、前記第２の層１０４上に、電解メッキ法により、例えば半田（例えばＳｎＡｇＣｕ）よりなる第３の層１０５を形成し、前記第１の層１０３、前記第２の層１０４、および前記第３の層１０５が積層されてなる接続部ＣＰが形成される。前記第３の層１０５は、前記接続部ＣＰと半導体チップとの接続性を良好とする機能を有している。
次に、図１Ｊに示す工程において、例えばＮａＯＨなどの薬液を用いて、前記マスクパターン１０２を剥離して除去する。
次に、図１Ｋに示す工程において、前記マスクパターン１０２を除去したことで露出した、不要な前記給電層１０１を、例えば酸系のエッチャントを用いてエッチングすることにより除去する。
このようにして、半導体チップを実装可能な配線基板１００を形成することができる。
また、図１Ｋに示した工程の後、さらに図２に示す工程を実施することで、前記配線基板１００に半導体チップが実装されてなる半導体装置を製造することが可能になる。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図２に示す工程では、前記配線基板１００に、半導体チップ２０１を実装する。前記半導体チップ２０１は、電極パッド（図示せず）上に半田バンプ２０２が形成された構造を有し、前記半田バンプ２００と前記第３の層１０５が接続されるようにして実装される。この場合、例えば半田のリフローまたは超音波接合などにより、前記第３の層１０５と前記半田バンプ２０２が電気的に確実に接続されるようにする。
この後、前記半導体チップ２０１と前記配線基板１００の間に、樹脂よりなるアンダーフィル２０６が浸透され、半導体装置３００を形成することができる。
上記の配線基板１００（半導体装置３００）の製造過程では、前記パターン配線Ｌ３上において、前記給電層１０１が除去された部分に、半導体チップと接続するための前記接続部ＣＰが電解メッキ法により形成されている。そのため、前記接続部ＣＰと前記パターン配線Ｌ３との密着性が良好であり、前記接続部ＣＰと前記パターン配線Ｌ３との剥離が抑制されて安定な構造となっている。このため、上記の配線基板１００（半導体装置３００）は、半導体チップを実装した場合の信頼性が良好である特徴を有している。
また、上記の配線基板１００（半導体装置３００）では、前記接続部ＣＰが、前記パターン配線Ｌ３上に起立するように、ポスト状に形成されている。従来は、接続部とパターン配線の密着力が小さかったため、このような接続部とパターン配線の界面にかかる応力が大きくなる構造において配線基板（半導体装置）の実装の信頼性を維持することは困難であった。
本実施例による配線基板１００（半導体装置３００）では、上記の製造方法で形成されることにより、接続部とパターン配線の密着力が大きくなり、前記接続部ＣＰを、前記パターン配線Ｌ３上に、起立するように、ポスト状に形成するとともに、実装の信頼性を維持することが可能となっている。このため、以下に説明するように、微細な接続ピッチで半導体チップを実装することが可能となっている。
例えば、半導体チップと配線基板の接続部のピッチが微細化されると、半田バンプなどの接続部も小さくせざるを得なくなり、これに伴って半導体チップと配線基板のクリアランスが小さくなる。このため、樹脂からなるアンダーフィルの浸透が困難となって、例えばアンダーフィルにボイドが発生するなど、実装の信頼性を低下させる問題が生じていた。上記の配線基板１００（半導体装置３００）では、前記接続部ＣＰが前記パターン配線Ｌ３上に起立するように、ポスト状に形成されているため、半導体チップと配線基板のクリアランスが大きくなる。そのため、アンダーフィルの浸透が容易となり、アンダーフィルのボイドの発生が抑制されて実装の信頼性が良好となる効果を奏する。
また、上記の配線基板１００（半導体装置３００）では、例えば半田バンプなど、溶融して接続される部分（以下溶融部）が、絶縁層やソルダーレジスト層から離間している特徴がある。そのため、当該溶融部が絶縁層やソルダーレジスト層上を介してブリッジ（短絡）する可能性が小さくなる。このため、特に接続部を微細ピッチで形成した場合の実装の信頼性が良好となる効果を奏する。また、半田などの溶融部の体積を、従来に比べて低減できるメリットもある。
上記の配線基板１００（半導体装置３００）の場合、例えば、図１Ｋに示す、接続部ＣＰの設置のピッチＰを、１００μｍ以下、接続部Ｃの径Ｗを５０μｍ以下、接続部ＣＰの高さＨを３０μｍ乃至１００μｍで形成することが可能である。この場合、前記接続部ＣＰの高さＨが、前記接続部ＣＰの径Ｗより大きいと、先に説明した、接続部ＣＰを微細ピッチで形成した場合の実装の信頼性が良好となる効果が特に大きくなり、好ましい。
また、例えば、前記第１の層１０３の厚さは３５μｍ、前記第２の層の厚さは１μｍ、前記第３の層の厚さは２０μｍとして形成されるが、この厚さは一例であり、これに限定されるものではない。
次に、先に説明した配線基板（半導体装置）の製造方法について、配線基板を半導体チップが実装される側から見た図に基づき、説明する。
図３Ａ〜図３Ｇは、図１Ａ〜図１Ｋ、および図２で先に説明した配線基板（半導体装置）の製造方法について、配線基板を半導体チップが実装される側から見た状態を模式的に示した図である。ただし図中、先に説明した部分には同一の参照符号を付し、一部説明を省略する。また、以下の図では、多数形成されるパターン配線Ｌ３のうち、所定の一部を拡大して模式的に図示し、一部図示を省略している構造（例えば絶縁層や周囲の構造など）がある。
まず、図３Ａに示す工程は、図１Ｃに示した工程に対応し、図中ではランドが形成された前記パターン配線Ｌ３を、半導体チップが実装される側から見た図で示している。
次に、図３Ｂに示す工程は、図１Ｄに示した工程に対応し、本工程では、前記パターン配線Ｌ３上に、例えば無電解メッキ法により、例えばＣｕよりなる前記給電層１０１を形成する。
次に、図３Ｃに示す工程は、図１Ｅに示した工程に対応し、本工程では、前記給電層１０１上に、開口部１０２Ａを有するマスクパターン１０２を形成する。前記開口部１０２Ａからは、前記給電層１０１が露出している。
次に、図３Ｄに示す工程は、図１Ｆに示した工程に対応し、本工程では、前記マスクパターン１０２の前記開口部１０２Ａから露出する、前記給電層１０１をエッチングして除去する。この場合、前記給電層１０１が除去されることにより、前記開口部１０２Ａからは、前記パターン配線Ｌ３が露出することになる。また、本工程の実施に先立ち、前記マスクパターン１０２でカバーされない前記給電層１０１の周縁部（図１Ｆでは図示せず）は、エッチングの前にマスクＭ（図１Ｆでは図示せず）でカバーしておくことが好ましい。
次に、図３Ｅに示す工程は、図１Ｇ〜図１Ｉに示した工程に対応し、本工程では、電解メッキ法によって、前記開口部１０２Ａから露出する前記パターン配線Ｌ３上に前記接続部ＣＰを形成する。この場合、前記開口部１０２Ａからは、前記接続層ＣＰの最上層である前記第３の層１０５が見えている。
また、本工程の実施に先立って、図３Ｄの工程で形成された前記マスクＭを剥離して前記給電層１０１の周縁部を露出させ（図１Ｇ〜図１Ｉでは図示せず）、当該周縁部より前記給電層１０１に電圧を印加する。
本工程においては、先に説明したように、電解メッキ時の給電は、エッチングされていない前記給電層１０１と、該給電層１０１に接続される（該給層１０１と一部重なって形成されている）前記パターン配線Ｌ３を介して行われるため、問題なく電解メッキにより前記接続層ＣＰを形成することができる。
次に、図３Ｆに示す工程は、図１Ｊに示した工程に対応し、本工程では、例えばＮａＯＨなどの薬液を用いて、前記マスクパターン１０２を剥離して除去する。このため、エッチングされていない前記給電層１０１が露出することになる。
次に、図３Ｇに示す工程は、図１Ｋに示した工程に対応し、本工程では、前記マスクパターン１０２を除去したことで露出した、不要な前記給電層１０１を、例えば酸系のエッチャントを用いてエッチングすることにより除去する。このようにして、前記配線基板１０１を形成することができる。
次に、上記の製造方法によって形成された配線基板（半導体装置）の接続部の信頼性（密着性）を試験するため、以下の図４Ａ、図４Ｂに示すような、それぞれテストサンプルＳＡ１、ＳＡ２を作製し、密着力試験を行った。
図４Ａ、図４Ｂは、配線基板（半導体装置）の接続部の密着力を試験するためのテストサンプルを模式的に示した図である。
図４Ａは、上記の本実施例による製造方法により形成された接続部を想定して形成されたサンプルＳＡ１を示した図である。
図４を参照するに、前記サンプルＳＡ１は、Ｃｕよりなる平板Ａ（前記パターン配線Ｌ３を想定）上に、電解メッキにより、Ｃｕよりなる第１の層Ｂ（前記第１の層１０３を想定）、Ｎｉよりなる第２の層Ｃ（前記第２の層１０４を想定）、および半田よりなる第３の層Ｄ（前記第３の層１０５を想定）が積層されてなる接続部ＣＰ１（前記接続部ＣＰを想定）が形成された構造を有している。
また、図４Ｂは、サンプルＳＡ１との比較のための、従来法により形成された接続部を想定したサンプルＳＡ２を示した図である。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。サンプルＳＡ２においては、前記接続部ＣＰ１に相当する接続部ＣＰ２が、無電解メッキより形成された下層Ｅ（前記給電層１０１を想定）を有していることがサンプルＳＡ１と異なっている。前記下層Ｅは、前記第１の層Ｂと前記平板Ａとの間に形成されている。
密着力試験では、サンプルＳＡ１とサンプルＳＡ２を複数形成し、これらのサンプルに横方向（平板Ａと平行な方向）の力を加え、接続部ＣＰ１，ＣＰ２が平板から剥離する力Ｆを調べている。その結果から、以下に示すように、それぞれの接続部の密着力を比較することが可能となった。
図５は、上記の密着力試験の結果を示したものである。図中、「エッチング処理あり」は、サンプルＳＡ１における結果を示し、「エッチング処理なし」は、サンプルＳＡ２における結果を示している。また、縦軸は、サンプルが剥離した時の力Ｆを、サンプル１個あたりに換算して示したものである。
図５を参照するに、結果にばらつきはあるものの、平均値でみると、サンプルＳＡ１における密着力がサンプルＳＡ２における密着力を上回っていることがわかる。このことから、配線上に接続部を形成する場合に、エッチングによって給電層を削除して配線上に直接電解メッキによりパターニングを行うことを特徴とする、本実施例により形成された接続部の密着力は、良好であることが確認された。
また、ここまでの実施例では、配線基板にコア基板を用いたものを例にとって説明したが、本発明はこれに限定されるものではない。例えば、全ての層が、いわゆるビルドアップ法により形成される配線基板に対して、本発明を適用可能であることは明らかである。また、配線層の層数や配線構造は、適宜変形・変更することが可能である。
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
本発明によれば、実装の信頼性が良好であって、かつ微細な接続ピッチで半導体チップを実装することが可能な配線基板と、実装の信頼性が良好であって、かつ微細な接続ピッチで半導体チップが配線基板に実装されてなる半導体装置を提供することが可能となる。
実施例１による配線基板の製造方法を示す図（その１）である。 実施例１による配線基板の製造方法を示す図（その２）である。 実施例１による配線基板の製造方法を示す図（その３）である。 実施例１による配線基板の製造方法を示す図（その４）である。 実施例１による配線基板の製造方法を示す図（その５）である。 実施例１による配線基板の製造方法を示す図（その６）である。 実施例１による配線基板の製造方法を示す図（その７）である。 実施例１による配線基板の製造方法を示す図（その８）である。 実施例１による配線基板の製造方法を示す図（その９）である。 実施例１による配線基板の製造方法を示す図（その１０）である。 実施例１による配線基板の製造方法を示す図（その１１）である。 実施例１による半導体装置の製造方法を示す図である。 実施例１による配線基板の製造方法を示す図（その１２）である。 実施例１による配線基板の製造方法を示す図（その１３）である。 実施例１による配線基板の製造方法を示す図（その１４）である。 実施例１による配線基板の製造方法を示す図（その１５）である。 実施例１による配線基板の製造方法を示す図（その１６）である。 実施例１による配線基板の製造方法を示す図（その１７）である。 実施例１による配線基板の製造方法を示す図（その１８）である。 密着力試験の方法を示す図（その１）である。 密着力試験の方法を示す図（その２）である。 密着力試験の結果を示す図である。
符号の説明
１００ 配線基板
１０１ 給電層
１０２ マスクパターン
１０２Ａ 開口部
１０３ 第１の層
１０４ 第２の層
１０５ 第３の層
２０１ 半導体チップ
２０２ 半田バンプ
２０６ アンダーフィル
Ｖ１，Ｖ２，Ｖ３，ｖ２，ｖ３ ビアプラグ
Ｌ１，Ｌ３，Ｌ３，ｌ１，ｌ２，ｌ３ パターン配線
Ｓ コア基板
ＳＲ１，ｓｒ１ ソルダーレジスト層
Ｄ１，Ｄ２，ｄ１，ｄ２ 絶縁層
ＣＰ 接続部
Ｍ マスク

Claims (10)

  1. 半導体チップに接続される接続部と、前記接続部を介して前記半導体チップに接続されるパターン配線と、を有する、半導体チップを実装する配線基板の製造方法であって、
    前記パターン配線上に、前記接続部を電解メッキ法により形成するための給電層を形成する給電層形成工程と、
    前記給電層上にマスクパターンを形成するマスク工程と、
    前記マスクパターンから露出する前記給電層をエッチングするエッチング工程と、
    前記マスクパターンから露出する前記パターン配線上に電解メッキ法により前記接続部を形成する電解メッキ工程と、を有することを特徴とする配線基板の製造方法。
  2. 前記接続部は、複数の層が電解メッキ法により積層されることで形成されることを特徴とする請求項１記載の配線基板の製造方法。
  3. 前記接続部は、前記パターン配線を構成する材料と同じ材料よりなる最下層を含み、当該最下層が前記パターン配線と接するように形成されることを特徴とする請求項２記載の配線基板の製造方法。
  4. 前記接続部は、前記パターン配線上に起立するように形成されることを特徴とする請求項１乃至３のうち、いずれか１項記載の配線基板の製造方法。
  5. 前記接続部の高さが前記接続部の径より大きいことを特徴とする請求項４記載の配線基板の製造方法。
  6. 前記給電層は、前記パターン配線上とともに該パターン配線の一部を覆う絶縁層上に形成されることを特徴とする請求項１乃至５のうち、いずれか１項記載の配線基板の製造方法。
  7. 前記電解メッキ工程の後で、前記マスクパターンを除去するとともに、当該マスクパターンを除去することで露出した前記給電層をエッチングする工程をさらに有することを特徴とする請求項１乃至６のうち、いずれか１項記載の配線基板の製造方法。
  8. 半導体チップと、前記半導体チップに接続される接続部と、前記接続部を介して前記半導体チップに接続されるパターン配線と、を有する、配線基板に半導体チップが実装されてなる半導体装置の製造方法であって、
    前記パターン配線上に、前記接続部を電解メッキ法により形成するための給電層を形成する給電層形成工程と、
    前記給電層上にマスクパターンを形成するマスク工程と、
    前記マスクパターンから露出する前記給電層をエッチングするエッチング工程と、
    前記マスクパターンから露出する前記パターン配線上に電解メッキ法により前記接続部を形成する電解メッキ工程と、
    前記接続部に半導体チップが接続される実装工程と、を有することを特徴とする半導体装置の製造方法。
  9. 前記接続部は、前記パターン配線上に起立するように形成されることを特徴とする請求項８記載の半導体装置の製造方法。
  10. 前記接続部は、複数の層が電解メッキ法により積層されることで形成され、前記半導体チップに接続される層と前記パターン配線に接続される層を構成する材料が異なることを特徴とする請求項８または９記載の半導体装置の製造方法。
JP2005325090A 2005-11-09 2005-11-09 配線基板の製造方法および半導体装置の製造方法 Expired - Fee Related JP4718305B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005325090A JP4718305B2 (ja) 2005-11-09 2005-11-09 配線基板の製造方法および半導体装置の製造方法
KR1020060104331A KR101195886B1 (ko) 2005-11-09 2006-10-26 배선 기판의 제조 방법 및 반도체 장치의 제조 방법
US11/594,074 US20070111387A1 (en) 2005-11-09 2006-11-08 Manufacturing method of wiring board and manufacturing method of semiconductor device
TW095141468A TW200731436A (en) 2005-11-09 2006-11-09 Manufacturing method of wiring board and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005325090A JP4718305B2 (ja) 2005-11-09 2005-11-09 配線基板の製造方法および半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2007134458A true JP2007134458A (ja) 2007-05-31
JP2007134458A5 JP2007134458A5 (ja) 2008-08-07
JP4718305B2 JP4718305B2 (ja) 2011-07-06

Family

ID=38041418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005325090A Expired - Fee Related JP4718305B2 (ja) 2005-11-09 2005-11-09 配線基板の製造方法および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20070111387A1 (ja)
JP (1) JP4718305B2 (ja)
KR (1) KR101195886B1 (ja)
TW (1) TW200731436A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI434405B (zh) * 2011-06-07 2014-04-11 Univ Nat Chiao Tung 具有積體電路與發光二極體之異質整合結構及其製作方法
US20150195912A1 (en) * 2014-01-08 2015-07-09 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Substrates With Ultra Fine Pitch Flip Chip Bumps
US9642261B2 (en) * 2014-01-24 2017-05-02 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Composite electronic structure with partially exposed and protruding copper termination posts
JP6502814B2 (ja) * 2015-09-25 2019-04-17 京セラ株式会社 指紋センサー用配線基板
JP2017063163A (ja) * 2015-09-25 2017-03-30 京セラ株式会社 指紋センサー用配線基板

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0245996A (ja) * 1988-08-05 1990-02-15 Nec Corp 混成集積回路の製造方法
JPH02162734A (ja) * 1988-12-16 1990-06-22 Fujitsu Ltd 半導体装置の製造方法
JPH03129831A (ja) * 1989-10-16 1991-06-03 Nec Corp 半導体装置の製造方法
JPH03139851A (ja) * 1989-10-25 1991-06-14 Aoi Denshi Kk 半導体装置
JPH0613385A (ja) * 1992-06-24 1994-01-21 Matsushita Electric Ind Co Ltd 突起電極の製造方法
JPH0964493A (ja) * 1995-08-29 1997-03-07 Nippon Mektron Ltd 回路基板の配線構造及びその形成法
JPH1056253A (ja) * 1996-08-09 1998-02-24 Matsushita Electric Works Ltd 独立回路へのメッキ方法
JP2002009203A (ja) * 2000-06-23 2002-01-11 Dainippon Printing Co Ltd 配線形成方法と配線基板
JP2002050851A (ja) * 2000-08-02 2002-02-15 Dainippon Printing Co Ltd 配線形成方法および配線部材
JP2002141437A (ja) * 2000-11-06 2002-05-17 Dainippon Printing Co Ltd Ｃｓｐタイプの半導体装置及びその作製方法
JP2002170845A (ja) * 2000-12-04 2002-06-14 Sumitomo Bakelite Co Ltd 半導体装置の製造方法および半導体装置
JP2002246744A (ja) * 2001-02-20 2002-08-30 Nec Corp 導体形成方法およびこれを用いた多層配線基板製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6890829B2 (en) * 2000-10-24 2005-05-10 Intel Corporation Fabrication of on-package and on-chip structure using build-up layer process
US6660633B1 (en) * 2002-02-26 2003-12-09 Advanced Micro Devices, Inc. Method of reducing electromigration in a copper line by electroplating an interim copper-zinc alloy thin film on a copper surface and a semiconductor device thereby formed
DE10355953B4 (de) * 2003-11-29 2005-10-20 Infineon Technologies Ag Verfahren zum Galvanisieren und Kontaktvorsprungsanordnung
KR100597993B1 (ko) * 2004-04-08 2006-07-10 주식회사 네패스 반도체 패키지용 범프, 그 범프를 적용한 반도체 패키지 및 제조방법
JP4441328B2 (ja) * 2004-05-25 2010-03-31 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US7179738B2 (en) * 2004-06-17 2007-02-20 Texas Instruments Incorporated Semiconductor assembly having substrate with electroplated contact pads

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0245996A (ja) * 1988-08-05 1990-02-15 Nec Corp 混成集積回路の製造方法
JPH02162734A (ja) * 1988-12-16 1990-06-22 Fujitsu Ltd 半導体装置の製造方法
JPH03129831A (ja) * 1989-10-16 1991-06-03 Nec Corp 半導体装置の製造方法
JPH03139851A (ja) * 1989-10-25 1991-06-14 Aoi Denshi Kk 半導体装置
JPH0613385A (ja) * 1992-06-24 1994-01-21 Matsushita Electric Ind Co Ltd 突起電極の製造方法
JPH0964493A (ja) * 1995-08-29 1997-03-07 Nippon Mektron Ltd 回路基板の配線構造及びその形成法
JPH1056253A (ja) * 1996-08-09 1998-02-24 Matsushita Electric Works Ltd 独立回路へのメッキ方法
JP2002009203A (ja) * 2000-06-23 2002-01-11 Dainippon Printing Co Ltd 配線形成方法と配線基板
JP2002050851A (ja) * 2000-08-02 2002-02-15 Dainippon Printing Co Ltd 配線形成方法および配線部材
JP2002141437A (ja) * 2000-11-06 2002-05-17 Dainippon Printing Co Ltd Ｃｓｐタイプの半導体装置及びその作製方法
JP2002170845A (ja) * 2000-12-04 2002-06-14 Sumitomo Bakelite Co Ltd 半導体装置の製造方法および半導体装置
JP2002246744A (ja) * 2001-02-20 2002-08-30 Nec Corp 導体形成方法およびこれを用いた多層配線基板製造方法

Also Published As

Publication number Publication date
US20070111387A1 (en) 2007-05-17
TW200731436A (en) 2007-08-16
KR101195886B1 (ko) 2012-10-30
JP4718305B2 (ja) 2011-07-06
KR20070049957A (ko) 2007-05-14

Similar Documents

Publication Publication Date Title
KR101168263B1 (ko) 반도체 패키지 및 그 제조 방법
US8207450B2 (en) Printed circuit board comprising metal bumps integrated with connection pads
US7622377B2 (en) Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
US7226807B2 (en) Method of production of circuit board utilizing electroplating
JP5363384B2 (ja) 配線基板及びその製造方法
US9433109B2 (en) Wiring substrate and semiconductor package
JP2006186321A (ja) 回路基板の製造方法及び電子部品実装構造体の製造方法
JP2008300507A (ja) 配線基板とその製造方法
JP2004193549A (ja) メッキ引込線なしにメッキされたパッケージ基板およびその製造方法
US9334576B2 (en) Wiring substrate and method of manufacturing wiring substrate
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
US20110000083A1 (en) Method of manufacturing printed circuit board having metal bump
KR19990072810A (ko) 반도체소자실장용배선기판의제조방법및반도체장치
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
TWI246379B (en) Method for forming printed circuit board
JP4718305B2 (ja) 配線基板の製造方法および半導体装置の製造方法
KR20130057314A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JP6881889B2 (ja) 所定のビアパターンを有する電子パッケージおよびそれを製造ならびに使用する方法
JP4668782B2 (ja) 実装基板の製造方法
JP2005057264A (ja) パッケージ化された電気構造およびその製造方法
JP6505521B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
JP2010067888A (ja) 配線基板及びその製造方法
JP2005243986A (ja) 配線基板の製造方法
JP2018195600A (ja) 配線基板、配線基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080625

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110322

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110331

R150 Certificate of patent or registration of utility model

Ref document number: 4718305

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees