JP2004179295A - パッケージの製造方法 - Google Patents
パッケージの製造方法 Download PDFInfo
- Publication number
- JP2004179295A JP2004179295A JP2002342098A JP2002342098A JP2004179295A JP 2004179295 A JP2004179295 A JP 2004179295A JP 2002342098 A JP2002342098 A JP 2002342098A JP 2002342098 A JP2002342098 A JP 2002342098A JP 2004179295 A JP2004179295 A JP 2004179295A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- package
- layer
- manufacturing
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Wire Bonding (AREA)
Abstract
【課題】選択エッチング技術を利用することで、スタックドパッケージに適した構造を効率的に得ることができ、且つ安価にスタックドパッケージを得ることが可能な積層箔を使用したパッケージの製造方法を提供する。
【解決手段】配線形成層／中間層／キャリア層でなる積層箔を用いたパッケージの製造方法であって、配線形成層をエッチングして配線または配線とダイパッドを形成し、配線の所望の部分に内部接続端子を形成した後、形成した配線またはダイパッドの表面にチップを固定し、該チップの端子を前記内部接続端子と電気的に接続して、前記配線と前記内部接続端子と前記チップと電気的接続部材を樹脂封止した後、前記配線上の樹脂を部分的に除去し、形成された空隙部に導体材料を充填し、キャリア層および中間層を除去する工程を含むパッケージの製造方法。
【選択図】 図１
【解決手段】配線形成層／中間層／キャリア層でなる積層箔を用いたパッケージの製造方法であって、配線形成層をエッチングして配線または配線とダイパッドを形成し、配線の所望の部分に内部接続端子を形成した後、形成した配線またはダイパッドの表面にチップを固定し、該チップの端子を前記内部接続端子と電気的に接続して、前記配線と前記内部接続端子と前記チップと電気的接続部材を樹脂封止した後、前記配線上の樹脂を部分的に除去し、形成された空隙部に導体材料を充填し、キャリア層および中間層を除去する工程を含むパッケージの製造方法。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、積層箔を使用したパッケージの製造方法に関するものである。
【０００２】
【従来の技術】
近年携帯電話、ノート型パソコン等といった携帯情報機器の急速な普及に伴い、機器の軽量・小型化並びに高性能化は急激な進展を遂げており、これらを構成する電子部品に対しても高密度化が要求されている。これに対応してチップを搭載するパッケージでは、モジュール化が推し進められ、チップ自体を数段に積み重ねた構造のパッケージが開発され、量産化されている。（例えば、非特許文献１参照。）
【０００３】
【非特許文献１】
インターネット
〈ＵＲＬ：ｈｔｔｐ：／／ｗｗｗ．ｓｈａｒｐ．ｃｏ．ｊｐ／ｐｒｏｄｕｃｔｓ／ｄｅｖｉｃｅ／ｆｌａｓｈ／ｃｍｌｉｓｔ．ｈｔｍｌ〉
【０００４】
【発明が解決しようとする課題】
前述のチップを積み重ねた構造のパッケージにおいては、チップの大きさや積層数に制約をうけることや、パッケージング後のバーンインテストで１つのチップでも不具合が生じた場合は、パッケージ内に含まれる他の良品チップも使用できなくなるという問題があった。したがって、チップが搭載されたパッケージ毎に個別にバーンインテストを行った後、良品だけを選別し、層間接続して、スタックドパッケージ構造とすることが好ましい。
【０００５】
上記のようなパッケージを実現するには、層間接続端子を具備し、チップを搭載した個別の薄型パッケージ部材が必要であるが、従来のパッケージング技術では、パッケージ製造プロセス上のハンドリングが難しく、必ずしも良品だけを選別すると言った目的にあったパッケージ構造を実現できていない。
本発明の目的は、選択エッチング技術を利用することで、スタックドパッケージに適した構造を効率的に得ることができ、且つ安価にスタックドパッケージを得ることが可能な積層箔を使用したパッケージの製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
本発明者は、選択エッチング技術を利用できる積層箔を使用することでスタックドパッケージに適した構造を効率的に得られることを見出し、本発明に到達した。
すなわち本発明の製造方法は、配線形成層／配線保持層でなる積層箔を用いたパッケージの製造方法であって、配線形成層をエッチングして配線または配線とダイパッドを形成し、配線の所望の部分に内部接続端子を形成した後、形成した配線またはダイパッドの表面にチップを固定し、該チップの端子を前記内部接続端子と電気的に接続して、前記配線と前記内部接続端子と前記チップと電気的接続部材を樹脂封止した後、前記配線上の樹脂を部分的に除去し、形成された空隙部に導体材料を充填し、キャリア層および中間層を除去するパッケージの製造方法である。
【０００７】
好ましくは、配線保持層は中間層とキャリア層でなり、前記中間層は配線形成層とキャリア層との間に形成されているパッケージの製造方法である。
また、好ましくは、空隙部の導体材料充填を銅めっきで行うパッケージの製造方法である。
そして、更に好ましくは、キャリア層の除去を引きはがしにより行うパッケージの製造方法である。
また、更には上記いずれかのパッケージの製造方法で形成されたパッケージを少なくとも含み、パッケージを複数個準備し、該パッケージの少なくとも片方の面に外部接続端子を形成した後、該外部接続端子同士を位置合わせして、積み重ね、外部接続端子を介して各パッケージを電気的に導通するように接続する工程を含むパッケージの製造方法である。
【０００８】
【発明の実施の形態】
先ず、本発明の重要な特徴は、配線形成層と配線保持層でなる積層箔を用いるため、パッケージング工程の配線のハンドリングを容易にできるという利点を有する。
そして、配線形成層と配線保持層とをエッチング特性が異なる材料とすれば、選択エッチングも可能となる。例えば、配線形成層に銅を用いて、配線支持層にアルミニウムを用いたとすると、配線形成層を選択的にエッチングが可能となることから、本発明の製造方法の最大の利点としては、選択エッチング技術が利用可能で、しかも、パッケージング工程のハンドリングを容易にできることから、個別のチップ毎にパッケージングした後に、例えばバーンインテストを行い、良品だけを使用してスタックドパッケージを製造できる点にある。
また、本発明の製造方法で得られるパッケージは、パッケージレベルで扱えるため、標準化により各種チップの種類および大きさに対応できる。
さらに、個別のパッケージの薄型化が可能であり、積層数を増やすことができる。
【０００９】
上述した本発明の配線支持層にはハンドリング性を付与するため、配線支持層の少なくとも一部には金属材料を使用するのが良く、例えば、配線支持層を多層構造としても良い。一例を示すと、配線形成層／樹脂層／金属層、配線形成層／金属層／樹脂層、配線形成層／金属層／金属層等である。
なお、本発明の配線支持層は、上述のように単層であっても、多層であっても良いが、例えば図１に示すように多層構造とすると、中間に位置する中間層にエッチングバリアとしての機能を持たせたり、或いは／さらに、中間層を引きはがす際の弱接合層としたりすることができ、好ましい構造となる。
以下に上述した多層構造の一実施例の図を用いて詳しく本発明について説明する。
【００１０】
図１（ａ）に示すような配線形成層（１）とそれを支持するキャリア層（３）の間に中間層（２）を備えた積層箔（４）を使用する。
そして、例えば図１に示すように、先ず、
図１（ａ）： 配線形成層（１）とキャリア層（３）の間に中間層（２）を配した積層箔（４）を準備する。
該積層箔は、キャリア層が引きはがしにより除去できるように、中間層の接合強度を制御することが好ましい。
この場合、中間層の強度は配線形成のエッチングや後述するダイボンド、ワイヤボンド、樹脂封止等の工程で配線およびワイヤボンドの剥れが生じない程度の接合力を有し、且つ所定の工程を踏んだ後、形成したパッケージ部とキャリア層とを引きはがしにより分離できる程度の適切な強度に制御することが重要である。
【００１１】
図１（ｂ）： 前記積層箔（４）について、配線形成層（１）をエッチングして、配線（５）と必要に応じてダイパッド（６）を形成し、配線表面の所望の位置に内部接続端子（７）を形成する。
また、図２に示す如く、積層箔（４）の配線形成層（１）の配線（５）を形成する部分の表面に内部接続端子（７）を形成した後、該内部接続端子をマスクとしてエッチングし、内部接続端子つきの配線を得ても良い。
一般的にチップ端子との接続方法に用いられる配線側の端子の処理としては、ニッケル／金めっきや錫／銀めっき等が用いられており、本発明においても端子の処理としては、ニッケル／金めっきや錫／銀めっき等を用いると良い。
【００１２】
配線形成層はエッチングして配線として使用するため、材料としては、配線材やリードフレーム材として一般に用いられている銅または銅を主成分とする合金や鉄‐ニッケル系合金等が好ましく、なかでも導電性の高い銅または銅を主成分とする合金が特に好ましい。
ここで、銅を主成分とする合金として一例を挙げると、銅‐鉄系合金、銅‐鉄‐コバルト系合金、銅‐ニッケル‐シリコン系合金、銅‐クロム‐チタン系合金、銅‐クロム‐ジルコニウム系合金、銅‐ジルコニウム系合金等が挙げられる。
【００１３】
中間層は、キャリア層が配線形成用のエッチング液に対して溶け易い場合、エッチングバリアとして機能する物質である必要があるが、キャリア層が前記エッチング液に対して、不溶であるかまたは溶け難い場合、中間層は前記エッチング液に溶けるものでも良い。
なお、本発明でいうエッチングバリアとして機能するとは、中間層がエッチング液に対して必ずしも不溶である必要はなく、配線形成層のエッチング速度に対して十分に減速できることを指している。
【００１４】
具体的には、中間層は、配線形成層をエッチングする際のエッチングバリアとして機能させるためには、例えば、前述の銅または銅を主成分とする合金を配線形成層とする場合、ニッケル、錫、チタン、銀、アルミニウム等の金属、またはニッケル、錫、チタン、銀、アルミニウム等を主成分とする合金が良い。
チタンに関しては、従来銅または銅を主成分とする合金のエッチング液として用いられている、塩化第二鉄溶液、塩化第二銅溶液、アルカリエッチャント、硫酸−過酸化水素水系エッチング液等に対して、エッチングバリアとして機能するため、特に有効である。
また、ニッケルや錫はアルカリエッチャントに対して有効なエッチングバリアとして機能する。銀は塩化第二鉄のエッチングバリアとして機能できる。そして、アルミニウムは硫酸−過酸化水素水系エッチング液に対するエッチングバリアに有効である。
その他、エッチングバリア性を有する有機材料や酸化物、窒化物などのセラミックス材料でも良い。
【００１５】
また、前述の如く、キャリア層の引きはがしが可能な接合強度に制御することが好ましく、なかでも、チタンは後述する蒸着ロール接合法で接合強度の制御が容易である。
蒸着ロール接合法は真空室内で２つの被接合材の少なくとも一方の面側に、搬送しながら、乾式成膜法により中間層となる金属を付着形成させた後、被接合材同士を圧着接合する方法であり、接合条件によって、広い範囲（０．００５Ｎ／ｍｍ〜２Ｎ／ｍｍ）で引きはがし強度を制御することができる。その中間層の形態としては、不純物が濃化した脆化部分が層状に形成されたものであっても良いし、微視的に未接合の空洞を含んだものであっても良い。
【００１６】
キャリア層は、中間層がエッチングバリアとして機能する場合は、エッチング特性に制限されることがなく、配線を支持できる十分な剛性を有する材料から選択できる。
例えば、銅、鉄、アルミニウム、チタン、ニッケル等の金属、銅合金、ステンレス等の鉄系合金、アルミニウム合金等やＰＥＴ、ポリイミド等の有機材料などが挙げられる。工程の熱履歴による寸法変化が小さいことや十分な剛性が得られることより金属材料が好ましく、さらにリサイクル性や耐酸化性、入手のし易さを考慮すると、特に銅または銅合金が好ましい。
一方、中間層がエッチングバリアとして機能しない場合は、キャリア層は前記エッチング液に対して不溶であるか、溶け難い材料から選定する必要がある。
例えば、配線形成層が銅または銅を主成分とする合金の場合、アルミニウム、チタン、ニッケル等の金属、ＰＥＴ、ポリイミド等の有機材料が挙げられる。
【００１７】
具体的な材料の組み合わせとしては、配線形成層／中間層／キャリア層の順に、銅／チタン／銅、銅／ニッケル／銅、銅／錫／銅、銅／有機材料／銅、銅／アルミニウム／アルミニウム等が好ましい。
【００１８】
図１（ｃ）： チップ（８）をダイパッドにダイボンド（９）で固定し、前記チップと内部接続端子（７）を電気的接続部材（１０）で接続する。
ここでは、部品と内部接続端子との接続方法をワイヤボンディング法とした例を示しているが、図３に示す如く、フリップチップ接続としても良い。
図１（ｄ）： チップ（８）と内部接続端子（７）と電気的接続部材（１０）と配線（５）を覆うように、封止樹脂（１１）で埋め固める。
【００１９】
図１（ｅ）： 配線（８）上の封止樹脂（１１）を部分的に除去し、空隙部（１２）を形成する。樹脂の除去はレーザを用いて配線までの止まり穴をあけるのが良い。
図１（ｆ）： 前記空隙部（１２）に導体材料（１３）を充填する。
導体材料の充填方法としては、銅めっきや導電性ペーストの充填、メタルボールの充填・圧接等が挙げられる。
ここで、導体材料は個別のパッケージ間の信号の伝達に用いられるため、電気抵抗が低く、接合信頼性の高いものが好ましく、特に銅めっきが有効である。
【００２０】
図１（ｇ）： キャリア層（３）および中間層（２）を除去して、個別のパッケージ（１４）を得る。
キャリア層と中間層が同一のエッチング液に可溶である場合、エッチングにより同時に除去できる。キャリア層と中間層のエッチング特性が異なる場合は、別々に除去すると良い。
この場合、キャリア層の除去方法としては、中間層をバリアとしたエッチングによる方法と、前述した中間層の接合強度を適切に制御した積層箔を用いた引きはがしによる方法が挙げられる。引きはがしによる除去のほうがより簡易的で、好ましい。
中間層の除去は、配線材料および封止樹脂材料を過度にエッチングしないエッチング液を用いた化学的方法であっても良いし、平面研削等の機械的方法であっても良い。
【００２１】
ここで得られた個別のパッケージ毎にバーンインテストを行い、良品を積層してスタックドパッケージとすると良い。
また、このパッケージの状態では配線が露出した状態であるため、配線の設計にテスト用の端子を準備しておくと、検査が容易となる。
【００２２】
そして、次に、スタックドパッケージの製造方法について説明する。
図４（ａ）に示す如く、配線（８）及び導体材料（１３）の所望の部分に外部接続端子（１５）を形成する。
外部接続端子は従来のニッケル／金めっきや錫めっき、半田めっき等により形成すると良い。
この際、接着樹脂（１６）を塗布すると良い。
【００２３】
図４（ｂ）に示すように、得られたパッケージ（１４）を少なくとも含み、パッケージを複数個準備（図４（ｂ）では４個）し、外部接続端子（１５）を互いに位置合わせし、積み重ねて、加熱する等して接合させ、外部接続端子を介して個別パッケージ間の電気的接続を得て、スタックドパッケージ（１７）を得ることができる。
また、最上層のパッケージに関しては上部との外部接続端子が特に必要でないため、図４（ｂ）では転写型パッケージ（１８）を使用した例を示した。
図４（ｂ）に示した如く、パッケージレベルでの標準化が可能であるため、異なる種類や大きさのパッケージを組み合わせることが可能である。
【００２４】
ところで、本発明に用いる積層箔の製造方法としては、ラミネート法、めっき法、表面活性化接合法等があるが、めっき法と表面活性化接合法を組み合わせたものが効率的であり、有効である。
例えば、配線形成層となる金属箔とキャリア層となる金属箔を準備し、対向させ、表面活性化接合させると良い。表面活性化接合の中でも本願出願人が提案する特開２００１−１６２３８２号に記載の蒸着ロール接合法が好適である。蒸着ロール接合法は真空室内で２つの被接合材の少なくとも一方の面側に、搬送しながら、乾式成膜法により中間層となる金属を付着形成させた後、被接合材同士を圧着接合する方法である。
【００２５】
この方法を用いると、比較的厚い素材でも接合が可能であり、かつ接合強度を容易に制御できるという利点がある。
ここで、乾式成膜法とは、真空蒸着、スパッタ、イオンプレーティング等の物理的蒸着法や化学的蒸着法を指す。特に真空蒸着は成膜速度が速く良い。また、スパッタやイオンプレーティング等は膜質が良いが、成膜速度が遅いので、蒸着装置の設計等に考慮が必要である。
【００２６】
以上のように、積層箔を用いて、選択エッチング技術を利用することで、チップが搭載されたパッケージ毎に個別にバーンインテストを行った後、良品のみを層間接続して、製品とすることができるパッケージの製造方法を提供することが可能となる。
【００２７】
【発明の効果】
本発明によれば、選択エッチング技術を利用することで、スタックドパッケージに適した構造を効率的に得ることができ、且つ安価にスタックドパッケージを得ることができる。
【図面の簡単な説明】
【図１】本発明のパッケージの製造方法の一例を示す断面模式図である。
【図２】本発明のパッケージの製造方法の一例を示す断面模式図である。
【図３】本発明のパッケージの製造方法で製造したパッケージの一例を示す断面模式図である。
【図４】本発明のパッケージの製造方法の一例を示す断面模式図である。
【符号の説明】
１．配線形成層、２．中間層、３．キャリア層、４．積層箔、５．配線、６．ダイパッド、７．内部接続端子、８．チップ、９．ダイボンド、１０．電気的接続部材、１１．封止樹脂、１２．空隙部、１３．導体材料、１４．パッケージ、１５．外部接続端子、１６．接着樹脂、１７．スタックドパッケージ、１８．転写型パッケージ
【発明の属する技術分野】
本発明は、積層箔を使用したパッケージの製造方法に関するものである。
【０００２】
【従来の技術】
近年携帯電話、ノート型パソコン等といった携帯情報機器の急速な普及に伴い、機器の軽量・小型化並びに高性能化は急激な進展を遂げており、これらを構成する電子部品に対しても高密度化が要求されている。これに対応してチップを搭載するパッケージでは、モジュール化が推し進められ、チップ自体を数段に積み重ねた構造のパッケージが開発され、量産化されている。（例えば、非特許文献１参照。）
【０００３】
【非特許文献１】
インターネット
〈ＵＲＬ：ｈｔｔｐ：／／ｗｗｗ．ｓｈａｒｐ．ｃｏ．ｊｐ／ｐｒｏｄｕｃｔｓ／ｄｅｖｉｃｅ／ｆｌａｓｈ／ｃｍｌｉｓｔ．ｈｔｍｌ〉
【０００４】
【発明が解決しようとする課題】
前述のチップを積み重ねた構造のパッケージにおいては、チップの大きさや積層数に制約をうけることや、パッケージング後のバーンインテストで１つのチップでも不具合が生じた場合は、パッケージ内に含まれる他の良品チップも使用できなくなるという問題があった。したがって、チップが搭載されたパッケージ毎に個別にバーンインテストを行った後、良品だけを選別し、層間接続して、スタックドパッケージ構造とすることが好ましい。
【０００５】
上記のようなパッケージを実現するには、層間接続端子を具備し、チップを搭載した個別の薄型パッケージ部材が必要であるが、従来のパッケージング技術では、パッケージ製造プロセス上のハンドリングが難しく、必ずしも良品だけを選別すると言った目的にあったパッケージ構造を実現できていない。
本発明の目的は、選択エッチング技術を利用することで、スタックドパッケージに適した構造を効率的に得ることができ、且つ安価にスタックドパッケージを得ることが可能な積層箔を使用したパッケージの製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
本発明者は、選択エッチング技術を利用できる積層箔を使用することでスタックドパッケージに適した構造を効率的に得られることを見出し、本発明に到達した。
すなわち本発明の製造方法は、配線形成層／配線保持層でなる積層箔を用いたパッケージの製造方法であって、配線形成層をエッチングして配線または配線とダイパッドを形成し、配線の所望の部分に内部接続端子を形成した後、形成した配線またはダイパッドの表面にチップを固定し、該チップの端子を前記内部接続端子と電気的に接続して、前記配線と前記内部接続端子と前記チップと電気的接続部材を樹脂封止した後、前記配線上の樹脂を部分的に除去し、形成された空隙部に導体材料を充填し、キャリア層および中間層を除去するパッケージの製造方法である。
【０００７】
好ましくは、配線保持層は中間層とキャリア層でなり、前記中間層は配線形成層とキャリア層との間に形成されているパッケージの製造方法である。
また、好ましくは、空隙部の導体材料充填を銅めっきで行うパッケージの製造方法である。
そして、更に好ましくは、キャリア層の除去を引きはがしにより行うパッケージの製造方法である。
また、更には上記いずれかのパッケージの製造方法で形成されたパッケージを少なくとも含み、パッケージを複数個準備し、該パッケージの少なくとも片方の面に外部接続端子を形成した後、該外部接続端子同士を位置合わせして、積み重ね、外部接続端子を介して各パッケージを電気的に導通するように接続する工程を含むパッケージの製造方法である。
【０００８】
【発明の実施の形態】
先ず、本発明の重要な特徴は、配線形成層と配線保持層でなる積層箔を用いるため、パッケージング工程の配線のハンドリングを容易にできるという利点を有する。
そして、配線形成層と配線保持層とをエッチング特性が異なる材料とすれば、選択エッチングも可能となる。例えば、配線形成層に銅を用いて、配線支持層にアルミニウムを用いたとすると、配線形成層を選択的にエッチングが可能となることから、本発明の製造方法の最大の利点としては、選択エッチング技術が利用可能で、しかも、パッケージング工程のハンドリングを容易にできることから、個別のチップ毎にパッケージングした後に、例えばバーンインテストを行い、良品だけを使用してスタックドパッケージを製造できる点にある。
また、本発明の製造方法で得られるパッケージは、パッケージレベルで扱えるため、標準化により各種チップの種類および大きさに対応できる。
さらに、個別のパッケージの薄型化が可能であり、積層数を増やすことができる。
【０００９】
上述した本発明の配線支持層にはハンドリング性を付与するため、配線支持層の少なくとも一部には金属材料を使用するのが良く、例えば、配線支持層を多層構造としても良い。一例を示すと、配線形成層／樹脂層／金属層、配線形成層／金属層／樹脂層、配線形成層／金属層／金属層等である。
なお、本発明の配線支持層は、上述のように単層であっても、多層であっても良いが、例えば図１に示すように多層構造とすると、中間に位置する中間層にエッチングバリアとしての機能を持たせたり、或いは／さらに、中間層を引きはがす際の弱接合層としたりすることができ、好ましい構造となる。
以下に上述した多層構造の一実施例の図を用いて詳しく本発明について説明する。
【００１０】
図１（ａ）に示すような配線形成層（１）とそれを支持するキャリア層（３）の間に中間層（２）を備えた積層箔（４）を使用する。
そして、例えば図１に示すように、先ず、
図１（ａ）： 配線形成層（１）とキャリア層（３）の間に中間層（２）を配した積層箔（４）を準備する。
該積層箔は、キャリア層が引きはがしにより除去できるように、中間層の接合強度を制御することが好ましい。
この場合、中間層の強度は配線形成のエッチングや後述するダイボンド、ワイヤボンド、樹脂封止等の工程で配線およびワイヤボンドの剥れが生じない程度の接合力を有し、且つ所定の工程を踏んだ後、形成したパッケージ部とキャリア層とを引きはがしにより分離できる程度の適切な強度に制御することが重要である。
【００１１】
図１（ｂ）： 前記積層箔（４）について、配線形成層（１）をエッチングして、配線（５）と必要に応じてダイパッド（６）を形成し、配線表面の所望の位置に内部接続端子（７）を形成する。
また、図２に示す如く、積層箔（４）の配線形成層（１）の配線（５）を形成する部分の表面に内部接続端子（７）を形成した後、該内部接続端子をマスクとしてエッチングし、内部接続端子つきの配線を得ても良い。
一般的にチップ端子との接続方法に用いられる配線側の端子の処理としては、ニッケル／金めっきや錫／銀めっき等が用いられており、本発明においても端子の処理としては、ニッケル／金めっきや錫／銀めっき等を用いると良い。
【００１２】
配線形成層はエッチングして配線として使用するため、材料としては、配線材やリードフレーム材として一般に用いられている銅または銅を主成分とする合金や鉄‐ニッケル系合金等が好ましく、なかでも導電性の高い銅または銅を主成分とする合金が特に好ましい。
ここで、銅を主成分とする合金として一例を挙げると、銅‐鉄系合金、銅‐鉄‐コバルト系合金、銅‐ニッケル‐シリコン系合金、銅‐クロム‐チタン系合金、銅‐クロム‐ジルコニウム系合金、銅‐ジルコニウム系合金等が挙げられる。
【００１３】
中間層は、キャリア層が配線形成用のエッチング液に対して溶け易い場合、エッチングバリアとして機能する物質である必要があるが、キャリア層が前記エッチング液に対して、不溶であるかまたは溶け難い場合、中間層は前記エッチング液に溶けるものでも良い。
なお、本発明でいうエッチングバリアとして機能するとは、中間層がエッチング液に対して必ずしも不溶である必要はなく、配線形成層のエッチング速度に対して十分に減速できることを指している。
【００１４】
具体的には、中間層は、配線形成層をエッチングする際のエッチングバリアとして機能させるためには、例えば、前述の銅または銅を主成分とする合金を配線形成層とする場合、ニッケル、錫、チタン、銀、アルミニウム等の金属、またはニッケル、錫、チタン、銀、アルミニウム等を主成分とする合金が良い。
チタンに関しては、従来銅または銅を主成分とする合金のエッチング液として用いられている、塩化第二鉄溶液、塩化第二銅溶液、アルカリエッチャント、硫酸−過酸化水素水系エッチング液等に対して、エッチングバリアとして機能するため、特に有効である。
また、ニッケルや錫はアルカリエッチャントに対して有効なエッチングバリアとして機能する。銀は塩化第二鉄のエッチングバリアとして機能できる。そして、アルミニウムは硫酸−過酸化水素水系エッチング液に対するエッチングバリアに有効である。
その他、エッチングバリア性を有する有機材料や酸化物、窒化物などのセラミックス材料でも良い。
【００１５】
また、前述の如く、キャリア層の引きはがしが可能な接合強度に制御することが好ましく、なかでも、チタンは後述する蒸着ロール接合法で接合強度の制御が容易である。
蒸着ロール接合法は真空室内で２つの被接合材の少なくとも一方の面側に、搬送しながら、乾式成膜法により中間層となる金属を付着形成させた後、被接合材同士を圧着接合する方法であり、接合条件によって、広い範囲（０．００５Ｎ／ｍｍ〜２Ｎ／ｍｍ）で引きはがし強度を制御することができる。その中間層の形態としては、不純物が濃化した脆化部分が層状に形成されたものであっても良いし、微視的に未接合の空洞を含んだものであっても良い。
【００１６】
キャリア層は、中間層がエッチングバリアとして機能する場合は、エッチング特性に制限されることがなく、配線を支持できる十分な剛性を有する材料から選択できる。
例えば、銅、鉄、アルミニウム、チタン、ニッケル等の金属、銅合金、ステンレス等の鉄系合金、アルミニウム合金等やＰＥＴ、ポリイミド等の有機材料などが挙げられる。工程の熱履歴による寸法変化が小さいことや十分な剛性が得られることより金属材料が好ましく、さらにリサイクル性や耐酸化性、入手のし易さを考慮すると、特に銅または銅合金が好ましい。
一方、中間層がエッチングバリアとして機能しない場合は、キャリア層は前記エッチング液に対して不溶であるか、溶け難い材料から選定する必要がある。
例えば、配線形成層が銅または銅を主成分とする合金の場合、アルミニウム、チタン、ニッケル等の金属、ＰＥＴ、ポリイミド等の有機材料が挙げられる。
【００１７】
具体的な材料の組み合わせとしては、配線形成層／中間層／キャリア層の順に、銅／チタン／銅、銅／ニッケル／銅、銅／錫／銅、銅／有機材料／銅、銅／アルミニウム／アルミニウム等が好ましい。
【００１８】
図１（ｃ）： チップ（８）をダイパッドにダイボンド（９）で固定し、前記チップと内部接続端子（７）を電気的接続部材（１０）で接続する。
ここでは、部品と内部接続端子との接続方法をワイヤボンディング法とした例を示しているが、図３に示す如く、フリップチップ接続としても良い。
図１（ｄ）： チップ（８）と内部接続端子（７）と電気的接続部材（１０）と配線（５）を覆うように、封止樹脂（１１）で埋め固める。
【００１９】
図１（ｅ）： 配線（８）上の封止樹脂（１１）を部分的に除去し、空隙部（１２）を形成する。樹脂の除去はレーザを用いて配線までの止まり穴をあけるのが良い。
図１（ｆ）： 前記空隙部（１２）に導体材料（１３）を充填する。
導体材料の充填方法としては、銅めっきや導電性ペーストの充填、メタルボールの充填・圧接等が挙げられる。
ここで、導体材料は個別のパッケージ間の信号の伝達に用いられるため、電気抵抗が低く、接合信頼性の高いものが好ましく、特に銅めっきが有効である。
【００２０】
図１（ｇ）： キャリア層（３）および中間層（２）を除去して、個別のパッケージ（１４）を得る。
キャリア層と中間層が同一のエッチング液に可溶である場合、エッチングにより同時に除去できる。キャリア層と中間層のエッチング特性が異なる場合は、別々に除去すると良い。
この場合、キャリア層の除去方法としては、中間層をバリアとしたエッチングによる方法と、前述した中間層の接合強度を適切に制御した積層箔を用いた引きはがしによる方法が挙げられる。引きはがしによる除去のほうがより簡易的で、好ましい。
中間層の除去は、配線材料および封止樹脂材料を過度にエッチングしないエッチング液を用いた化学的方法であっても良いし、平面研削等の機械的方法であっても良い。
【００２１】
ここで得られた個別のパッケージ毎にバーンインテストを行い、良品を積層してスタックドパッケージとすると良い。
また、このパッケージの状態では配線が露出した状態であるため、配線の設計にテスト用の端子を準備しておくと、検査が容易となる。
【００２２】
そして、次に、スタックドパッケージの製造方法について説明する。
図４（ａ）に示す如く、配線（８）及び導体材料（１３）の所望の部分に外部接続端子（１５）を形成する。
外部接続端子は従来のニッケル／金めっきや錫めっき、半田めっき等により形成すると良い。
この際、接着樹脂（１６）を塗布すると良い。
【００２３】
図４（ｂ）に示すように、得られたパッケージ（１４）を少なくとも含み、パッケージを複数個準備（図４（ｂ）では４個）し、外部接続端子（１５）を互いに位置合わせし、積み重ねて、加熱する等して接合させ、外部接続端子を介して個別パッケージ間の電気的接続を得て、スタックドパッケージ（１７）を得ることができる。
また、最上層のパッケージに関しては上部との外部接続端子が特に必要でないため、図４（ｂ）では転写型パッケージ（１８）を使用した例を示した。
図４（ｂ）に示した如く、パッケージレベルでの標準化が可能であるため、異なる種類や大きさのパッケージを組み合わせることが可能である。
【００２４】
ところで、本発明に用いる積層箔の製造方法としては、ラミネート法、めっき法、表面活性化接合法等があるが、めっき法と表面活性化接合法を組み合わせたものが効率的であり、有効である。
例えば、配線形成層となる金属箔とキャリア層となる金属箔を準備し、対向させ、表面活性化接合させると良い。表面活性化接合の中でも本願出願人が提案する特開２００１−１６２３８２号に記載の蒸着ロール接合法が好適である。蒸着ロール接合法は真空室内で２つの被接合材の少なくとも一方の面側に、搬送しながら、乾式成膜法により中間層となる金属を付着形成させた後、被接合材同士を圧着接合する方法である。
【００２５】
この方法を用いると、比較的厚い素材でも接合が可能であり、かつ接合強度を容易に制御できるという利点がある。
ここで、乾式成膜法とは、真空蒸着、スパッタ、イオンプレーティング等の物理的蒸着法や化学的蒸着法を指す。特に真空蒸着は成膜速度が速く良い。また、スパッタやイオンプレーティング等は膜質が良いが、成膜速度が遅いので、蒸着装置の設計等に考慮が必要である。
【００２６】
以上のように、積層箔を用いて、選択エッチング技術を利用することで、チップが搭載されたパッケージ毎に個別にバーンインテストを行った後、良品のみを層間接続して、製品とすることができるパッケージの製造方法を提供することが可能となる。
【００２７】
【発明の効果】
本発明によれば、選択エッチング技術を利用することで、スタックドパッケージに適した構造を効率的に得ることができ、且つ安価にスタックドパッケージを得ることができる。
【図面の簡単な説明】
【図１】本発明のパッケージの製造方法の一例を示す断面模式図である。
【図２】本発明のパッケージの製造方法の一例を示す断面模式図である。
【図３】本発明のパッケージの製造方法で製造したパッケージの一例を示す断面模式図である。
【図４】本発明のパッケージの製造方法の一例を示す断面模式図である。
【符号の説明】
１．配線形成層、２．中間層、３．キャリア層、４．積層箔、５．配線、６．ダイパッド、７．内部接続端子、８．チップ、９．ダイボンド、１０．電気的接続部材、１１．封止樹脂、１２．空隙部、１３．導体材料、１４．パッケージ、１５．外部接続端子、１６．接着樹脂、１７．スタックドパッケージ、１８．転写型パッケージ
Claims (5)
- 配線形成層／配線保持層でなる積層箔を用いたパッケージの製造方法であって、配線形成層をエッチングして配線または配線とダイパッドを形成し、配線の所望の部分に内部接続端子を形成した後、形成した配線またはダイパッドの表面にチップを固定し、該チップの端子を前記内部接続端子と電気的に接続して、前記配線と前記内部接続端子と前記チップと電気的接続部材を樹脂封止した後、前記配線上の樹脂を部分的に除去し、形成された空隙部に導体材料を充填し、キャリア層および中間層を除去する工程を含むことを特徴とするパッケージの製造方法。
- 配線保持層は中間層とキャリア層でなり、前記中間層は配線形成層とキャリア層との間に形成されていることを特徴とする請求項１に記載のパッケージの製造方法。
- 空隙部の導体材料充填を銅めっきで行うことを特徴とする請求項１または２に記載のパッケージの製造方法。
- キャリア層の除去を引きはがしにより行うことを特徴とする請求項１乃至３の何れかに記載のパッケージの製造方法。
- 請求項１乃至４の何れかに記載のパッケージの製造方法で形成されたパッケージを少なくとも含み、パッケージを複数個準備し、該パッケージの少なくとも片方の面に外部接続端子を形成した後、該外部接続端子同士を位置合わせして、積み重ね、外部接続端子を介して各パッケージを電気的に導通するように接続する工程を含むことを特徴とするパッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002342098A JP2004179295A (ja) | 2002-11-26 | 2002-11-26 | パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002342098A JP2004179295A (ja) | 2002-11-26 | 2002-11-26 | パッケージの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004179295A true JP2004179295A (ja) | 2004-06-24 |
Family
ID=32704245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002342098A Pending JP2004179295A (ja) | 2002-11-26 | 2002-11-26 | パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004179295A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027526A (ja) * | 2005-07-20 | 2007-02-01 | Kyushu Institute Of Technology | 両面電極パッケージ及びその製造方法 |
| JP2007123705A (ja) * | 2005-10-31 | 2007-05-17 | Elpida Memory Inc | 積層型半導体装置及びその製造方法 |
| JP2007311713A (ja) * | 2006-05-22 | 2007-11-29 | Hitachi Cable Ltd | 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法 |
| JP2008166373A (ja) * | 2006-12-27 | 2008-07-17 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2009049173A (ja) * | 2007-08-20 | 2009-03-05 | Mitsui High Tec Inc | 半導体装置及びその製造方法 |
| JP2012015554A (ja) * | 2011-10-17 | 2012-01-19 | Renesas Electronics Corp | 半導体装置の製造方法、および積層型半導体装置の製造方法 |
| JP2013012758A (ja) * | 2012-08-22 | 2013-01-17 | Renesas Electronics Corp | 電子装置 |
| US8823174B2 (en) | 2006-10-02 | 2014-09-02 | Renesas Electronics Corporation | Electronic device |
| JP2020198454A (ja) * | 2016-08-05 | 2020-12-10 | マクセルホールディングス株式会社 | 半導体装置用基板、半導体装置の製造方法 |
-
2002
- 2002-11-26 JP JP2002342098A patent/JP2004179295A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4635202B2 (ja) * | 2005-07-20 | 2011-02-23 | 国立大学法人九州工業大学 | 両面電極パッケージの製造方法 |
| JP2007027526A (ja) * | 2005-07-20 | 2007-02-01 | Kyushu Institute Of Technology | 両面電極パッケージ及びその製造方法 |
| JP2007123705A (ja) * | 2005-10-31 | 2007-05-17 | Elpida Memory Inc | 積層型半導体装置及びその製造方法 |
| JP2007311713A (ja) * | 2006-05-22 | 2007-11-29 | Hitachi Cable Ltd | 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法 |
| US8230588B2 (en) | 2006-05-22 | 2012-07-31 | Hitachi Cable, Ltd. | Method of making an electronic device and electronic device substrate |
| US8823174B2 (en) | 2006-10-02 | 2014-09-02 | Renesas Electronics Corporation | Electronic device |
| US10879227B2 (en) | 2006-10-02 | 2020-12-29 | Renesas Electronics Corporation | Electronic device |
| US10580763B2 (en) | 2006-10-02 | 2020-03-03 | Renesas Electronics Corporation | Electronic device |
| US10224318B2 (en) | 2006-10-02 | 2019-03-05 | Renesas Electronics Corporation | Electronic device |
| US8975750B2 (en) | 2006-10-02 | 2015-03-10 | Renesas Electronics Corporation | Electronic device |
| US9406602B2 (en) | 2006-10-02 | 2016-08-02 | Renesas Electronics Corporation | Electronic device |
| US20160307875A1 (en) | 2006-10-02 | 2016-10-20 | Renesas Electronics Corporation | Electronic device |
| US9847325B2 (en) | 2006-10-02 | 2017-12-19 | Renesas Electronics Corporation | Electronic device |
| JP2008166373A (ja) * | 2006-12-27 | 2008-07-17 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2009049173A (ja) * | 2007-08-20 | 2009-03-05 | Mitsui High Tec Inc | 半導体装置及びその製造方法 |
| JP2012015554A (ja) * | 2011-10-17 | 2012-01-19 | Renesas Electronics Corp | 半導体装置の製造方法、および積層型半導体装置の製造方法 |
| JP2013012758A (ja) * | 2012-08-22 | 2013-01-17 | Renesas Electronics Corp | 電子装置 |
| JP2020198454A (ja) * | 2016-08-05 | 2020-12-10 | マクセルホールディングス株式会社 | 半導体装置用基板、半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI379394B (en) | Substrate having single patterned metal foil, and package applied with the same, and methods of manufacturing the substrate and package | |
| US8354598B2 (en) | Packaging substrate and fabrication method thereof | |
| TWI298913B (ja) | ||
| JP5258567B2 (ja) | 半導体装置及びその製造方法 | |
| JP3960479B1 (ja) | 両面電極構造の半導体装置の製造方法 | |
| TWI308382B (en) | Package structure having a chip embedded therein and method fabricating the same | |
| JP3684978B2 (ja) | 半導体装置およびその製造方法ならびに電子機器 | |
| KR102227588B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP5615936B2 (ja) | パネルベースのリードフレームパッケージング方法及び装置 | |
| JP2001519600A (ja) | 集積回路パッケージのためのチップスケールボールグリッドアレイ | |
| JP2007141994A (ja) | 両面電極パッケージ及びその製造方法 | |
| KR100622514B1 (ko) | 회로 장치의 제조 방법 | |
| TW200845335A (en) | Control of standoff height between packages with a solder-embedded tape | |
| WO2007148782A1 (ja) | 樹脂封止型半導体装置とその製造方法、半導体装置用基材および積層型樹脂封止型半導体装置 | |
| JP2009194079A (ja) | 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置 | |
| JP2004119727A (ja) | 回路装置の製造方法 | |
| JP2004179295A (ja) | パッケージの製造方法 | |
| KR100658022B1 (ko) | 회로 장치의 제조 방법 | |
| JP2005294443A (ja) | 半導体装置及びその製造方法 | |
| US7183190B2 (en) | Semiconductor device and fabrication method therefor | |
| JP2004058578A (ja) | キャリア付き積層金属箔及びそれを用いたパッケージの製造方法 | |
| JP2004080006A (ja) | 半導体装置の製造方法 | |
| JP2004119730A (ja) | 回路装置の製造方法 | |
| JP2001332580A (ja) | 半導体装置及びその製造方法 | |
| JP4305372B2 (ja) | テープキャリア及びその製造方法、並びに半導体装置の製造方法 |