JP2007116834A - マルチフェーズ型ｄｃ／ｄｃコンバータ回路 - Google Patents

Abstract

【課題】従来のマルチフェーズ型ＤＣ／ＤＣコンバータにおいては、フェーズ数が固定であり最大の効率の出力を常時得ることは困難である。
【解決手段】マルチフェーズ型ＤＣ／ＤＣコンバータにおいて、出力負荷の大きさで動作フェーズ数がリアルタイムに切り替わる回路を設けた。また、周囲温度の変化で動作フェーズ数がリアルタイムに切り替わる回路を設けた。
【選択図】 図１

Description

本発明は、高効率で出力制御をおこなう制御回路を有するマルチフェーズ型ＤＣ／ＤＣコンバータ回路に関するものである。

ＩＴ機器の高機能化、高速化、大規模化にともない、電源回路から供給される電流も増大している。特にパソコン場合、ＣＰＵのクロックの高速化とパソコンから電源が供給される周辺機器の多様化などにより、内蔵されるバッテリに要求される出力性能もより強力なものが求められているが、単一のＤＣ／ＤＣコンバータでは大電流の供給が困難である。

また、電源電圧に発生するリップル除去のために大容量または多数のコンデンサが必要となり、携帯性を重視するパソコンなどの機器では小型化の妨げになる。そこで、上記したようは課題を解決するために、ＤＣ／ＤＣコンバータを複数並列に組み合わせ、それぞれの出力の位相をずらすことにより、大電流化、リップル率の改善を図ったマルチフェーズ型ＤＣ／ＤＣコンバータが使用されている。

図３は従来のマルチフェーズ型ＤＣ／ＤＣコンバータの構成を示したものである。１はマルチフェーズ型ＤＣ／ＤＣコンバータ回路であり、Ｃ１，Ｃ２は電解コンデンサ、Ｌ１〜Ｌ３はコイル、ＦＥＴ１〜６はＭＯＳ−ＦＥＴである。図３に示すコントロールＩＣ４は、４フェーズまで対応しており、使用しないフェーズのパルス幅変調器ＰＷＭをＶｃｃに接続することにより、そのフェーズの動作を無効にしている。

コントロールＩＣ４から各フェーズのドライバＩＣにパルス幅変調信号がパルス幅変調器ＰＷＭ１〜３から入力される。各フェーズのドライバＩＣは２つのＭＯＳ−ＦＥＴに各々交互にオンオフするパルス幅変調信号をパルス幅変調器の端子ＰＷＭ１−１〜ＰＷＭ３−２により入力することで、ＭＯＳ−ＦＥＴがスイッチングを行っている。コントロールＩＣ４には検出したフィードバック信号が入力され、出力電圧を制御している。マルチフェーズ回路のフェーズ数を決定する際、出力最大負荷の大きさに合わせて採用するフェーズ数を決定する。
特開２００３−２８４３３３号

上記した従来のマルチフェーズ型ＤＣ／ＤＣコンバータにおいては、一度フェーズ数を決定するとそのフェーズ数は固定されてしまい変更することができない構造となっている。実際の電力変換効率は、図４に示すように高負荷になるほど、フェーズのより多い回路の方が高効率となり、低負荷時にはフェーズがより少ない回路の方が高効率になる。このことからフェーズを固定してしまうと、電力変換効率が負荷の大きさに依存してしまうため常に最大の効率を得ることは不可能となり低負荷〜高負荷の広い負荷範囲で高効率を得ることができない。

上記のような課題を解決するために、本発明ではマルチフェーズ型ＤＣ／ＤＣコンバータにおいて、出力負荷の大きさで動作フェーズ数が切り替わる回路を設けた。また、回路の周囲温度の変化で動作フェーズ数が切り替わる回路を設け、常に高効率な動作を可能とする機能を持たせるようにした。

上記した構成により、電力変換効率が負荷の大きさに依存せず、低負荷から高負荷の広い負荷範囲で高効率を得られ、負荷の大きさに関わらず常に最大の効率を得ることが可能になる。結果として安定して高出力のマルチフェーズ型ＤＣ／ＤＣコンバータを提供することにより、ＩＴ機器に安定して電力を供給することができる。

以下に本発明を実施するための最良の形態である実施例１乃至２について順次説明する。

本発明の実施例１の形態では、従来のマルチフェーズ型ＤＣ／ＤＣコンバータにおいて、出力負荷の大きさで動作フェーズ数が切り替わるフェーズ切替回路を設けるようにしたものである。

（構成）
次に本発明の実施例１の構成を説明する。図１はこの発明の第１の実施例を示す回路である。１はマルチフェーズ型ＤＣ／ＤＣコンバータの回路であり各フェーズの回路、電圧の制御方法は従来の回路と同様である。２は、マルチフェーズ回路の動作フェーズ数を切り替えるフェーズ切替回路であり、出力負荷の大きさによってフェーズ数がリアルタイムに切り替わる特性を有し、電流検出抵抗Ｒ１とコンパレータＣＭＰ１及びＣＭＰ２、トランジスタＴＲ１及びＴＲ２からなる。電流検出抵抗Ｒ１によって出力負荷の大きさを常に検出する。出力負荷の大きさに比例したポイントＡの電位がコンパレータＣＭＰ１のプラス端子及びコンパレータＣＭＰ２のプラス端子にセットされる。

ここでフェーズ切替電圧を生成し、コンパレータＣＭＰ１のマイナス端子とコンパレータＣＭＰ２のマイナス端子にセットする。ここでフェーズ切替電圧とは、図２に示す１フェーズと２フェーズの効率が切り替わるポイントＸをコンパレータＣＭＰ２のマイナス端子、２フェーズと３フェーズの効率が切り替わるポイントＹをコンパレータＣＭＰ１のマイナス端子とする。

（動作）
次に実施例１の回路の動作について説明する。出力負荷が小さい場合は、電流検出抵抗１によって生じたポイントＡの電位がコンパレータＣＭＰ１、コンパレータＣＭＰ２のいずれのフェーズ切替電圧より低いことからコンパレータＣＭＰ１、コンパレータＣＭＰ２の出力が'Ｌ'レベルとなり、トランジスタＴＲ１、トランジスタＴＲ２のＥ−Ｂ間に電圧が発生することで、トランジスタ１及び２はＯＮ状態となる。これによりパルス幅変調器ＰＷＭ２の信号とＶｃｃ間、パルス幅変調器ＰＷＭ３の信号とＶｃｃが導通し'Ｈ'レベルに固定されるため、１フェーズとして動作する。

出力負荷が少し大きい場合は、電流検出抵抗Ｒ１によって生じたポイントＡの電位がコンパレータＣＭＰ１のフェーズ切替電圧より低く、コンパレータＣＭＰ２のフェーズ切替電圧より高くなることで、コンパレータＣＭＰ１の出力が'Ｌ'レベルにまま、コンパレータＣＭＰ２の出力が'Ｈ'レベルになり、トランジスタＴＲ１はＯＮ状態、トランジスタＴＲ２はＯＦＦ状態となることでパルス幅変調器ＰＷＭ２の信号とＶｃｃ間が切り離され２フェーズとして動作する。

出力が大きい場合は、電流検出抵抗Ｒ１によって生じたポイントＡの電位がコンパレータＣＭＰ１、コンパレータＣＭＰ２のフェーズ切替電圧より高くなることでコンパレータＣＭＰ１、コンパレータＣＭＰ２の出力が'Ｈ'レベルとなり、トランジスタＴＲ１、トランジスタＴＲ２はＯＦＦ状態となる。これによりパルス幅変調器ＰＷＭ２の信号と電源電圧Ｖｃｃ、パルス幅変調器ＰＷＭ３の信号と電源電圧Ｖｃｃが切り離され３フェーズとして動作する。

上記したように、実施例１によれば、電気検出抵抗Ｒ１に流れる電流の大きさによってフェーズ数が切り替わる。これにより負荷の大きさを問わず、常に高効率な動作が可能となり電力損失が削減される。

次に実施例２の構成について説明する。図２は本発明の実施例２を示す回路である。１はマルチフェーズ回路であり各フェーズの回路、電圧の制御方法は従来の回路と同様である。３は、サーミスタを用いることでＦＥＴ付近の周囲温度を検知し、その温度によってマルチフェーズ回路１の動作フェーズ数を切り替える機能を持つフェーズ切替回路である。出力負荷が大きくなるとＦＥＴの温度が高くなり、ＦＥＴの付近の周囲の温度が高くなる。この場合、出力負荷の大きさをＦＥＴの周囲温度で検出することで、フェーズ数がリアルタイムに切り替わる。本実施例では、ＦＥＴの周囲温度によって１〜３フェーズに切り替わるようにしている。

まず、図２のサーミスタｒ１によってＦＥＴ付近の周囲温度を検出する。サーミスタｒ１は温度によって抵抗値が変化するため、温度に比例した電位がコンパレータＣＭＰ１、コンパレータＣＭＰ２のマイナス端子に入力される。またサーミスタｒ１は実際の回路では、ＦＥＴ１〜３の近傍に位置するように設置されるものとする。

一方、電源電圧Ｖｃｃから電圧を分圧抵抗Ｒ２、Ｒ３、Ｒ４によって、最大効率が得られるようにフェーズ切替電圧を生成し、コンパレータＣＭＰ１のプラス端子とコンパレータＣＭＰ２のプラス端子にセットする。ここでフェーズ切替電圧とは、図２に示す１フェーズと２フェーズの効率が切り替わるポイントＸをコンパレータＣＭＰ２のプラス端子とし、２フェーズと３フェーズの効率が切り替わるポイントをコンパレータＣＭＰ１のプラス端子とする。

上記回路の動作について説明する。周囲温度が低いとサーミスタは抵抗値が高くなるため、ポイントＡの電位がＣＭＰ１、ＣＭＰ２のいずれのフェーズ切り替え電圧より高くなる。そうするとＣＭＰ１、ＣＭＰ２の出力が‘Ｌ’レベルになり、ＴＲ1、ＴＲ２のＥ−Ｂ間に電圧が発生することで、ＴＲ１、ＴＲ２はＯＮ状態となる。これによりパルス幅変調器ＰＷＭ２信号−Ｖｃｃ間、パルス幅変調器ＰＷＭ３信号−Ｖｃｃ間が導通し‘Ｈ'レベルに固定されるため１フェーズとして動作する。

検出されたＦＥＴの周囲温度が少し高い場合は、周囲温度が高くなるにつれ、サーミスタの抵抗値が少し低くなり、ポイントＡの電位がＣＭＰ１のフェーズ切り替え電圧より低く、ＣＭＰ２のフェーズ切り替え電圧より高くなることで、ＣＭＰ２の出力は‘Ｌ’レベルのまま、ＣＭＰ１の出力が‘Ｈ’レベルになり、ＴＲ２はＯＮ状態、ＴＲ１はＯＦＦ状態となる。よってＴＲ１のみがＯＦＦ状態になることでパルス幅変調器ＰＷＭ３信号−Ｖｃｃ間が切り離され２フェーズとして動作する。

検出されたＦＥＴの周囲温度が高い場合は、サーミスタの抵抗値がさらに低くなり、ポイントＡの電位がＣＭＰ１、ＣＭＰ２のフェーズ切り替え電圧より低くなることで、ＣＭＰ１、ＣＭＰ２の出力が‘Ｈ’レベルとなり、ＴＲ１、ＴＲ２はＯＦＦ状態となる。これによりパルス幅変調器ＰＷＭ２信号−Ｖｃｃ間、パルス幅変調器ＰＷＭ３信号−Ｖｃｃ間が切り離され３フェーズとして動作する。
上記したように実施例２によると、サーミスタを用いてＦＥＴ周辺の温度変化を検知することで出力負荷の増減を判断して、リアルタイムにフェーズ数が切り替わる。これにより、負荷の大きさを問わず、常に高効率な動作が可能となり、電力損失が削減される。

本発明の実施例１のマルチフェーズ型ＤＣ／ＤＣコンバータの構成図である。 本発明の実施例２のマルチフェーズ型ＤＣ／ＤＣコンバータの構成図である。 従来のマルチフェーズ型ＤＣ／ＤＣコンバータの構成図である。 マルチフェーズ型ＤＣ／ＤＣコンバータの消費電流と効率の関係図である。

符号の説明

１ マルチフェーズ型ＤＣ／ＤＣコンバータ
２ フェーズ切替回路
３ フェーズ切替回路
４ コントロールＩＣ
ＣＭＰ１〜２ コンパレータ
Ｒ１ 電流検出抵抗
Ｒ２〜４ 分圧抵抗
ＦＥＴ１〜６ ＭＯＳ−ＦＥＴ
ＴＲ１〜２ トランジスタ
ＰＷＭ１〜３ パルス幅変調器
ｒ１ サーミスタ

Claims (4)

1. 複数の動作フェーズを有するマルチフェーズ型ＤＣ／ＤＣコンバータ回路において、
   前記回路の出力負荷の大きさで前記動作フェーズの動作数を切り替え可能なフェーズ切替回路を設けたことを特徴とするマルチフェーズ型ＤＣ／ＤＣコンバータ回路。
2. 複数の動作フェーズを有するマルチフェーズ型ＤＣ／ＤＣコンバータ回路において、
   前記回路の周囲温度に基づいて動作フェーズの動作数を切替可能なフェーズ切替回路を設けたことを特徴とするマルチフェーズ型ＤＣ／ＤＣコンバータ回路。
3. 前記フェーズ切替回路はサーミスタを有し、
   該サーミスタにより前記周囲温度の変化を検出することを特徴とする請求項２記載のマルチフェーズ型ＤＣ／ＤＣコンバータ回路。
4. 前記フェーズ切替回路は複数のコンパレータからなることを特徴とする請求項１または２記載のマルチフェーズ型ＤＣ／ＤＣコンバータ回路。

Images