JP2003216254A - 半導体集積装置 - Google Patents
半導体集積装置Info
- Publication number
- JP2003216254A JP2003216254A JP2002018097A JP2002018097A JP2003216254A JP 2003216254 A JP2003216254 A JP 2003216254A JP 2002018097 A JP2002018097 A JP 2002018097A JP 2002018097 A JP2002018097 A JP 2002018097A JP 2003216254 A JP2003216254 A JP 2003216254A
- Authority
- JP
- Japan
- Prior art keywords
- switching regulator
- switching
- semiconductor integrated
- integrated device
- regulator circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 負荷電流の変動幅や変動時間幅の大きな携帯
機器の直流電源として使用した場合に、簡単な構成で高
い電力効率が実現可能な半導体集積装置を提供する。 【解決手段】 スイッチングレギュレータ１０、シリー
ズレギュレータ２０とともに、これらを排他的にオンオ
フさせる切替え手段である信号反転用のインバータ３０
と、出力端子ＯＵＴに接続された負荷の状態を予測する
予測手段であるＣＰＵ４０とを備えている。負荷として
携帯電話機などのＤＳＰの動作を、その着信から一連の
動作完了に至るまでＣＰＵ４０によって監視すること
で、スイッチングレギュレータ１０とシリーズレギュレ
ータ２０とを排他的にオンオフさせるようにした。
機器の直流電源として使用した場合に、簡単な構成で高
い電力効率が実現可能な半導体集積装置を提供する。 【解決手段】 スイッチングレギュレータ１０、シリー
ズレギュレータ２０とともに、これらを排他的にオンオ
フさせる切替え手段である信号反転用のインバータ３０
と、出力端子ＯＵＴに接続された負荷の状態を予測する
予測手段であるＣＰＵ４０とを備えている。負荷として
携帯電話機などのＤＳＰの動作を、その着信から一連の
動作完了に至るまでＣＰＵ４０によって監視すること
で、スイッチングレギュレータ１０とシリーズレギュレ
ータ２０とを排他的にオンオフさせるようにした。
Description
【０００１】
【発明の属する技術分野】この発明は、直流入力端子と
直流出力端子との間で電源制御用回路を構成する半導体
集積装置に関し、特に、スイッチングトランジスタを含
むスイッチングレギュレータ回路及びシリーズレギュレ
ータ回路が並列接続されてなる半導体集積装置に関す
る。
直流出力端子との間で電源制御用回路を構成する半導体
集積装置に関し、特に、スイッチングトランジスタを含
むスイッチングレギュレータ回路及びシリーズレギュレ
ータ回路が並列接続されてなる半導体集積装置に関す
る。
【０００２】
【従来の技術】図３は、一般的なパルス幅変調制御（Ｐ
ＷＭ：Pulse Width Modulation）型のスイッチングレギ
ュレータの構成を示す回路図である。
ＷＭ：Pulse Width Modulation）型のスイッチングレギ
ュレータの構成を示す回路図である。
【０００３】図３に示すＰＷＭ制御型のスイッチングレ
ギュレータ１０は、三角波発振器１１、エラーアンプ１
２、ＰＷＭコンパレータ１３、ドライバ１４、及びスイ
ッチングＭＯＳＦＥＴＱ１，Ｑ２から構成されている。
スイッチングレギュレータ１０の入力端子ＩＮに供給さ
れる直流電圧Ｖｉｎは、出力端子ＯＵＴ１に接続された
インダクタンスＬ１、キャパシタンスＣ１からなる平滑
回路によって所定の直流電圧Voutに変換され、出力端子
ＯＵＴから負荷に供給するように構成されている。
ギュレータ１０は、三角波発振器１１、エラーアンプ１
２、ＰＷＭコンパレータ１３、ドライバ１４、及びスイ
ッチングＭＯＳＦＥＴＱ１，Ｑ２から構成されている。
スイッチングレギュレータ１０の入力端子ＩＮに供給さ
れる直流電圧Ｖｉｎは、出力端子ＯＵＴ１に接続された
インダクタンスＬ１、キャパシタンスＣ１からなる平滑
回路によって所定の直流電圧Voutに変換され、出力端子
ＯＵＴから負荷に供給するように構成されている。
【０００４】出力端子ＯＵＴから出力される直流電圧Ｖ
outは、電圧検出用の抵抗Ｒ１，Ｒ２によって検出さ
れ、エラーアンプ１２の反転入力端子（−）に入力され
る。エラーアンプ１２の非反転入力端子（＋）には、基
準電源Ｅ１の参照電圧Ｖrefが供給され、その誤差出力
はＰＷＭコンパレータ１３の正側の入力信号となる。Ｒ
３は出力抵抗、スイッチングレギュレータ１０内の抵抗
Ｒ４とキャパシタンスＣ２は、エラーアンプ１２の負帰
還回路を構成するものである。
outは、電圧検出用の抵抗Ｒ１，Ｒ２によって検出さ
れ、エラーアンプ１２の反転入力端子（−）に入力され
る。エラーアンプ１２の非反転入力端子（＋）には、基
準電源Ｅ１の参照電圧Ｖrefが供給され、その誤差出力
はＰＷＭコンパレータ１３の正側の入力信号となる。Ｒ
３は出力抵抗、スイッチングレギュレータ１０内の抵抗
Ｒ４とキャパシタンスＣ２は、エラーアンプ１２の負帰
還回路を構成するものである。
【０００５】このようなスイッチングレギュレータ１０
は、例えばコンピュータ機器等の電源回路に使用される
ＤＣ−ＤＣコンバータとして、急激な負荷変動に対処す
るうえで好適である。ところが、携帯電話機のように電
池をエネルギー源としているものでは、スイッチングレ
ギュレータ１０によって直流電源電圧を一定の直流電圧
に変換する場合に、電池寿命やその軽量化とともに、ス
イッチングレギュレータでの電力変換効率が問題にな
る。
は、例えばコンピュータ機器等の電源回路に使用される
ＤＣ−ＤＣコンバータとして、急激な負荷変動に対処す
るうえで好適である。ところが、携帯電話機のように電
池をエネルギー源としているものでは、スイッチングレ
ギュレータ１０によって直流電源電圧を一定の直流電圧
に変換する場合に、電池寿命やその軽量化とともに、ス
イッチングレギュレータでの電力変換効率が問題にな
る。
【０００６】図４は、図３に示すスイッチングレギュレ
ータの電圧変換効率の一例を示す特性図である。図４に
おいて、横軸には出力端子ＯＵＴからの出力電流値（Ｉ
out）が対数表示され、縦軸にはスイッチングレギュレ
ータの変換効率（η＝Pout／Pｉｎ）が示されている。
ここに示されているように、スイッチングレギュレータ
は重負荷時には高効率で動作するけれども、負荷電流の
減少にともなって急激に電圧変換効率が悪化している。
ータの電圧変換効率の一例を示す特性図である。図４に
おいて、横軸には出力端子ＯＵＴからの出力電流値（Ｉ
out）が対数表示され、縦軸にはスイッチングレギュレ
ータの変換効率（η＝Pout／Pｉｎ）が示されている。
ここに示されているように、スイッチングレギュレータ
は重負荷時には高効率で動作するけれども、負荷電流の
減少にともなって急激に電圧変換効率が悪化している。
【０００７】特開平１１−３１２６公報には、直流入力
端子と直流出力端子との間にＰＷＭ型スイッチングレギ
ュレータ回路、及びシリーズレギュレータ回路の並列回
路を設け、この直流出力端子の電圧が所定電圧より高い
ときには、このＰＷＭ型スイッチングレギュレータ回路
を動作させるようにするとともに、この直流出力端子の
電圧が所定電圧以下のときは、ＰＷＭ型スイッチングレ
ギュレータ回路及びシリーズレギュレータ回路を同時に
動作させるようにした先行技術が記載されている。
端子と直流出力端子との間にＰＷＭ型スイッチングレギ
ュレータ回路、及びシリーズレギュレータ回路の並列回
路を設け、この直流出力端子の電圧が所定電圧より高い
ときには、このＰＷＭ型スイッチングレギュレータ回路
を動作させるようにするとともに、この直流出力端子の
電圧が所定電圧以下のときは、ＰＷＭ型スイッチングレ
ギュレータ回路及びシリーズレギュレータ回路を同時に
動作させるようにした先行技術が記載されている。
【０００８】この従来技術によれば、負荷電流が減少し
た場合でも、電圧変換効率をそれ程までに落とすことな
しに、レスポンスを改善することができる。また、図３
に示す半導体集積装置の出力端子ＯＵＴ側に外付けされ
るキャパシタンスＣ１の容量値を小さくできる利点があ
った。
た場合でも、電圧変換効率をそれ程までに落とすことな
しに、レスポンスを改善することができる。また、図３
に示す半導体集積装置の出力端子ＯＵＴ側に外付けされ
るキャパシタンスＣ１の容量値を小さくできる利点があ
った。
【０００９】また、電圧変換効率を改善する方法とし
て、ＰＷＭ型スイッチングレギュレータを軽負荷時には
パルス周波数変調（ＰＦＭ；Pulse Frequency Modulati
on）型の回路に切り替えるようにした半導体集積装置も
考えられている。
て、ＰＷＭ型スイッチングレギュレータを軽負荷時には
パルス周波数変調（ＰＦＭ；Pulse Frequency Modulati
on）型の回路に切り替えるようにした半導体集積装置も
考えられている。
【００１０】図５は、ＰＷＭ方式とＰＦＭ方式とを切り
替えた場合の、スイッチングレギュレータの電圧変換効
率の一例を示す特性図である。図４の特性図と比較すれ
ば明らかなように、負荷状態を検出することにより、出
力電流Ｉoutが１０ｍＡ乃至１００ｍＡの範囲でＰＷＭ
とＰＦＭとを切り替えて、電圧変換効率をさらに改善す
ることが可能である。
替えた場合の、スイッチングレギュレータの電圧変換効
率の一例を示す特性図である。図４の特性図と比較すれ
ば明らかなように、負荷状態を検出することにより、出
力電流Ｉoutが１０ｍＡ乃至１００ｍＡの範囲でＰＷＭ
とＰＦＭとを切り替えて、電圧変換効率をさらに改善す
ることが可能である。
【００１１】
【発明が解決しようとする課題】ところで、携帯電話機
のように動作モードを切り替えて使用するものでは、受
信状態では多くの演算を必要とするために消費電流が大
きくなり、待ち受け状態では殆ど動作しないので、消費
電流が少ない。
のように動作モードを切り替えて使用するものでは、受
信状態では多くの演算を必要とするために消費電流が大
きくなり、待ち受け状態では殆ど動作しないので、消費
電流が少ない。
【００１２】図６は、携帯電話機などに流れる負荷電流
の時間変化の一例を示す図である。一般の携帯機器の動
作モードでは、図６に示すように短時間（ｔ１）で重負
荷、残りの長時間（ｔ２）は軽負荷となるように設定さ
れていることが多い。これは、携帯電話機に限らず、携
帯機器の軽量化を図り、かつ電池寿命を長くするためで
ある。
の時間変化の一例を示す図である。一般の携帯機器の動
作モードでは、図６に示すように短時間（ｔ１）で重負
荷、残りの長時間（ｔ２）は軽負荷となるように設定さ
れていることが多い。これは、携帯電話機に限らず、携
帯機器の軽量化を図り、かつ電池寿命を長くするためで
ある。
【００１３】特に、携帯電話機においては、ｔ１／ｔ２
の比率は１：１０以上となる場合が多く、そのときの消
費電流の比率（ｉ１／ｉ２）に至っては、１：１００以
上の差があった。したがって、スイッチングレギュレー
タにＰＦＭへの切り替え機能を付加したとしても、ＰＷ
Ｍ制御時におけるトータル時間Ｔでの効率が極めて低く
なるという問題があった。
の比率は１：１０以上となる場合が多く、そのときの消
費電流の比率（ｉ１／ｉ２）に至っては、１：１００以
上の差があった。したがって、スイッチングレギュレー
タにＰＦＭへの切り替え機能を付加したとしても、ＰＷ
Ｍ制御時におけるトータル時間Ｔでの効率が極めて低く
なるという問題があった。
【００１４】また、軽負荷時にパルス周波数変調型（Ｐ
ＦＭ）方式に切り替えるためには、ＰＷＭ回路とＰＦＭ
回路の両方を備える必要があって、回路構成が複雑にな
るという問題もあった。
ＦＭ）方式に切り替えるためには、ＰＷＭ回路とＰＦＭ
回路の両方を備える必要があって、回路構成が複雑にな
るという問題もあった。
【００１５】この発明の目的は、負荷電流の変動幅や変
動時間幅の大きな携帯機器の直流電源として使用した場
合に、簡単な構成で高い電力効率が実現可能な半導体集
積装置を提供することにある。
動時間幅の大きな携帯機器の直流電源として使用した場
合に、簡単な構成で高い電力効率が実現可能な半導体集
積装置を提供することにある。
【００１６】
【課題を解決するための手段】上記目的を達成するため
に、スイッチングトランジスタを含むスイッチングレギ
ュレータ回路及びシリーズレギュレータ回路が並列接続
され、直流入力端子と直流出力端子との間で電源制御用
回路を構成する半導体集積装置が提供される。この半導
体集積装置は、前記直流出力端子に接続された負荷の状
態を予測する予測手段と、前記予測手段での予測結果に
応じて前記スイッチングレギュレータ回路と前記シリー
ズレギュレータ回路とを排他的にオンオフさせる切替え
手段とから構成される。
に、スイッチングトランジスタを含むスイッチングレギ
ュレータ回路及びシリーズレギュレータ回路が並列接続
され、直流入力端子と直流出力端子との間で電源制御用
回路を構成する半導体集積装置が提供される。この半導
体集積装置は、前記直流出力端子に接続された負荷の状
態を予測する予測手段と、前記予測手段での予測結果に
応じて前記スイッチングレギュレータ回路と前記シリー
ズレギュレータ回路とを排他的にオンオフさせる切替え
手段とから構成される。
【００１７】また、前記直流出力端子に接続された負荷
への出力電流をモニタする監視手段と、前記監視手段に
よりモニタされた電流値を所定の基準電流値と比較する
比較手段と、前記比較手段での比較結果に応じて前記ス
イッチングレギュレータ回路と前記シリーズレギュレー
タ回路とを排他的にオンオフさせる切替え手段とから構
成される半導体集積装置であってもよい。
への出力電流をモニタする監視手段と、前記監視手段に
よりモニタされた電流値を所定の基準電流値と比較する
比較手段と、前記比較手段での比較結果に応じて前記ス
イッチングレギュレータ回路と前記シリーズレギュレー
タ回路とを排他的にオンオフさせる切替え手段とから構
成される半導体集積装置であってもよい。
【００１８】この発明では、重負荷時に変換効率の良い
スイッチングレギュレータを用い、軽負荷時には低消費
電流型のシリーズレギュレータを用いることで、電源制
御用回路を構成する半導体集積装置のトータルとしての
電力効率を高めることができる。
スイッチングレギュレータを用い、軽負荷時には低消費
電流型のシリーズレギュレータを用いることで、電源制
御用回路を構成する半導体集積装置のトータルとしての
電力効率を高めることができる。
【００１９】
【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を参照して説明する。 （第一の実施の形態）図１は、この発明の実施形態１で
ある半導体集積装置の構成を示す回路図である。図１に
おいて、ＩＮは直流電源から直流電圧、例えばＶdd＝＋
４Ｖが供給される電源入力端子を示しており、ＯＵＴは
一定の直流電圧、例えばVout＝３．３Ｖが出力可能な出
力端子を示している。
いて、図面を参照して説明する。 （第一の実施の形態）図１は、この発明の実施形態１で
ある半導体集積装置の構成を示す回路図である。図１に
おいて、ＩＮは直流電源から直流電圧、例えばＶdd＝＋
４Ｖが供給される電源入力端子を示しており、ＯＵＴは
一定の直流電圧、例えばVout＝３．３Ｖが出力可能な出
力端子を示している。
【００２０】実施形態１において、直流入力端子ＩＮと
出力端子ＯＵＴとの間には、スイッチングレギュレータ
１０及びシリーズレギュレータ２０の並列回路が設けら
れている。これらスイッチングレギュレータ１０とシリ
ーズレギュレータ２０は、３入力２出力１チップ構成の
電源制御用回路であり、以下に説明するように、それぞ
れ電源入力端子ＩＮ、及び出力端子ＯＵＴを共通とした
半導体集積装置を構成する。
出力端子ＯＵＴとの間には、スイッチングレギュレータ
１０及びシリーズレギュレータ２０の並列回路が設けら
れている。これらスイッチングレギュレータ１０とシリ
ーズレギュレータ２０は、３入力２出力１チップ構成の
電源制御用回路であり、以下に説明するように、それぞ
れ電源入力端子ＩＮ、及び出力端子ＯＵＴを共通とした
半導体集積装置を構成する。
【００２１】上記スイッチングレギュレータ１０の構成
は、一般的なＰＷＭ制御タイプのものとして、すでに図
３において説明した従来装置と同様に、三角波発振器１
１、エラーアンプ１２、ＰＷＭコンパレータ１３、ドラ
イバ１４、スイッチングＭＯＳＦＥＴＱ１，Ｑ２などか
ら構成されている。このスイッチングレギュレータ１０
は出力端子ＯＵＴ１を備えるとともに、この出力端子Ｏ
ＵＴ１にインダクタンスＬ１、キャパシタンスＣ１から
なる平滑回路が接続され、出力端子ＯＵＴを構成する。
は、一般的なＰＷＭ制御タイプのものとして、すでに図
３において説明した従来装置と同様に、三角波発振器１
１、エラーアンプ１２、ＰＷＭコンパレータ１３、ドラ
イバ１４、スイッチングＭＯＳＦＥＴＱ１，Ｑ２などか
ら構成されている。このスイッチングレギュレータ１０
は出力端子ＯＵＴ１を備えるとともに、この出力端子Ｏ
ＵＴ１にインダクタンスＬ１、キャパシタンスＣ１から
なる平滑回路が接続され、出力端子ＯＵＴを構成する。
【００２２】また、スイッチングレギュレータ１０はイ
ネーブル（ＥＮＡＢＬＥ）端子ＥＴ１を備えるととも
に、このイネーブル端子ＥＴ１にイネーブル信号が供給
された場合、スイッチングレギュレータ１０の出力端子
ＯＵＴ１からの出力を禁止するように構成されている。
ネーブル（ＥＮＡＢＬＥ）端子ＥＴ１を備えるととも
に、このイネーブル端子ＥＴ１にイネーブル信号が供給
された場合、スイッチングレギュレータ１０の出力端子
ＯＵＴ１からの出力を禁止するように構成されている。
【００２３】一方、シリーズレギュレータ２０は、エラ
ーアンプ２１、制御用ＭＯＳＦＥＴＱ３などから構成さ
れるとともに、出力端子ＯＵＴ１とは別に、第２の出力
端子ＯＵＴ２を備えている。このシリーズレギュレータ
２０では、制御用ＭＯＳＦＥＴＱ３のソース電極が入力
端子ＩＮに接続され、制御用ＭＯＳＦＥＴＱ３のドレイ
ン電極が出力端子ＯＵＴ２を介して出力端子ＯＵＴに接
続されている。また、出力端子ＯＵＴ２と出力端子ＯＵ
Ｔとの接続点は、抵抗Ｒ１及びＲ２の直列回路を介して
接地され、これらの抵抗Ｒ１，Ｒ２の接続点がエラーア
ンプ２１の反転入力端子（−）に接続されるとともに、
このエラーアンプ２１の非反転入力端子（＋）は参照電
圧Ｖrefを有する基準電源Ｅ２を介して接地されてい
る。
ーアンプ２１、制御用ＭＯＳＦＥＴＱ３などから構成さ
れるとともに、出力端子ＯＵＴ１とは別に、第２の出力
端子ＯＵＴ２を備えている。このシリーズレギュレータ
２０では、制御用ＭＯＳＦＥＴＱ３のソース電極が入力
端子ＩＮに接続され、制御用ＭＯＳＦＥＴＱ３のドレイ
ン電極が出力端子ＯＵＴ２を介して出力端子ＯＵＴに接
続されている。また、出力端子ＯＵＴ２と出力端子ＯＵ
Ｔとの接続点は、抵抗Ｒ１及びＲ２の直列回路を介して
接地され、これらの抵抗Ｒ１，Ｒ２の接続点がエラーア
ンプ２１の反転入力端子（−）に接続されるとともに、
このエラーアンプ２１の非反転入力端子（＋）は参照電
圧Ｖrefを有する基準電源Ｅ２を介して接地されてい
る。
【００２４】さらに、シリーズレギュレータ２０はイネ
ーブル（ＥＮＡＢＬＥ）端子ＥＴ２を備えるとともに、
このイネーブル端子ＥＴ２に供給されるイネーブル信号
に応じて第２の出力端子ＯＵＴ２からの出力を禁止する
ように構成されている。
ーブル（ＥＮＡＢＬＥ）端子ＥＴ２を備えるとともに、
このイネーブル端子ＥＴ２に供給されるイネーブル信号
に応じて第２の出力端子ＯＵＴ２からの出力を禁止する
ように構成されている。
【００２５】ここでは、シリーズレギュレータ２０の電
圧検出用の抵抗Ｒ１，Ｒ２は、スイッチングレギュレー
タ１０との間で共用となっており、また、図１では別構
成として示されている基準電源Ｅ２についても、同様の
参照電圧Ｖrefを供給している基準電源Ｅ１と共用可能
である。
圧検出用の抵抗Ｒ１，Ｒ２は、スイッチングレギュレー
タ１０との間で共用となっており、また、図１では別構
成として示されている基準電源Ｅ２についても、同様の
参照電圧Ｖrefを供給している基準電源Ｅ１と共用可能
である。
【００２６】図１には、上記スイッチングレギュレータ
１０、シリーズレギュレータ２０とともに、これらを排
他的にオンオフさせる切替え手段である信号反転用のイ
ンバータ３０と、出力端子ＯＵＴに接続された負荷の状
態を予測する予測手段であるＣＰＵ４０とが示されてい
る。
１０、シリーズレギュレータ２０とともに、これらを排
他的にオンオフさせる切替え手段である信号反転用のイ
ンバータ３０と、出力端子ＯＵＴに接続された負荷の状
態を予測する予測手段であるＣＰＵ４０とが示されてい
る。
【００２７】スイッチングレギュレータ１０のイネーブ
ル端子ＥＴ１はＣＰＵ４０と接続され、このＣＰＵ４０
から負荷状態の予測に基づいたイネーブル信号が直接に
入力される。また、シリーズレギュレータ２０のイネー
ブル端子ＥＴ２には、インバータ３０を介してＣＰＵ４
０と接続され、ＣＰＵ４０からのイネーブル信号がイン
バータ３０により反転されて入力されるように構成され
ている。
ル端子ＥＴ１はＣＰＵ４０と接続され、このＣＰＵ４０
から負荷状態の予測に基づいたイネーブル信号が直接に
入力される。また、シリーズレギュレータ２０のイネー
ブル端子ＥＴ２には、インバータ３０を介してＣＰＵ４
０と接続され、ＣＰＵ４０からのイネーブル信号がイン
バータ３０により反転されて入力されるように構成され
ている。
【００２８】つぎに、上記構成の半導体集積装置の動作
を説明する。スイッチングレギュレータ１０は、ＰＷＭ
コンパレータ１３の出力側に得られるパルス幅変調され
た所定周期の制御信号が、ドライバ１４を介してスイッ
チングＭＯＳＦＥＴＱ１，Ｑ２の各ゲート電極に供給さ
れ、所定のタイミングで交互にオンオフする。この結
果、スイッチングレギュレータ１０の出力端子ＯＵＴ１
に得られる電圧は、インダクタンスＬ１、キャパシタン
スＣ１からなる平滑回路によって所定の直流電圧Voutに
変換され、出力端子ＯＵＴに所定電圧、例えば３．３Ｖ
の直流電圧を得ることができる。
を説明する。スイッチングレギュレータ１０は、ＰＷＭ
コンパレータ１３の出力側に得られるパルス幅変調され
た所定周期の制御信号が、ドライバ１４を介してスイッ
チングＭＯＳＦＥＴＱ１，Ｑ２の各ゲート電極に供給さ
れ、所定のタイミングで交互にオンオフする。この結
果、スイッチングレギュレータ１０の出力端子ＯＵＴ１
に得られる電圧は、インダクタンスＬ１、キャパシタン
スＣ１からなる平滑回路によって所定の直流電圧Voutに
変換され、出力端子ＯＵＴに所定電圧、例えば３．３Ｖ
の直流電圧を得ることができる。
【００２９】シリーズレギュレータ２０では、通常は制
御用ＭＯＳＦＥＴＱ３がオフ状態になっている。しか
し、出力端子ＯＵＴの電圧が所定電圧以下になったとき
制御用ＭＯＳＦＥＴＱ３が導通して、出力端子ＯＵＴ２
からバイアス電流が流れ、出力端子ＯＵＴに接続された
負荷に所定電圧が印加される。
御用ＭＯＳＦＥＴＱ３がオフ状態になっている。しか
し、出力端子ＯＵＴの電圧が所定電圧以下になったとき
制御用ＭＯＳＦＥＴＱ３が導通して、出力端子ＯＵＴ２
からバイアス電流が流れ、出力端子ＯＵＴに接続された
負荷に所定電圧が印加される。
【００３０】ＣＰＵ４０では、出力端子ＯＵＴに接続さ
れた負荷の状態を予測し、この負荷状態に応じてイネー
ブル端子ＥＴ１，ＥＴ２のいずれかに対してイネーブル
信号を入力し、スイッチングレギュレータ１０とシリー
ズレギュレータ２０のどちらかを選択的に動作させてい
る。
れた負荷の状態を予測し、この負荷状態に応じてイネー
ブル端子ＥＴ１，ＥＴ２のいずれかに対してイネーブル
信号を入力し、スイッチングレギュレータ１０とシリー
ズレギュレータ２０のどちらかを選択的に動作させてい
る。
【００３１】上記半導体集積装置を、例えば携帯電話機
の直流電源として使用した場合に、負荷としてＤＳＰを
接続することが考えられる。ＤＳＰは、受信状態では多
くの演算を実行することになるから消費電流が多くな
り、待ち受け状態では殆ど動作しないから、消費電流が
少なくなることが知られている。したがって、上述した
実施形態１の半導体集積装置では、負荷となるＤＳＰの
動作を着信から一連の動作完了に至るまでＣＰＵ４０に
よって監視することで、スイッチングレギュレータ１０
とシリーズレギュレータ２０とを排他的にオンオフさせ
るのである。
の直流電源として使用した場合に、負荷としてＤＳＰを
接続することが考えられる。ＤＳＰは、受信状態では多
くの演算を実行することになるから消費電流が多くな
り、待ち受け状態では殆ど動作しないから、消費電流が
少なくなることが知られている。したがって、上述した
実施形態１の半導体集積装置では、負荷となるＤＳＰの
動作を着信から一連の動作完了に至るまでＣＰＵ４０に
よって監視することで、スイッチングレギュレータ１０
とシリーズレギュレータ２０とを排他的にオンオフさせ
るのである。
【００３２】つぎに、上記構成の半導体集積装置の変換
効率について説明する。いま、半導体集積装置のスイッ
チングレギュレータ１０における電圧変換効率が図５に
示すような特性を有していて、シリーズレギュレータ２
０における消費電力が０．０５ｍＷであったとする。
効率について説明する。いま、半導体集積装置のスイッ
チングレギュレータ１０における電圧変換効率が図５に
示すような特性を有していて、シリーズレギュレータ２
０における消費電力が０．０５ｍＷであったとする。
【００３３】図５の場合に示すように、半導体集積装置
の入力電圧Ｖｉｎが４．０Ｖのときで比較すると、出力
電流Ｉoutが１０ｍＡのときの効率は７０％である。そ
こで、出力電圧Ｖoutとして３．３Ｖを得るためには、
入力電力は４７ｍＷ（＝３．３Ｖ×１０ｍＡ÷０．７）
となる。したがって、スイッチングレギュレータ１０に
おける電力損失は１４ｍＷ（＝４７−３３）となる。
の入力電圧Ｖｉｎが４．０Ｖのときで比較すると、出力
電流Ｉoutが１０ｍＡのときの効率は７０％である。そ
こで、出力電圧Ｖoutとして３．３Ｖを得るためには、
入力電力は４７ｍＷ（＝３．３Ｖ×１０ｍＡ÷０．７）
となる。したがって、スイッチングレギュレータ１０に
おける電力損失は１４ｍＷ（＝４７−３３）となる。
【００３４】一方、シリーズレギュレータ２０を動作さ
せたときの効率については、以下のようになる。すなわ
ち、シリーズレギュレータ２０のエラーアンプ２１での
消費電流が０．０５ｍＡであるとした場合、同じ入力電
圧Ｖｉｎ＝４．０Ｖをシリーズレギュレータ２０に入力
して、出力電圧Ｖout＝３．３Ｖを得るためには、そこ
での電力損失は（４Ｖ−３．３Ｖ）×１０ｍＡ＋４Ｖ×
０．０５ｍＡと計算できることから、７．２ｍＷとな
る。
せたときの効率については、以下のようになる。すなわ
ち、シリーズレギュレータ２０のエラーアンプ２１での
消費電流が０．０５ｍＡであるとした場合、同じ入力電
圧Ｖｉｎ＝４．０Ｖをシリーズレギュレータ２０に入力
して、出力電圧Ｖout＝３．３Ｖを得るためには、そこ
での電力損失は（４Ｖ−３．３Ｖ）×１０ｍＡ＋４Ｖ×
０．０５ｍＡと計算できることから、７．２ｍＷとな
る。
【００３５】そこで、半導体集積装置のスイッチングレ
ギュレータ１０とシリーズレギュレータ２０とを、負荷
電流の時間変化に応じて排他的にオンオフさせることが
できれば、軽負荷の場合にシリーズレギュレータ２０を
動作させて、重負荷ではスイッチングレギュレータ１０
を動作させることによって、１４ｍＷと７．２ｍＷとの
差（＝６．８ｍＷ）に相当する分だけ電力消費を少なく
することができる。したがって、図６のような動作状態
の携帯電話機に利用する半導体集積装置であれば、待ち
受け時間であるｔ２時間にわたって６．８ｍＷの電力消
費が節約されるのであり、軽負荷時に低消費電流型のシ
リーズレギュレータ２０を用いる効果は、極めて大き
い。 （第二の実施の形態）以下に説明する実施形態２では、
負荷のアプリケーションによってはＣＰＵによる負荷電
流の変動が予測できない場合を想定している。
ギュレータ１０とシリーズレギュレータ２０とを、負荷
電流の時間変化に応じて排他的にオンオフさせることが
できれば、軽負荷の場合にシリーズレギュレータ２０を
動作させて、重負荷ではスイッチングレギュレータ１０
を動作させることによって、１４ｍＷと７．２ｍＷとの
差（＝６．８ｍＷ）に相当する分だけ電力消費を少なく
することができる。したがって、図６のような動作状態
の携帯電話機に利用する半導体集積装置であれば、待ち
受け時間であるｔ２時間にわたって６．８ｍＷの電力消
費が節約されるのであり、軽負荷時に低消費電流型のシ
リーズレギュレータ２０を用いる効果は、極めて大き
い。 （第二の実施の形態）以下に説明する実施形態２では、
負荷のアプリケーションによってはＣＰＵによる負荷電
流の変動が予測できない場合を想定している。
【００３６】図２は、実施形態２の半導体集積装置を示
す回路図である。図２において、電流検出／コンパレー
タ３１は直流出力端子に流れる出力電流をモニタし、モ
ニタされた電流値を基準値と比較する手段であり、イン
バータ３２はスイッチングレギュレータ１０とシリーズ
レギュレータ２０とを排他的にオンオフさせる切替え手
段である。
す回路図である。図２において、電流検出／コンパレー
タ３１は直流出力端子に流れる出力電流をモニタし、モ
ニタされた電流値を基準値と比較する手段であり、イン
バータ３２はスイッチングレギュレータ１０とシリーズ
レギュレータ２０とを排他的にオンオフさせる切替え手
段である。
【００３７】この実施形態２では、出力端子ＯＵＴの直
前に負荷状態を検出するための抵抗Ｒ３を直列に配置し
て、そこを流れる電流を検出している。電流検出／コン
パレータ３１では基準電流値と比較して、イネーブル信
号を出力するようにしている。実施形態２のその他の構
成は実施形態１のものと同じであり、詳細な説明は省略
する。
前に負荷状態を検出するための抵抗Ｒ３を直列に配置し
て、そこを流れる電流を検出している。電流検出／コン
パレータ３１では基準電流値と比較して、イネーブル信
号を出力するようにしている。実施形態２のその他の構
成は実施形態１のものと同じであり、詳細な説明は省略
する。
【００３８】実施形態２の半導体集積装置によれば、実
施形態１のようにＣＰＵ４０によって負荷の状態を予測
することができない場合であっても、スイッチングレギ
ュレータ１０とシリーズレギュレータ２０とを負荷電流
に応じて排他的に切り替えて動作させようとするもので
ある。したがって、軽負荷時に低消費電流型のシリーズ
レギュレータを用いることが可能であって、高い電力効
率が実現可能な半導体集積装置となる。
施形態１のようにＣＰＵ４０によって負荷の状態を予測
することができない場合であっても、スイッチングレギ
ュレータ１０とシリーズレギュレータ２０とを負荷電流
に応じて排他的に切り替えて動作させようとするもので
ある。したがって、軽負荷時に低消費電流型のシリーズ
レギュレータを用いることが可能であって、高い電力効
率が実現可能な半導体集積装置となる。
【００３９】
【発明の効果】以上に説明したように、この発明によれ
ば、直流入力端子と直流出力端子との間で、スイッチン
グトランジスタを含むスイッチングレギュレータ回路及
びシリーズレギュレータ回路が並列接続された電源制御
用回路として、高い電力効率が実現可能な半導体集積装
置を提供できる。
ば、直流入力端子と直流出力端子との間で、スイッチン
グトランジスタを含むスイッチングレギュレータ回路及
びシリーズレギュレータ回路が並列接続された電源制御
用回路として、高い電力効率が実現可能な半導体集積装
置を提供できる。
【図１】この発明の実施形態１である半導体集積装置の
構成を示す回路図である。
構成を示す回路図である。
【図２】実施形態２の半導体集積装置を示す回路図であ
る。
る。
【図３】一般的なパルス幅変調型スイッチングレギュレ
ータの構成を示す回路図である。
ータの構成を示す回路図である。
【図４】図３に示すスイッチングレギュレータの電圧変
換効率の一例を示す特性図である。
換効率の一例を示す特性図である。
【図５】ＰＷＭ方式とＰＦＭ方式とを切り替えた場合
の、電圧変換効率の一例を示す特性図である。
の、電圧変換効率の一例を示す特性図である。
【図６】携帯電話機における負荷電流の時間変化の一例
を示す図である。
を示す図である。
１０…スイッチングレギュレータ
１１…三角波発振器
１２…エラーアンプ
１３…ＰＷＭコンパレータ
１４…ドライバ
２０…シリーズレギュレータ
２１…エラーアンプ
３０…インバータ
３１…電流検出／コンパレータ
３２…インバータ
４０…ＣＰＵ
Q１，Q２…スイッチングＭＯＳＦＥＴ
Ｌ１…インダクタンス
Ｃ１…キャパシタンス
ＥＴ１，ＥＴ２…イネーブル端子
Claims (4)
- 【請求項１】 スイッチングトランジスタを含むスイッ
チングレギュレータ回路及びシリーズレギュレータ回路
が並列接続され、直流入力端子と直流出力端子との間で
電源制御用回路を構成する半導体集積装置において、 前記直流出力端子に接続された負荷の状態を予測する予
測手段と、 前記予測手段での予測結果に応じて前記スイッチングレ
ギュレータ回路と前記シリーズレギュレータ回路とを排
他的にオンオフさせる切替え手段と、 を備えることを特徴とする半導体集積装置。 - 【請求項２】 前記スイッチングレギュレータ回路は、
パルス幅変調型スイッチングレギュレータ回路であるこ
とを特徴とする請求項１記載の半導体集積装置。 - 【請求項３】 スイッチングトランジスタを含むスイッ
チングレギュレータ回路及びシリーズレギュレータ回路
が並列接続され、直流入力端子と直流出力端子との間で
電源制御用回路を構成する半導体集積装置において、 前記直流出力端子に接続された負荷への出力電流をモニ
タする監視手段と、前記監視手段によりモニタされた電
流値を所定の基準電流値と比較する比較手段と、前記比
較手段での比較結果に応じて前記スイッチングレギュレ
ータ回路と前記シリーズレギュレータ回路とを排他的に
オンオフさせる切替え手段と、 を備えることを特徴とする半導体集積装置。 - 【請求項４】 前記スイッチングレギュレータ回路は、
パルス幅変調型スイッチングレギュレータ回路であるこ
とを特徴とする請求項３記載の半導体集積装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002018097A JP2003216254A (ja) | 2002-01-28 | 2002-01-28 | 半導体集積装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002018097A JP2003216254A (ja) | 2002-01-28 | 2002-01-28 | 半導体集積装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003216254A true JP2003216254A (ja) | 2003-07-31 |
Family
ID=27653568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002018097A Pending JP2003216254A (ja) | 2002-01-28 | 2002-01-28 | 半導体集積装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003216254A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006331080A (ja) * | 2005-05-26 | 2006-12-07 | Fuji Electric Device Technology Co Ltd | 電源回路 |
| JP2007011425A (ja) * | 2005-06-28 | 2007-01-18 | Hoya Corp | レギュレータ回路 |
| CN100452629C (zh) * | 2005-04-21 | 2009-01-14 | 株式会社理光 | 恒压电路,设有该电路的半导体装置及恒压电路控制方法 |
| JP2015116122A (ja) * | 2013-12-13 | 2015-06-22 | マイクロナス ゲー・エム・ベー・ハー | 電圧レギュレータおよびスイッチングレギュレータとしての第１モードとリニアレギュレータとしての第２モードとの間で当該電圧レギュレータを切り換える方法 |
| JP2021078288A (ja) * | 2019-11-12 | 2021-05-20 | 日本アビオニクス株式会社 | 直流電圧変換回路、その駆動制御方法及び駆動制御プログラム |
-
2002
- 2002-01-28 JP JP2002018097A patent/JP2003216254A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100452629C (zh) * | 2005-04-21 | 2009-01-14 | 株式会社理光 | 恒压电路,设有该电路的半导体装置及恒压电路控制方法 |
| JP2006331080A (ja) * | 2005-05-26 | 2006-12-07 | Fuji Electric Device Technology Co Ltd | 電源回路 |
| JP2007011425A (ja) * | 2005-06-28 | 2007-01-18 | Hoya Corp | レギュレータ回路 |
| JP2015116122A (ja) * | 2013-12-13 | 2015-06-22 | マイクロナス ゲー・エム・ベー・ハー | 電圧レギュレータおよびスイッチングレギュレータとしての第１モードとリニアレギュレータとしての第２モードとの間で当該電圧レギュレータを切り換える方法 |
| US9335773B2 (en) | 2013-12-13 | 2016-05-10 | Micronas Gmbh | Voltage regulator |
| JP2021078288A (ja) * | 2019-11-12 | 2021-05-20 | 日本アビオニクス株式会社 | 直流電圧変換回路、その駆動制御方法及び駆動制御プログラム |
| JP7379103B2 (ja) | 2019-11-12 | 2023-11-14 | 日本アビオニクス株式会社 | 直流電圧変換回路、その駆動制御方法及び駆動制御プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8111051B2 (en) | Step-down switching regulator | |
| US7098632B2 (en) | Controller in a voltage mode buck converter for implementing a mode-switch function and an over-current protection by a multifunction pin and method thereof | |
| JP4671275B2 (ja) | 電源制御装置、電源用電子部品及び電源装置 | |
| US8000117B2 (en) | Buck boost function based on a capacitor bootstrap input buck converter | |
| US7629778B2 (en) | Voltage converter | |
| US7522432B2 (en) | Switching regulator and control circuit and method used therein | |
| TWI414136B (zh) | Control circuit, power supply unit and electronic equipment | |
| US8278783B2 (en) | Power supply apparatus | |
| US7262588B2 (en) | Method and apparatus for power supply controlling capable of effectively controlling switching operations | |
| JP4106979B2 (ja) | 電子装置 | |
| US6597158B2 (en) | Adjustable current consumption power supply apparatus | |
| US7884590B2 (en) | Voltage converter | |
| JP3335587B2 (ja) | Ｄｃ−ｄｃコンバータ回路 | |
| US7791327B2 (en) | Voltage converter | |
| US20070159151A1 (en) | Switching regulator and method for switching output voltage thereof | |
| KR20080039874A (ko) | 강압형 스위칭 레귤레이터 및 그 제어 회로 및 그를 이용한전자 기기 | |
| JP2005086931A (ja) | スイッチング電源装置とそれに用いられる半導体集積回路 | |
| JP2010136510A (ja) | 降圧型スイッチングレギュレータ | |
| US7928758B2 (en) | Transistor gate driving circuit with power saving of power converter | |
| JP2007116834A (ja) | マルチフェーズ型ｄｃ／ｄｃコンバータ回路 | |
| KR20230161969A (ko) | 적응형 조합 전력 공급 장치 회로에서 벅 컨버터 모드와 충전 펌프 모드 사이의 전류-기반 트랜지션들 | |
| JP4548100B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP5839863B2 (ja) | 降圧スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 | |
| US7135844B2 (en) | Control circuit for DC/DC converter | |
| US20240055992A1 (en) | Three-level buck converter configurable for two-level buck converter mode operation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
| RD02 | Notification of acceptance of power of attorney |
Effective date: 20040205 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
| RD04 | Notification of resignation of power of attorney |
Effective date: 20040209 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040611 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
| A02 | Decision of refusal |
Effective date: 20060711 Free format text: JAPANESE INTERMEDIATE CODE: A02 |