JP2007036181A - 半導体素子の形成方法 - Google Patents
半導体素子の形成方法 Download PDFInfo
- Publication number
- JP2007036181A JP2007036181A JP2006007431A JP2006007431A JP2007036181A JP 2007036181 A JP2007036181 A JP 2007036181A JP 2006007431 A JP2006007431 A JP 2006007431A JP 2006007431 A JP2006007431 A JP 2006007431A JP 2007036181 A JP2007036181 A JP 2007036181A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- region
- layer
- pattern
- peripheral circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 74
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 230000002093 peripheral effect Effects 0.000 claims abstract description 41
- 239000003990 capacitor Substances 0.000 claims abstract description 31
- 239000005368 silicate glass Substances 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 126
- 150000004767 nitrides Chemical class 0.000 claims description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 35
- 229920005591 polysilicon Polymers 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 26
- 230000004888 barrier function Effects 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000011229 interlayer Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 229910052718 tin Inorganic materials 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
- 238000003698 laser cutting Methods 0.000 abstract description 5
- 230000003647 oxidation Effects 0.000 abstract description 5
- 238000007254 oxidation reaction Methods 0.000 abstract description 5
- 238000007796 conventional method Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】半導体素子の形成方法において、レーザカッティングが行われた領域内でプレート電極層の酸化を防止して素子特性、及び信頼性を向上させる。
【解決手段】本発明は、キャパシタ領域形成工程でＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）層を用いて周辺回路領域にハードマスク層を残留するようにし、後続の工程で周辺回路領域のプレート電極層を除去することによりヒューズ形成した後、レーザカッティングが行われた領域内でプレート電極層の酸化を防止する。
【選択図】図４
【解決手段】本発明は、キャパシタ領域形成工程でＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）層を用いて周辺回路領域にハードマスク層を残留するようにし、後続の工程で周辺回路領域のプレート電極層を除去することによりヒューズ形成した後、レーザカッティングが行われた領域内でプレート電極層の酸化を防止する。
【選択図】図４
Description
本発明は半導体素子の形成方法に関し、特にキャパシタ領域形成工程でＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）層を用いて周辺回路領域にハードマスク層を残留するようにし、後続の工程で周辺回路領域のプレート電極層を除去することによりヒューズ形成した後、レーザカッティングが行われた領域内でプレート電極層の酸化を防止して素子特性、及び信頼性を向上させる半導体素子の形成方法に関するものである。
図１ａ〜図１ｄは、従来の技術に係る半導体素子の形成方法を示した断面図である。
図１ａに示されているように、格納電極コンタクトプラグ１３及び第1の層間絶縁膜１５のような下部構造が備えられた半導体基板１０の全体表面にバリア窒化膜１７を形成した後、第１の酸化膜２０及び窒化膜（図示省略）をバリア窒化膜１７の上部に順次積層させる。次は、キャパシタマスクをエッチングマスクにセル領域１０００ａの窒化膜をエッチングしてキャパシタ予定領域の第1の酸化膜２０を露出させる窒化膜パターン３５を形成する。
図１ａに示されているように、格納電極コンタクトプラグ１３及び第1の層間絶縁膜１５のような下部構造が備えられた半導体基板１０の全体表面にバリア窒化膜１７を形成した後、第１の酸化膜２０及び窒化膜（図示省略）をバリア窒化膜１７の上部に順次積層させる。次は、キャパシタマスクをエッチングマスクにセル領域１０００ａの窒化膜をエッチングしてキャパシタ予定領域の第1の酸化膜２０を露出させる窒化膜パターン３５を形成する。
図１ｂに示されているように、窒化膜パターン３５をエッチングマスクに第1の酸化膜２０をエッチングしてキャパシタ領域を定義する第１の酸化膜パターン２５を形成する。
図１ｃに示されているように、キャパシタ領域で露出されたバリア窒化膜１７をエッチングして下部構造を露出した後、前記構造物の全体表面に下部電極層６０を形成する。次は、全体表面にキャパシタ領域を埋め込む第２の酸化膜６５を形成した後、第１の酸化膜パターン２５が露出されるまでＣＭＰ工程を行い窒化膜パターン３５を除去する。
図１ｄに示されているように、第２の酸化膜６５を除去して下部電極層６０を露出した後、全体表面に誘電層７０及びプレート電極層８０を順次形成する。次は、前記構造物の全体表面にキャパシタ領域を埋め込む平坦化されたポリシリコン層９０を形成する。その後、セル領域１０００ａに隣接した周辺回路領域１０００ｂで所定領域のポリシリコン層９０、プレート電極層８０、及び誘電層７０をエッチングして第１の酸化膜パターン２５を露出する。
図２は、従来半導体素子の製造方法に係る切断されたヒューズパターンを示す断面図である。
図２に示されているように、前記従来半導体素子の製造方法に係る周辺回路領域１０００ｂでヒューズパターン（図示省略）を形成する。リペアヒューズに使用するヒューズパターンで金属配線９３を形成する。ここで、半導体素子に対するテスト工程のあいだ不良回路が発見されるとき、不良回路が動作することを防止するため不良回路に対応するヒューズパターンをレーザでカッティングする。しかし、従来半導体素子の製造方法に従えば、ヒューズパターンはＴｉＮ、Ｗ及びＣｕのような金属物質でなるプレート電極層８０を含む。カッティングされたヒューズパターンの場合、露出されたプレート電極層８０が酸化され正常的な回路でも半導体素子の電気的特性が劣化する。
図２に示されているように、前記従来半導体素子の製造方法に係る周辺回路領域１０００ｂでヒューズパターン（図示省略）を形成する。リペアヒューズに使用するヒューズパターンで金属配線９３を形成する。ここで、半導体素子に対するテスト工程のあいだ不良回路が発見されるとき、不良回路が動作することを防止するため不良回路に対応するヒューズパターンをレーザでカッティングする。しかし、従来半導体素子の製造方法に従えば、ヒューズパターンはＴｉＮ、Ｗ及びＣｕのような金属物質でなるプレート電極層８０を含む。カッティングされたヒューズパターンの場合、露出されたプレート電極層８０が酸化され正常的な回路でも半導体素子の電気的特性が劣化する。
このような問題を防止するため、金属配線９３と除去されるヒューズパターン領域との間に酸化防止用金属配線９７をさらに形成し、プレート電極層８０の酸化がヒューズ用金属配線９３まで進行されないようにする方法を用いる。しかし、このためには追加的な工程段階が必要であり、半導体素子の生産歩留りを低下させる原因となる。
本発明は前記のような問題点を解決するためのものであり、キャパシタ領域を形成するパターニング工程でＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）層を用い周辺回路領域にハードマスク層及び第1のポリシリコン層が残留するようにし、後続の工程で周辺回路領域のプレート電極層を除去することにより、ヒューズ形成した後レーザカッティングが行われた領域内でプレート電極層が酸化し、半導体素子の特性を低下させる問題を源泉的に防止することのできる半導体素子の形成方法を提供することをその目的とする。
本発明に係る半導体素子の形成方法は、
（ａ）下部構造を備え半導体基板のセル領域と周辺回路領域に第1の酸化膜、窒化膜及び絶縁膜パターンを順次形成するが、絶縁膜パターンはキャパシタ領域を定義する第１のポリシリコン層パターンとハードマスク層パターンの積層構造で形成する段階と、（ｂ）構造物の全体表面にＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）層を形成するが、ＵＳＧ層がセル領域より周辺回路領域により厚く形成される段階と、（ｃ）セル領域のＵＳＧ層を選択的に除去してキャパシタ予定領域内の窒化膜を露出する段階と、（ｄ）セル領域でハードマスク層パターンを除去し、露出された窒化膜を除去してキャパシタ領域の第１の酸化膜を露出する段階と、（ｅ）周辺回路領域でＵＳＧ層を除去した後、露出した第１の酸化膜を選択的に除去してキャパシタ領域の下部構造を露出する段階と、（ｆ）セル領域で第１のポリシリコン層パターンと残余の窒化膜を除去する段階と、（ｇ）周辺回路領域でハードマスク層パターンを除去した後、キャパシタ領域の表面に下部電極層を形成する段階と、（ｈ）構造物の全体表面に誘電層、プレート電極層及びキャパシタ領域を埋め込む平坦化された第２の酸化膜を順次形成する段階と、（ｉ）第２酸化膜、プレート電極層及び誘電層を平坦化エッチングして周辺回路領域で第1ポリシリコン層パターンを露出する段階と、（ｊ）第２の酸化膜を除去した後、構造物の全体表面にキャパシタ領域を埋め込む平坦化された第２のポリシリコン層を形成する段階と、（ｋ）セル領域に隣接した周辺回路領域でヒューズ形成マスクを用いて第２のポリシリコン層、第1のポリシリコン層パターン及び窒化膜をパターニングしてヒューズパターンを形成する段階とを含むことを特徴とする。
（ａ）下部構造を備え半導体基板のセル領域と周辺回路領域に第1の酸化膜、窒化膜及び絶縁膜パターンを順次形成するが、絶縁膜パターンはキャパシタ領域を定義する第１のポリシリコン層パターンとハードマスク層パターンの積層構造で形成する段階と、（ｂ）構造物の全体表面にＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）層を形成するが、ＵＳＧ層がセル領域より周辺回路領域により厚く形成される段階と、（ｃ）セル領域のＵＳＧ層を選択的に除去してキャパシタ予定領域内の窒化膜を露出する段階と、（ｄ）セル領域でハードマスク層パターンを除去し、露出された窒化膜を除去してキャパシタ領域の第１の酸化膜を露出する段階と、（ｅ）周辺回路領域でＵＳＧ層を除去した後、露出した第１の酸化膜を選択的に除去してキャパシタ領域の下部構造を露出する段階と、（ｆ）セル領域で第１のポリシリコン層パターンと残余の窒化膜を除去する段階と、（ｇ）周辺回路領域でハードマスク層パターンを除去した後、キャパシタ領域の表面に下部電極層を形成する段階と、（ｈ）構造物の全体表面に誘電層、プレート電極層及びキャパシタ領域を埋め込む平坦化された第２の酸化膜を順次形成する段階と、（ｉ）第２酸化膜、プレート電極層及び誘電層を平坦化エッチングして周辺回路領域で第1ポリシリコン層パターンを露出する段階と、（ｊ）第２の酸化膜を除去した後、構造物の全体表面にキャパシタ領域を埋め込む平坦化された第２のポリシリコン層を形成する段階と、（ｋ）セル領域に隣接した周辺回路領域でヒューズ形成マスクを用いて第２のポリシリコン層、第1のポリシリコン層パターン及び窒化膜をパターニングしてヒューズパターンを形成する段階とを含むことを特徴とする。
半導体素子のキャパシタ形成工程でセル領域と周辺回路領域で積層構造を異なるように形成するためＵＳＧ層を形成してキャパシタ領域をエッチングする工程を行うことにより、周辺回路領域にハードマスク層及びポリシリコン層が残留するようにする。以後、後続の工程で周辺回路領域のプレート電極層を除去することによりヒューズ形成時レーザカッティングが行われた領域のプレート電極層が酸化し半導体素子の特性を低下させる問題を解決することができる。従って、本発明は従来の酸化防止用配線形成工程を省略して半導体素子の形成工程歩留りを向上させ、ヒューズ部の不良を低減させ半導体素子の電気的特性を向上させる効果を提供する。
以下、図を参照して本発明に係る半導体素子の形成方法に関し詳しく説明する。
図３ａ〜図３ｈは、本発明に係る半導体素子の形成方法を示した断面図である。
図３ａに示されているように、格納電極コンタクトプラグ１１３及び第１の層間絶縁膜１１５のような所定の下部構造を備えた半導体基板１１０のセル領域２０００ａと、周辺回路領域２０００ｂにバリア窒化膜１１７を形成した後、その上部に第1の酸化膜１２０、エッチング障壁用窒化膜１３０、第１のポリシリコン層（図示省略）とハードマスク層（図示省略）を順次形成する。以後、キャパシタ領域を定義するエッチングマスクにハードマスク層及び第１のポリシリコン層をエッチングしてキャパシタ領域を定義する第１のポリシリコン層パターン１４０と、ハードマスク層パターン１４５でなる積層構造を形成する。ここで、エッチング障壁用窒化膜１３０はＰＥ−窒化膜又はＬＰ−窒化膜であり、その厚さは３００Å〜２０００Åであるのが好ましい。さらに、ハードマスク層パターン１４５はＴｉ、ＴｉＮ及びＷを用いて形成し、その厚さは３００Å〜２０００Åであるのが好ましい。
図３ａ〜図３ｈは、本発明に係る半導体素子の形成方法を示した断面図である。
図３ａに示されているように、格納電極コンタクトプラグ１１３及び第１の層間絶縁膜１１５のような所定の下部構造を備えた半導体基板１１０のセル領域２０００ａと、周辺回路領域２０００ｂにバリア窒化膜１１７を形成した後、その上部に第1の酸化膜１２０、エッチング障壁用窒化膜１３０、第１のポリシリコン層（図示省略）とハードマスク層（図示省略）を順次形成する。以後、キャパシタ領域を定義するエッチングマスクにハードマスク層及び第１のポリシリコン層をエッチングしてキャパシタ領域を定義する第１のポリシリコン層パターン１４０と、ハードマスク層パターン１４５でなる積層構造を形成する。ここで、エッチング障壁用窒化膜１３０はＰＥ−窒化膜又はＬＰ−窒化膜であり、その厚さは３００Å〜２０００Åであるのが好ましい。さらに、ハードマスク層パターン１４５はＴｉ、ＴｉＮ及びＷを用いて形成し、その厚さは３００Å〜２０００Åであるのが好ましい。
図３ｂに示されているように、前記構造物の全体表面に５００Å〜２０００Åの厚さでＵＳＧ層１５０を形成する。ここで、ＵＳＧ層１５０は周辺環境に伴い蒸着厚さが異なるようになる物質固有の特性がある。即ち、広くて平らな表面では正常的に蒸着されるが、狭い面積や垂直の表面では正常的に蒸着されず薄く形成される特性を有している。従って、ＵＳＧ層１５０はトポロジー（Topology）が存在するセル領域２０００ａでは薄く形成され、相対的に低いトポロジーのため周辺回路領域２０００ｂでは厚く形成される。
図３ｃに示されているように、セル領域２０００ａでＵＳＧ層１５０を除去してエッチング障壁用窒化膜１３０を露出する。このとき、ＵＳＧ層１５０除去工程は湿式方法または等方性乾式方法を用いて実施するのが好ましい。
図３ｄに示されているように、セル領域２０００ａでハードマスク層パターン１４５を除去し、露出したエッチング障壁用窒化膜１３０を除去して第１の酸化膜１２０を露出させるエッチング障壁用窒化膜パターン１３５を形成する。ここで、ハードマスク層パターン１４５と露出したエッチング障壁用窒化膜１３０の除去工程はＵＳＧ層１５０とのエッチング選択比の差を利用した乾式方法で実施する。
次は、周辺回路領域２０００ｂに残るＵＳＧ層１５０を湿式方法で除去し、ハードマスク層パターン１４５と第１のポリシリコン層パターンをエッチングマスクに露出した第１の酸化膜１２０を選択的にエッチングしてバリア窒化膜１１７を露出する第１の酸化膜パターン１２５を形成する。このとき、第１の酸化膜１２０のエッチング工程は周辺回路領域２０００ｂのハードマスク層パターン１４５とエッチング選択比の差を利用した湿式方法で実施する。
図３ｅに示されているように、セル領域２０００ａで第1のポリシリコン層パターン１４０及びエッチング障壁用窒化膜パターン１３５を除去してバリア窒化膜１１７を露出する。このとき、第１のポリシリコン層パターン１４０の除去工程は周辺回路領域２０００ｂのハードマスク層パターン１４５とのエッチング選択比の差を用いた湿式又は乾式方法で実施されるのが好ましい。さらに、エッチング障壁用窒化膜パターン１３５の除去工程は湿式方法で行い、同時に露出したバリア窒化膜１１７を除去して下部構造を露出することができる。
図３ｆに示されているように、周辺回路領域２０００ｂでハードマスク層パターン１４５を除去した後、全体表面に下部電極層１６０を形成する。以後、キャパシタ領域を埋め込む感光膜（図示省略）を下部電極層１６０の上部に形成し、これを全面露光及び現像する。次に、周辺回路領域２０００ｂの下部電極層１６０を除去した後、残余の感光膜を除去する。その次に、前記構造物の全体表面の上部に誘電層１７０及びプレート電極層１８０を順次形成する。ここで、プレート電極層１８０はＴｉＮ、Ｗ及びＣｕの中から選択されたいずれか一つを用いて形成し、その厚さは１００Å〜１０００Åであるのが好ましい。
次は、キャパシタ領域を埋め込む平坦化された第２の酸化膜１６５を全体表面に形成する。ここで、第２の酸化膜１６５はプレート分離用としてＴＥＯＳ、ＰＳＧ、ＵＳＧ、及びＢＰＳＧの中から選択されたいずれか一つを用いて形成し、その厚さは５０００Å〜２００００Åであるのが好ましい。
次は、キャパシタ領域を埋め込む平坦化された第２の酸化膜１６５を全体表面に形成する。ここで、第２の酸化膜１６５はプレート分離用としてＴＥＯＳ、ＰＳＧ、ＵＳＧ、及びＢＰＳＧの中から選択されたいずれか一つを用いて形成し、その厚さは５０００Å〜２００００Åであるのが好ましい。
図３ｇに示されているように、周辺回路領域２０００ｂの第１のポリシリコン層パターン１４０を露出するまで第２の酸化膜１６５、プレート電極層１８０、及び誘電層１７０を平坦化エッチングする。ここで、第２の酸化膜１６５、プレート電極層１８０、及び誘電層１７０の研磨工程はＣＭＰ又はエッチバック工程で行い、研磨工程後セル領域２０００ａの残る第２の酸化膜１６５の厚さは５００Å〜２０００Åであるのが好ましい。
図３ｈに示されているように、第２の酸化膜１６５を湿式方法で除去した後、キャパシタ領域を埋め込む平坦化された第２のポリシリコン層１９０を前記構造物の全体表面に形成する。次は、セル領域２０００ａに隣接した周辺回路領域２０００ｂで第１の酸化膜パターン１２５が露出されるまで第２のポリシリコン層１９０、第１のポリシリコン層パターン１４０、及びエッチング障壁用窒化膜パターン１３５をエッチングしてセル領域２０００ａにキャパシタを形成し、同時に周辺回路領域２０００ｂにヒューズパターン（fuse pattern）を形成する。ここで、キャパシタは金属でなるプレート電極層１８０が形成されるのに比べ、ヒューズパターンは第２のポリシリコン層１９０、第１のポリシリコン層パターン１４０、及びエッチング障壁用窒化膜パターン１３５の積層構造で形成され、第２のポリシリコン層１９０にドッピングされる不純物の濃度を調節して抵抗を容易に調節することができる。
後続工程ではヒューズパターンに金属配線を連結してヒューズを完成する。
図３ｈに示されているように、第２の酸化膜１６５を湿式方法で除去した後、キャパシタ領域を埋め込む平坦化された第２のポリシリコン層１９０を前記構造物の全体表面に形成する。次は、セル領域２０００ａに隣接した周辺回路領域２０００ｂで第１の酸化膜パターン１２５が露出されるまで第２のポリシリコン層１９０、第１のポリシリコン層パターン１４０、及びエッチング障壁用窒化膜パターン１３５をエッチングしてセル領域２０００ａにキャパシタを形成し、同時に周辺回路領域２０００ｂにヒューズパターン（fuse pattern）を形成する。ここで、キャパシタは金属でなるプレート電極層１８０が形成されるのに比べ、ヒューズパターンは第２のポリシリコン層１９０、第１のポリシリコン層パターン１４０、及びエッチング障壁用窒化膜パターン１３５の積層構造で形成され、第２のポリシリコン層１９０にドッピングされる不純物の濃度を調節して抵抗を容易に調節することができる。
後続工程ではヒューズパターンに金属配線を連結してヒューズを完成する。
図４は、本発明に係る半導体素子の周辺回路領域にヒューズ形成方法を示した断面図である。
図４に示されているように、半導体基板１１０の全体表面に第２の層間絶縁膜１８５を形成する。次に、周辺回路領域２０００ｂで所定領域の第2の層間絶縁膜１８５、第２のポリシリコン層１９０、及び第１のポリシリコン層パターン１４０をエッチングして金属配線コンタクトホール（図示省略）を形成する。以後、金属配線コンタクトホールを埋め込む導電層（図示省略）を形成しパターニングして金属配線１９３を形成する。若し、テスト工程中ヒューズパターンに対応する回路が動作しなければ、前記回路に対応するヒューズパターンをレーザを用いて切断することができる。
図４に示されているように、半導体基板１１０の全体表面に第２の層間絶縁膜１８５を形成する。次に、周辺回路領域２０００ｂで所定領域の第2の層間絶縁膜１８５、第２のポリシリコン層１９０、及び第１のポリシリコン層パターン１４０をエッチングして金属配線コンタクトホール（図示省略）を形成する。以後、金属配線コンタクトホールを埋め込む導電層（図示省略）を形成しパターニングして金属配線１９３を形成する。若し、テスト工程中ヒューズパターンに対応する回路が動作しなければ、前記回路に対応するヒューズパターンをレーザを用いて切断することができる。
なお、本発明について、好ましい実施の形態を基に説明したが、これらの実施の形態は、例を示すことを目的として開示したものであり、当業者であれば、本発明に係る技術思想の範囲内で、多様な改良、変更、付加等が可能である。このような改良、変更等も、特許請求の範囲に記載した本発明の技術的範囲に属することは言うまでもない。
１１０ 半導体基板
１１３ 格納電極コンタクトプラグ
１１５ 第１の層間絶縁膜
１１７ バリア窒化膜
１２０ 第1の酸化膜
１２５ 第1の酸化膜パターン
１３０ エッチング障壁用窒化膜
１３５ エッチング障壁用窒化膜パターン
１４０ 第1のポリシリコン層パターン
１４５ ハードマスク層パターン
１５０ USG層
１６０ 下部電極層
１６５ 第2の酸化膜
１７０ 誘電層
１８０ プレート電極層
１８５ 第2の層間絶縁膜
１９０ 第2のポリシリコン層
１９３ 金属配線
２０００ａ セル領域
２０００ｂ 周辺回路領域
１１３ 格納電極コンタクトプラグ
１１５ 第１の層間絶縁膜
１１７ バリア窒化膜
１２０ 第1の酸化膜
１２５ 第1の酸化膜パターン
１３０ エッチング障壁用窒化膜
１３５ エッチング障壁用窒化膜パターン
１４０ 第1のポリシリコン層パターン
１４５ ハードマスク層パターン
１５０ USG層
１６０ 下部電極層
１６５ 第2の酸化膜
１７０ 誘電層
１８０ プレート電極層
１８５ 第2の層間絶縁膜
１９０ 第2のポリシリコン層
１９３ 金属配線
２０００ａ セル領域
２０００ｂ 周辺回路領域
Claims (15)
- （ａ）下部構造を備えた半導体基板のセル領域と周辺回路領域に第1の酸化膜、窒化膜及び絶縁膜パターンを順次形成するが、前記絶縁膜パターンはキャパシタ領域を定義する第1のポリシリコン層パターンとハードマスク層パターンの積層構造で形成する段階と、
（ｂ）前記構造物の全体表面にＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）層を形成するが、前記ＵＳＧ層が前記セル領域より周辺回路領域により厚く形成される段階と、
（ｃ）前記セル領域の前記ＵＳＧ層を選択的に除去してキャパシタ予定領域内の前記窒化膜を露出する段階と、
（ｄ）前記セル領域で前記ハードマスク層パターンを除去し、露出した前記窒化膜を除去して前記キャパシタ領域の前記第１の酸化膜を露出する段階と、
（ｅ）前記周辺回路領域で前記ＵＳＧ層を除去した後、前記露出した第1の酸化膜を選択的に除去して前記キャパシタ領域の前記下部構造を露出する段階と、
（ｆ）前記セル領域で前記第１のポリシリコン層パターンと残余の窒化膜を除去する段階と、
（ｇ）前記周辺回路領域で前記ハードマスク層パターンを除去した後、前記キャパシタ領域の表面に下部電極層を形成する段階と、
（ｈ）前記構造物の全体表面に誘電層、プレート電極層及び前記キャパシタ領域を埋め込む平坦化された第２の酸化膜を順次形成する段階と、
（ｉ）前記第２の酸化膜、プレート電極層及び誘電層を平坦化エッチングして前記周辺回路領域で第1のポリシリコン層パターンを露出する段階と、
（ｊ）前記第２の酸化膜を除去した後、前記構造物の全体表面に前記キャパシタ領域を埋め込む平坦化された第２のポリシリコン層を形成する段階と、
（ｋ）前記セル領域に隣接した前記周辺回路領域でヒューズ形成マスクを用いて前記第２のポリシリコン層、第１のポリシリコン層パターン及び窒化膜をパターニングしてヒューズパターンを形成する段階とを含むことを特徴とする半導体素子の形成方法。 - 前記窒化膜はエッチング障壁層でＰＥ−窒化膜、ＬＰ−窒化膜及びこれらの組み合わせの中から選択されたいずれか一つであり、その厚さは３００Å〜２０００Åであることを特徴とする請求項１に記載の半導体素子の形成方法。
- 前記ハードマスク層パターンはＴｉ、ＴｉＮ、Ｗ及びこれらの組み合わせの中から選択されたいずれか一つであり、その厚さは３００Å〜２０００Åであることを特徴とする請求項１に記載の半導体素子の形成方法。
- 前記ＵＳＧ層の厚さは５００Å〜５０００Åであることを特徴とする請求項１に記載の半導体素子の形成方法。
- 前記ＵＳＧ層に対する除去工程は湿式方法、または等方性乾式方法を用いて実施することを特徴とする請求項１に記載の半導体素子の形成方法。
- 前記（ｄ）段階で前記ハードマスク層パターン及び窒化膜に対する除去工程は、前記周辺回路領域のＵＳＧ層に対するエッチング選択比の差を利用した乾式方法で実施することを特徴とする請求項１に記載の半導体素子の形成方法。
- 前記（ｅ）段階で前記第１の酸化膜除去工程は、前記周辺回路領域の前記ハードマスク層パターンとのエッチング選択比の差を利用した湿式方法で実施することを特徴とする請求項１に記載の半導体素子の形成方法。
- 前記第１のポリシリコン層パターン除去工程は、前記周辺回路領域のハードマスク層パターンとのエッチング選択比の差を利用した湿式又は乾式方法で実施することを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記窒化膜除去工程は湿式方法で実施することを特徴とする請求項1に記載の半導体素子の形成方法。
- 前記プレート電極層はＴｉＮ、Ｗ、Ｃｕ及びこれらの組み合わせの中から選択されたいずれか一つであり、その厚さは１００Å〜１０００Åであることを特徴とする請求項１に記載の半導体素子の形成方法。
- 前記第２の酸化膜はプレート電極分離用としてＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）、ＰＳＧ（Ｐｈｏｓｐｈｏｒｏｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＵＳＧ(Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ)、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｏｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）及びこれらの組み合わせの中から選択されたいずれか一つであり、その厚さは５０００Å〜２００００Åであることを特徴とする請求項１に記載の半導体素子の形成方法。
- 前記（ｉ）段階で、前記第２の酸化膜に対する平坦化エッチング工程はＣＭＰ又はエッチバック工程で実施することを特徴とする請求項１に記載の半導体素子の形成方法。
- 前記（ｉ）段階の後残った第２の酸化膜の厚さは５００Å〜２０００Åであることを特徴とする請求項１に記載の半導体素子の形成方法。
- 前記第２の酸化膜の除去工程は湿式方法を用いて実施することを特徴とする請求項１に記載の半導体素子の形成方法。
- 前記（ｋ）段階後、
前記ヒューズパターンを含む全体表面に層間絶縁膜を形成する段階と、
前記周辺回路領域で所定領域の前記層間絶縁膜、第２のポリシリコン層及び第１のポリシリコン層パターンをエッチングして金属配線コンタクトホールを形成する段階と、
前記金属配線コンタクトホールを埋め込む導電層を形成した後、これをパターニングしてヒューズを形成する段階とをさらに含むことを特徴とする請求項１に記載の半導体素子の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2005-066697 | 2005-07-22 | ||
| KR1020050066697A KR100709450B1 (ko) | 2005-07-22 | 2005-07-22 | 반도체 소자의 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007036181A true JP2007036181A (ja) | 2007-02-08 |
| JP4943008B2 JP4943008B2 (ja) | 2012-05-30 |
Family
ID=37795010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006007431A Expired - Fee Related JP4943008B2 (ja) | 2005-07-22 | 2006-01-16 | 半導体素子の形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7482240B2 (ja) |
| JP (1) | JP4943008B2 (ja) |
| KR (1) | KR100709450B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4600836B2 (ja) * | 2006-08-09 | 2010-12-22 | エルピーダメモリ株式会社 | 半導体記憶装置の製造方法 |
| US8846485B2 (en) * | 2010-07-15 | 2014-09-30 | Powerchip Technology Corporation | Method for fabricating bottom electrode of capacitors of DRAM |
| US11997845B2 (en) * | 2021-01-29 | 2024-05-28 | Changxin Memory Technologies, Inc. | Method for manufacturing semiconductor structure and semiconductor structure |
| WO2022160632A1 (zh) * | 2021-01-29 | 2022-08-04 | 长鑫存储技术有限公司 | 半导体结构的制作方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1197641A (ja) * | 1997-09-16 | 1999-04-09 | Sony Corp | 半導体記憶装置の製造方法 |
| JPH11121712A (ja) * | 1997-10-14 | 1999-04-30 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2002134715A (ja) * | 2000-10-23 | 2002-05-10 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2002261253A (ja) * | 2001-03-01 | 2002-09-13 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP2003037168A (ja) * | 2001-07-04 | 2003-02-07 | Samsung Electronics Co Ltd | 半導体素子のリペアヒューズ開口方法 |
| KR20030056930A (ko) * | 2001-12-28 | 2003-07-04 | 주식회사 하이닉스반도체 | 반도체 소자의 퓨즈 형성 방법 |
| JP2004158857A (ja) * | 2002-11-07 | 2004-06-03 | Samsung Electronics Co Ltd | バッファー膜を有するヒューズ構造物を含む半導体装置及びその製造方法 |
| KR20040095918A (ko) * | 2003-04-29 | 2004-11-16 | 주식회사 하이닉스반도체 | 반도체 메모리장치 제조 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100465865B1 (ko) * | 2000-06-30 | 2005-01-13 | 주식회사 하이닉스반도체 | 반도체메모리장치의 스토리지노드 전극 제조방법 |
| US7115467B2 (en) * | 2004-07-30 | 2006-10-03 | Texas Instruments Incorporated | Metal insulator metal (MIM) capacitor fabrication with sidewall barrier removal aspect |
-
2005
- 2005-07-22 KR KR1020050066697A patent/KR100709450B1/ko not_active IP Right Cessation
- 2005-12-30 US US11/321,627 patent/US7482240B2/en not_active Expired - Fee Related
-
2006
- 2006-01-16 JP JP2006007431A patent/JP4943008B2/ja not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1197641A (ja) * | 1997-09-16 | 1999-04-09 | Sony Corp | 半導体記憶装置の製造方法 |
| JPH11121712A (ja) * | 1997-10-14 | 1999-04-30 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2002134715A (ja) * | 2000-10-23 | 2002-05-10 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2002261253A (ja) * | 2001-03-01 | 2002-09-13 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP2003037168A (ja) * | 2001-07-04 | 2003-02-07 | Samsung Electronics Co Ltd | 半導体素子のリペアヒューズ開口方法 |
| KR20030056930A (ko) * | 2001-12-28 | 2003-07-04 | 주식회사 하이닉스반도체 | 반도체 소자의 퓨즈 형성 방법 |
| JP2004158857A (ja) * | 2002-11-07 | 2004-06-03 | Samsung Electronics Co Ltd | バッファー膜を有するヒューズ構造物を含む半導体装置及びその製造方法 |
| KR20040095918A (ko) * | 2003-04-29 | 2004-11-16 | 주식회사 하이닉스반도체 | 반도체 메모리장치 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070045666A1 (en) | 2007-03-01 |
| KR20070011956A (ko) | 2007-01-25 |
| US7482240B2 (en) | 2009-01-27 |
| KR100709450B1 (ko) | 2007-04-18 |
| JP4943008B2 (ja) | 2012-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5047529B2 (ja) | 微細コンタクトを備える半導体素子及びその製造方法 | |
| US7348240B2 (en) | Method for forming metal line in flash memory device | |
| JP2006013431A (ja) | 半導体装置の配線構造体及びその形成方法 | |
| JP2010153855A (ja) | キャパシタ及びその製造方法 | |
| JP2006179853A (ja) | 半導体素子のキャパシタストレージノードの形成方法 | |
| JP2005005669A (ja) | 半導体素子の製造方法 | |
| US8026604B2 (en) | Semiconductor devices having contact holes including protrusions exposing contact pads | |
| JP4860189B2 (ja) | 半導体メモリ素子の金属配線形成方法 | |
| JP2004040118A (ja) | ダマシンビットライン工程を利用した半導体メモリー装置及びその製造方法 | |
| JP4943008B2 (ja) | 半導体素子の形成方法 | |
| JP2004140361A (ja) | ダマシーン工程を利用した半導体装置及びその製造方法 | |
| KR100505450B1 (ko) | 다마신 공정을 이용한 반도체소자 제조 방법 | |
| JP2005354057A (ja) | キャパシタの金属下部電極形成方法及びこのための選択的な金属膜エッチング方法 | |
| JP2007227500A (ja) | 半導体記憶装置および半導体記憶装置の製造方法 | |
| JP2004304141A (ja) | 自己整合コンタクト用側壁スペーサ構造物及びこれの製造方法 | |
| JP2001110902A (ja) | 自己整列コンタクトをもつ半導体素子及びその製造方法 | |
| JP2007005756A (ja) | 半導体素子のコンタクト孔の形成方法 | |
| KR101204919B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| TWI351736B (en) | Methods for forming a semiconductor device | |
| KR20100013948A (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2009054879A (ja) | 集積回路の製造方法 | |
| JP2007214433A (ja) | 半導体装置およびその製造方法 | |
| JP2006196895A (ja) | 自己整列コンタクトの形成方法 | |
| JP2003023102A (ja) | キャパシタの製造方法 | |
| US20070072411A1 (en) | Method for forming metal line in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090107 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120229 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |