KR20030056930A - 반도체 소자의 퓨즈 형성 방법 - Google Patents
반도체 소자의 퓨즈 형성 방법 Download PDFInfo
- Publication number
- KR20030056930A KR20030056930A KR1020010087273A KR20010087273A KR20030056930A KR 20030056930 A KR20030056930 A KR 20030056930A KR 1020010087273 A KR1020010087273 A KR 1020010087273A KR 20010087273 A KR20010087273 A KR 20010087273A KR 20030056930 A KR20030056930 A KR 20030056930A
- Authority
- KR
- South Korea
- Prior art keywords
- fuse
- layer
- forming
- semiconductor device
- etching
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 18
- 230000003647 oxidation Effects 0.000 claims abstract description 16
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 16
- 230000003064 anti-oxidating effect Effects 0.000 claims abstract description 7
- 230000002093 peripheral effect Effects 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract 2
- 239000010409 thin film Substances 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 8
- 239000003963 antioxidant agent Substances 0.000 claims description 6
- 230000003078 antioxidant effect Effects 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 2
- 230000002265 prevention Effects 0.000 claims description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 abstract description 15
- 230000001133 acceleration Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 41
- 239000010408 film Substances 0.000 description 6
- 230000008439 repair process Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 레이저 리페어후에 진행되는 HAST(High Acceleration Stress Test)에서 내산화력이 약한 TiN 박막의 산화를 방지할 수 있도록한 반도체 소자의 퓨즈 형성 방법에 관한 것으로, 셀 영역과 주변 회로 영역을 포함하는 반도체 기판상에 평탄화된 절연층을 형성하는 단계;상기 절연층상에 고유전체층을 형성하는 단계;상기 교유전체층상에 퓨즈 형성용 물질층, 산화 방지층을 차례로 형성하는 단계;상기 산화 방지층, 퓨즈 형성용 물질층, 고유전체층을 선택적으로 1차 식각하는 단계;퓨즈 형성용 물질층의 식각이 산화 방지층보다 더 빨리 진행되도록 2차 식각하여 퓨즈를 산화 방지층이 감싸는 형태의 퓨즈를 형성하는 단계를 포함한다.
Description
본 발명은 반도체 소자의 제조에 관한 것으로, 특히 레이저 리페어후에 진행되는 HAST(High Acceleration Stress Test)에서 내산화력이 약한 TiN 박막의 산화를 방지할 수 있도록한 반도체 소자의 퓨즈 형성 방법에 관한 것이다.
종래 기술에서는 폴리 실리콘이나 실리사이드로 이루어진 퓨즈를 배선층의 일부분으로서 필드 산화막의 상부에 형성한다.
현재는 메모리 장치의 집적도가 증가함에 따라 그 디자인-룰(design rule)이 감소하면서 배선에 의한 RC 지연이 동작 속도를 결정하는 중요한 요인으로 등장하고 있다.
이에 따라 다층 배선 구조가 실용화되고 있으며, 최상부 배선층의 일부를 퓨즈로 사용하는 기술이 적용되고 있다.
이러한 퓨즈는 티타늄(Ti)과 타이타늄 나이트라이드(TiN)를 이용하여 형성한다.
이하, 첨부된 도면을 참고하여 종래 기술의 반도체 소자의 퓨즈 형성에 관하여 설명하면 다음과 같다.
도 1은 종래 기술의 퓨즈의 단면 사진이고, 도 2a와 도 2b는 종래 기술의 퓨즈 불량 상태를 나타낸 단면 구성도이다.
종래 기술에서는 퓨즈를 형성하기 위하여 ILD(Inter Layer Deposition) 산화막상에 고유전체 물질인 Ta2O5박막을 80Å의 두께로 증착한다.
그리고 Ta2O5박막상에 퓨즈층으로 TiN 박막을 1200Å의 두께로 증착한후 포토 패터닝을 형성하여 건식 식각 장치인 DPS(Decoupled Plasma Source)장치에서 Cl2가스와 SF6가스를 이용하여 식각을 하여 퓨즈를 형성한다.
이와 같은 종래 기술의 퓨즈의 단면 사진이 도 1이다.
이와 같이 공정을 진행한 후에 ILD층을 형성하고 후속 공정을 진행한 후에 패시베이션(passivation) 공정까지 진행되어 FAB 공정이 완료된 후에 프로브 테스트(probe test;PT1)를 진행한다.
그리고 레이저 리페어 공정을 진행하는데, 이때, 레이저를 이용하여 상기 공정을 형성된 퓨즈를 컷팅한다.
이와 같은 레이저 리페어 공정후에 제품의 신뢰성을 확인하기 위하여 HAST(High Acceleration Stress Test) 공정을 고온/고습(130℃/85%)에서 진행한다.
이와 같은 TAST 공정시에 도 2a와 도 2b에서와 같이, 얇은 막 형태의 퓨즈가 산화되는 문제가 발생하는데, 이때 퓨즈 뿐만 아니라 퓨즈에 연결된 막질까지도 불량을 유발한다.
그러나 이와 같은 종래 기술의 반도체 소자의 퓨즈 및 퓨즈 형성 공정는 다음과 같은 문제점이 있다.
퓨즈 형성 물질로 사용되는 TiN 박막의 내산화성이 좋지 못하여 후속되는 HAST 공정에서 퓨즈층의 산화가 일어나고, 산화의 영향으로 퓨즈에 연결된 다른층들까지 막질을 저하시켜 소자의 불량을 유발한다.
본 발명은 이와 같은 종래 기술의 반도체 소자의 퓨즈 및 퓨즈 형성 공정의 문제를 해결하기 위한 것으로, 레이저 리페어후에 진행되는 HAST(High Acceleration Stress Test)에서 내산화력이 약한 TiN 박막의 산화를 방지할 수 있도록한 반도체 소자의 퓨즈 형성 방법을 제공하는데 그 목적이 있다.
도 1은 종래 기술의 퓨즈의 단면 사진
도 2a와 도 2b는 종래 기술의 퓨즈 불량 상태를 나타낸 단면 구성도
도 3은 본 발명에 따른 반도체 소자의 퓨즈 단면 사진
도 4는 본 발명에 따른 반도체 소자의 퓨즈 형성을 위한 구조 단면도
도면의 주요 부분에 대한 부호의 설명
41. ILD층 42. 고유전체층
43. 퓨즈층 44. 산화 방지층
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 퓨즈 형성방법은 셀 영역과 주변 회로 영역을 포함하는 반도체 기판상에 평탄화된 절연층을 형성하는 단계;상기 절연층상에 고유전체층을 형성하는 단계;상기 교유전체층상에 퓨즈 형성용 물질층, 산화 방지층을 차례로 형성하는 단계;상기 산화 방지층, 퓨즈 형성용 물질층, 고유전체층을 선택적으로 1차 식각하는 단계;퓨즈 형성용 물질층의 식각이 산화 방지층보다 더 빨리 진행되도록 2차 식각하여 퓨즈를 산화 방지층이 감싸는 형태의 퓨즈를 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 반도체 소자의 퓨즈 형성 방법에 관하여 상세히 설명하면 다음과 같다.
도 3은 본 발명에 따른 반도체 소자의 퓨즈 단면 사진이고, 도 4는 본 발명에 따른 반도체 소자의 퓨즈 형성을 위한 구조 단면도이다.
본 발명은 퓨즈의 산화를 방지하기 위하여 퓨즈를 형성하기 위한 TiN 박막상에 폴리 실리콘층을 내산화막으로 증착하고, DPS(Decoupled Plasma Source)장치등의 ICP(Induced Coupled Plasma) 소오스의 건식 식각 장비를 사용하여 TiN 박막 + 폴리 실리콘층의 선택적 식각이 가능한 조건으로 식각 공정을 진행하여 "T"자형의 퓨즈를 형성하는 것이다.
식각 공정은 (Cl2가스 +고온 CF4+ O2)를 사용한다.
이와 같이, 폴리 실리콘 "T"shape의 형상을 갖는 퓨즈는 TiN 박막의 내산화성이 약한 단점을 보완할 수 있다.
본 발명은 TiN 박막의 퓨즈를 이용한 리페어 즉, 여분의 트랜지스터를 만들어 놓고 메인 칩에서 페일이 발생한 트랜지스터를 리페어 하여 사용하기 위하여 트랜지스터와 트랜지스터를 연결해주는 역할로 사용하는 메모리 장치에 적용된다.
공정 진행은 다음과 같다.
먼저, 도 4에서와 같이, 셀 트랜지스터 및 비트 라인 그리고 커패시터가 형성된 셀 영역 그리고 주변 회로 영역을 포함하는 전면에 ILD층(41)으로 TEOS(Tetra Ethyl Ortho Silicate)를 증착하고 평탄화된 상태까지의 전공정이 완료된 상태에서 Ta2O2박막을 70 ~ 80Å의 두께로 증착하여 고유전체층(42)을 형성한다,
그리고 상기 고유전체층(42)상에 TiN 박막을 800 ~ 1500Å의 두께로 증착하여 퓨즈층(43)을 형성한다.
상기 퓨즈층(43)상에 P 이온이 4.75E20ions/cm2으로 도핑된 폴리 실리콘층을 300 ~ 600Å의 두께로 증착하여 산화 방지층(44)을 형성한다.
이어, 포토리소그래피 공정으로 마스크 패턴을 형성하고 건식 식각 장치인 DPS 장치에서 35 ~ 55℃의 캐소드(cathode) 온도를 유지하는 챔버에서 8mtorr, 소오스 파워 1000watt, 바이어스 파워 100watt, Cl2가스 유량 80sccm,back He pressure 8torr, 40sec 의 조건으로 상기 고유전체층(42),퓨즈층(43),산화 방지층(44)을 1차 식각한다.
그리고 250 ~ 300℃의 고온 챔버에서 3Torr의 압력, 소오스 파워 1000watt, 유량 3000sccm, O2와 CF4가스를 사용하여 60sec동안 퓨즈층의 TiN 박막이 산화 방지층의 폴리 실리콘층보다 식각율이 빠른 2차 식각 공정을 진행하여 도 3과 같은"T" 자형의 퓨즈를 형성한다.
이러한 "T"자형의 퓨즈는 ILD층을 더 형성한 후에 후속 공정을 진행한다.
즉, 패시베이션 공정까지 완료된 FAB 공정이 끝나고 수율을 평가하기 위한 PT1(Probe Test) 공정을 진행하고, 레이저를 이용한 퓨즈 컷팅에 의한 리페어 공정을 진행한다.
본 발명은 폴리 실리콘층이 내산화막으로 TiN 퓨즈를 감씨고 있어 이어서 진행되는 HAST 공정시에 퓨즈의 산화에 의한 불량 발생을 억제한다.
이와 같은 본 발명에 따른 반도체 소자의 퓨즈 형성 방법은 다음과 같은 효과가 있다.
TiN 퓨즈층과 산화 방지층을 선택적인 식각 가능한 조건으로 식각하여 내산화성이 약한 TiN 퓨즈층을 폴리실리콘층이 감싸는 "T"자형 구조로 퓨즈를 형성하여 HAST 단계에서 퓨즈가 산화되는 것을 막고 주변 막질의 저하를 억제한다.
이는 소자의 동작 속도 개선 및 신뢰성을 향상시키는 효과가 있다.
Claims (6)
- 셀 영역과 주변 회로 영역을 포함하는 반도체 기판상에 평탄화된 절연층을 형성하는 단계;상기 절연층상에 고유전체층을 형성하는 단계;상기 교유전체층상에 퓨즈 형성용 물질층, 산화 방지층을 차례로 형성하는 단계;상기 산화 방지층, 퓨즈 형성용 물질층, 고유전체층을 선택적으로 1차 식각하는 단계;퓨즈 형성용 물질층의 식각이 산화 방지층보다 더 빨리 진행되도록 2차 식각하여 퓨즈를 산화 방지층이 감싸는 형태의 퓨즈를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈 형성 방법.
- 제 1 항에 있어서, 고유전체층을 Ta2O2박막을 70 ~ 80Å의 두께로 증착하여 형성하는 것을 특징으로 하는 반도체 소자의 퓨즈 형성 방법.
- 제 1 항에 있어서, 퓨즈 형성용 물질층을 TiN 박막을 800 ~ 1500Å의 두께로 증착하여 형성하는 것을 특징으로 하는 반도체 소자의 퓨즈 형성 방법.
- 제 1 항에 있어서, 산화 방지층을 도우프드 폴리 실리콘층을 300 ~ 600Å의 두께로 증착하여 형성하는 것을 특징으로 하는 반도체 소자의 퓨즈 형성 방법.
- 제 1 항에 있어서, 1차 식각 공정을,포토리소그래피 공정으로 마스크 패턴을 형성하고 건식 식각 장치인 DPS 장치에서 35 ~ 55℃의 캐소드(cathode) 온도를 유지하는 챔버에서 8mtorr, 소오스 파워 1000watt, 바이어스 파워 100watt, Cl2가스 유량 80sccm, back He pressure 8torr, 40sec 의 조건으로 진행하는 것을 특징으로 하는 반도체 소자의 퓨즈 형성 방법.
- 제 1 항에 있어서, 2차 식각 공정을,250 ~ 300℃의 고온 챔버에서 3Torr의 압력, 소오스 파워 1000watt, 유량 3000sccm, O2와 CF4가스를 사용하여 60sec동안 진행하는 것을 특징으로 하는 반도체 소자의 퓨즈 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010087273A KR20030056930A (ko) | 2001-12-28 | 2001-12-28 | 반도체 소자의 퓨즈 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010087273A KR20030056930A (ko) | 2001-12-28 | 2001-12-28 | 반도체 소자의 퓨즈 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030056930A true KR20030056930A (ko) | 2003-07-04 |
Family
ID=32215078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010087273A KR20030056930A (ko) | 2001-12-28 | 2001-12-28 | 반도체 소자의 퓨즈 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030056930A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007036181A (ja) * | 2005-07-22 | 2007-02-08 | Hynix Semiconductor Inc | 半導体素子の形成方法 |
-
2001
- 2001-12-28 KR KR1020010087273A patent/KR20030056930A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007036181A (ja) * | 2005-07-22 | 2007-02-08 | Hynix Semiconductor Inc | 半導体素子の形成方法 |
| KR100709450B1 (ko) * | 2005-07-22 | 2007-04-18 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
| US7482240B2 (en) | 2005-07-22 | 2009-01-27 | Hynix Semiconductor Inc. | Method for manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11742241B2 (en) | ALD (atomic layer deposition) liner for via profile control and related applications | |
| KR20000057879A (ko) | 고융점금속질화막 및 고융점금속실리사이드막을 이용한배선을 갖는 반도체장치 및 그 제조방법 | |
| JP2003273326A (ja) | 半導体装置及びその製造方法 | |
| KR100695484B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| JP2005197602A (ja) | 半導体装置およびその製造方法 | |
| US20080261397A1 (en) | Method for Manufacturing Semiconductor Device | |
| KR100505450B1 (ko) | 다마신 공정을 이용한 반도체소자 제조 방법 | |
| JP4623949B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR20030056930A (ko) | 반도체 소자의 퓨즈 형성 방법 | |
| US11688604B2 (en) | Method for using ultra thin ruthenium metal hard mask for etching profile control | |
| KR100270962B1 (ko) | 반도체 집적회로의 커패시터 제조방법 | |
| JPH11204636A (ja) | 半導体装置の製造方法 | |
| JPH1167909A (ja) | 半導体装置の製造方法 | |
| KR100282416B1 (ko) | 반도체소자의제조방법 | |
| KR100670666B1 (ko) | 반도체 소자 제조 방법 | |
| KR100382542B1 (ko) | 반도체 소자의 제조방법 | |
| KR20080000845A (ko) | 반도체 소자의 제조방법 | |
| JPH118244A (ja) | 半導体装置の製造方法 | |
| JP2003318157A (ja) | 半導体素子の製造方法 | |
| KR20080002515A (ko) | 리페어식각과 패드식각을 동시에 진행하는 반도체 소자의제조방법 | |
| KR100772680B1 (ko) | 반도체 소자 제조방법 | |
| KR100420178B1 (ko) | 반도체 금속 박막 형성 방법 | |
| KR100670686B1 (ko) | 반도체 소자의 콘택플러그 제조 방법 | |
| JPH1022382A (ja) | 半導体装置の製造方法 | |
| KR100720262B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |