JP2006286944A - サブマウント及びその製造方法 - Google Patents

サブマウント及びその製造方法 Download PDF

Info

Publication number
JP2006286944A
JP2006286944A JP2005105045A JP2005105045A JP2006286944A JP 2006286944 A JP2006286944 A JP 2006286944A JP 2005105045 A JP2005105045 A JP 2005105045A JP 2005105045 A JP2005105045 A JP 2005105045A JP 2006286944 A JP2006286944 A JP 2006286944A
Authority
JP
Japan
Prior art keywords
layer
submount
substrate
electrode layer
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005105045A
Other languages
English (en)
Inventor
Masayuki Nakano
雅之 中野
Yoshikazu Oshika
嘉和 大鹿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Holdings Co Ltd
Original Assignee
Dowa Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Mining Co Ltd filed Critical Dowa Mining Co Ltd
Priority to JP2005105045A priority Critical patent/JP2006286944A/ja
Priority to TW101142162A priority patent/TWI514522B/zh
Priority to TW095108527A priority patent/TWI462236B/zh
Priority to CN 200910168047 priority patent/CN101656236B/zh
Priority to CN200680012991.9A priority patent/CN101194359B/zh
Priority to CN2009101680533A priority patent/CN101916746B/zh
Priority to US11/908,861 priority patent/US8472208B2/en
Priority to EP12178601A priority patent/EP2521174A2/en
Priority to KR1020107008351A priority patent/KR20100059986A/ko
Priority to KR1020107008352A priority patent/KR20100059987A/ko
Priority to KR1020077021779A priority patent/KR20070110889A/ko
Priority to EP06729450A priority patent/EP1868241A4/en
Priority to PCT/JP2006/305461 priority patent/WO2006098454A1/ja
Priority to EP12178594.3A priority patent/EP2521173A3/en
Publication of JP2006286944A publication Critical patent/JP2006286944A/ja
Priority to US13/206,389 priority patent/US8581106B2/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01042Molybdenum [Mo]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01049Indium [In]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Die Bonding (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】 サブマウントを構成する各層、特にサブマウント基板と電極層、電極層と半田層の各密着性が良好な、サブマウント及びその製造方法を提供する。
【解決手段】 半導体装置が搭載されるサブマウント1は、サブマウント基板2と、サブマウント基板2の表面に形成される電極層3と、電極層3上に形成される半田層4と、を含み、サブマウント基板2と電極層3との間に形成される界面近傍及び/又は電極層3と半田層4との間に形成される界面近傍における炭素濃度を、1×1020atoms/cm3 以下とする。これによりサブマウント1を構成するサブマウント基板2とその表面に形成される電極層3や半田層4同士の密着性を向上させることができる。各界面近傍の洗浄は、紫外線オゾン処理法又はプラズマアッシャー法で行えばよい。
【選択図】 図1

Description

本発明は、半導体装置を搭載するサブマウント及びその製造方法に関する。
通常、半導体装置をパッケージ化する際には、放熱板あるいは放熱器に搭載し、半導体装置から発生する熱の放熱を行っている。さらに、半導体装置と放熱板との間には放熱特性を改善するために熱伝導率の高い基板、すなわち、サブマウント材を介在させる場合がある。このサブマウント材としては、窒化アルミニウム(AlN)などが挙げられる。
特許文献1には、Ti,Pt,Auの順に積層された金属層で被覆されたサブマウントにおいて、Au上にさらに、TiとPtからなる半田密着層と半田層とを介して、半導体発光素子を搭載したサブマウント構造が開示されている。半導体発光素子を半田層に接合した際に、半導体発光素子との接合強度が40MPa以上となり、また、サブマウントに用いる基板の表面粗さ(Ra)は、好ましくは1μm以下、より好ましくは0.1μm以下としている。そして、表面粗さが1μmを超える場合、半導体発光素子の接合時にサブマウントとの間に隙間が発生しやすくなり、このため、半導体発光素子の冷却効果が低下することが記載されている。
特許文献2には、AlNからなる基板にTi,Pt,Auの順に積層された金属層で被覆されたサブマウントにおいて、基板の表面粗さ(Ra)を、0.1から0.5μmにすることによって、上記成膜金属のアンカー効果により、熱サイクルに耐え、AlN基板に対して高い接合強度を持ったサブマウントを提供できることと、AlN基板の表面粗さを過小にした場合は十分な接合強度を得ることが出来ないとの比較例が開示されている。
ところで、サブマウントと半導体装置を接合する場合に、一つの要求としてその接合強度がある。従来技術では、高価な貴金属によって密着層を設けたり、または半田層の底面に配置される電極層と基板の間の接着強度を高めるために基板そのものの表面粗さを調整したりしていた。
また、サブマウントに回路パターンを形成し、半導体装置を搭載する場合がある。電極層のような微細なパターニングを比較的容易に形成する方法としてフォトリソグラフィ法がある。この方法によれば、1μm単位でのパターニングが可能である。
さらに、フォトリソグラフィ法を用いた具体的な電極形成方法としては、リフトオフ方式が主流である。リフトオフ方式は、予めレジストをスピン塗布装置などで一面に塗布した後、先にフォトリソグラフィ法により、パターニングを実施する。しかる後に、電極を蒸着法やスパッタ法により成膜し、レジストを溶解し、レジストの上面に成膜された部分を除去することによって所定の電極形成を行う。しかしながら、フォトリソグラフィ法によりパターニング露光後の現像において、電極として蒸着させるサブマウント基板表面と現像液が直接触れ合うため、基板材質によっては基板表面が腐食等で荒らされてしまうことがある。
特開2002−368020号公報
従来技術のサブマウントにおいて、サブマウント基板と半田層との間や電極層と半田層との間の接着強度が低下するので、それらの間に密着層を設けることで対処すると、密着層の形成及びそのパターニングなどの余分な工程を必要とする。そのため、製造コストが余計にかかってしまう。また、密着層には貴金属がよく用いられるため、材料コストが余計にかかるという課題がある。
また、電極層のパターン形成の工程において、サブマウント基板表面と現像液とが直接触れ合うため、基板材質によっては基板表面が腐食等で荒らされると、その後の半田層形成に悪影響を及ぼすという課題がある。
本発明は上記課題に鑑み、サブマウントを構成する各層、特にサブマウント基板と電極層、電極層と半田層の各密着性が良好な、サブマウント及びその製造方法を提供することを目的としている。
本発明者らは鋭意研究を重ねた結果、サブマウントにおいて、特に、サブマウント基板とその上に形成する各層との蜜着強度が、例えば、サブマウント基板の表面の炭素化合物の存在が、サブマウント基板と電極との密着強度に影響を及ぼしているとの知見を得て、本発明を完成するに至った。
上記目的を達成するため、本発明のサブマウントは、サブマウント基板と、サブマウント基板の表面に形成される電極層と、電極層上に形成される半田層と、を含み、サブマウント基板と電極層との間に形成される界面近傍及び/又は電極層と半田層との間に形成される界面近傍における炭素濃度が1×1020atoms/cm3 以下であることを特徴とする。
また、本発明の別のサブマウントは、サブマウント基板と、サブマウント基板上に形成される基板保護層と、基板保護層上に形成される電極層と、電極層上に形成される半田層と、を含み、サブマウント基板と基板保護層と電極層と半田層との互いに接する界面近傍の少なくとも一つ以上の界面近傍における炭素濃度が、1×1020atoms/cm3 以下であることを特徴とする。
さらに、本発明のサブマウントは、サブマウント基板と、サブマウント基板上に形成される基板保護層と、基板保護層上に形成される電極層と、電極層上に形成される密着層と、密着層上に形成される半田層と、を含み、サブマウント基板と基板保護層との界面近傍、基板保護層と電極層との界面近傍、電極層と密着層との界面近傍、密着層と半田層との界面近傍の少なくとも一つ以上の界面近傍における炭素濃度を、1×1020atoms/cm3 以下とすることを特徴とする。
上記構成において、好ましくは、さらに、半田層上に半田保護層が形成されており、半田層と半田保護層との間に形成される界面近傍における炭素濃度を、1×1020atoms/cm3 以下とする。
サブマウント基板は、好ましくは、窒化物系セラミックスからなる。窒化物系セラミックスは、好ましくは窒化アルミニウムからなる。
上記構成によれば、サブマウントを構成するサブマウント基板と、その上に形成される各層との界面近傍に存在する炭素濃度を1×1020atoms/cm3 以下とするにより、サブマウント基板上と電極層の密着強度、あるいは、他の各層同士の密着強度を向上させることができる。したがって、サブマウントを半導体装置と強固に接合することができる。このため、本発明のサブマウントを用いた半導体装置における温度上昇が小さくなり、半導体装置の性能や寿命を向上させることができる。
サブマウントを製造する方法は、サブマウント基板と、サブマウント基板上に形成される電極層と、該電極層上に形成される半田層と、を含むサブマウントの製造方法であって、サブマウント基板の電極層を形成する領域表面及び/又は上記電極層の半田層を形成する領域表面に対し、炭素濃度を減少する表面洗浄工程を施すことを特徴とする。
上記構成において、好ましくは、さらに、サブマウント基板と電極層との間に基板保護層を形成する工程を含み、基板保護層及び/又は電極層の形成前に、それが形成される領域表面の炭素濃度を減少する表面洗浄工程が施される。
好ましくは、さらに、電極層と半田層の間に密着層を形成する工程を含み、電極層及び/又は半田層の形成前に、それが形成される領域表面の炭素濃度を減少する表面洗浄工程が施される。
また、好ましくは、さらに、半田層上に半田保護層を形成する工程を含み、半田保護層の形成前に、半田層表面の炭素濃度を減少する表面洗浄工程が施される。
上記表面洗浄は、紫外線オゾン処理法又はプラズマアッシャー法で行う。
上記製造方法によれば、サブマウント基板と電極層との密着、あるいは、サブマウント基板上に形成される各層同士の密着性に優れたサブマウントを低コストで、かつ、歩留まりよく製造することができる。
本発明によれば、サブマウント基板と電極層との密着や、サブマウント基板上に形成される各層同士の密着性に優れたサブマウントを提供することができる。また、特に、貴金属を多用しないでも密着性を向上させることができるので、製造工程の短縮と製造コストの低減化を図ることができる。したがって、サブマウントを、量産性よく、低コストで製造することができる。
以下、本発明の実施の形態を図面により詳細に説明する。
本発明のサブマウントの構造について、図を参照しながら説明する。
図1は、本発明のサブマウント1の構造を模式的に示す断面図である。本発明のサブマウント1は、図1に示すように、サブマウント基板2の片面又は両面に、サブマウント基板2の一部又は全部を覆うように電極層3が形成され、この電極層3の表面の所定箇所に半田層4が形成されている。
ここで、電極層3の所定箇所としては、発光ダイオードなどの場合には、電極層の全面でもよいし、電極パターンであってもよい。また、電極層3の一部には金線を接続し、電気回路を形成してもよい。
サブマウント基板2としては、熱伝導率の高い窒化アルミニウム(AlN)、シリコンカーバイド(SiC)、ダイヤモンドIIaなどを用いることができる。また、サブマウント基板2の側面にも、上記と同様な電極層を形成してサブマウント基板2の上面と下面を電気的に接続してもよい。
電極層3としては、金属が望ましく、特に、金、白金、銀、銅、鉄、アルミニウム、チタン、タングステンの何れかを用いることができる。
半田層4については、鉛(Pb)を用いない、すなわち、Pbフリー半田が望ましい。さらには、銀,金,銅,亜鉛(Zn),ニッケル(Ni),インジウム(In),ガリウム(Ga),ビスマス(Bi),アルミニウム,スズ(Sn)のうち、2種類以上の元素を含んだ半田を好ましく用いることができる。
本発明のサブマウント1の特徴は、サブマウント基板2と電極層3との界面及び界面近傍における炭素の量を所定濃度以下にすることで、サブマウント基板2と電極層3との密着性を向上させたことにある。なお、本発明においては、界面及び界面近傍を含めて界面近傍と呼ぶ。さらには、電極層3と半田層4との界面近傍における炭素の量を所定濃度以下にして、密着性を向上させてもよい。
ここで、不純物である炭素の濃度は、サブマウント基板2、電極層3、半田層4の各界面近傍に対して炭素の量を、1×1020atoms/cm3 以下とする。この範囲を越えると、サブマウント基板2、電極層3、半田層4の各界面近傍の密着性が悪くなるので好ましくない。
これにより、特に、サブマウント基板2と、電極層3との間や、後述するように、サブマウント1と半導体装置とを強固に接合することができる。
図2は、図1とは異なるサブマウント15の構造を模式的に示す断面図である。サブマウント15が図1に示したサブマウント1と異なる点は、サブマウント基板2と電極層3との間に、サブマウント基板2の一部又は全部を覆うように基板保護層5を設けたことである。この基板保護層5は、サブマウント1の製造において最初に全面に被覆する層であり、基板保護層5上に形成される電極層3や半田層4の工程においてエッチングなどによりサブマウント基板2の表面が腐蝕されるのを防止する保護層である。
ここで、基板保護層5としては、サブマウント基板2の腐蝕を防止できる金属であり、かつ、電極層3とは異なる金属が望ましく、チタン(Ti)、白金(Pt)、ニッケル(Ni)、タングステン(W)、モリブデン(Mo)、銀(Ag)、銅(Cu)、鉄(Fe)、アルミニウム(Al)、金(Au)の何れかを用いることができる。
本発明のサブマウント15において、サブマウント基板2と基板保護層5との界面近傍における炭素の量を1×1020atoms/cm3 以下とすることにより、サブマウント基板2と基板保護層5との密着を良好に行なうことができる。さらには、電極層3と半田層4との界面近傍における炭素の量を1×1020atoms/cm3 以下とすることにより、この界面近傍の密着性を向上させることができる。
さらに、これらの変形例として、図3に示すサブマウント20のように、さらに、電極層3と半田層4との間に密着層6を介在させることで、電極層3と密着層6、密着層6と半田層4の各層間の密着性を高めてもよい。密着層6としては、上記基板保護層5と同様の金属でよく、チタンを好適に用いることができる。
また、これらの変形例として、図4に示すサブマウント25のように、半田層4上に、半田層の酸化を防止するためなどに、さらに、半田保護層7を形成してもよい。
次に、本発明のサブマウントによる半導体装置の実装について説明する。
図5は、本発明のサブマウントに半導体装置を搭載した構造を模式的に示す断面図である。図5では、図2に示したサブマウント15に半導体装置を搭載した場合を示すが、他のサブマウント1,20,25についても同様である。
図5に示すように本発明のサブマウント15において、半導体装置8は半田層4aにより半田接合される。ここで、半導体素子は、レーザーダイオード又は発光ダイオードのような発光素子、ダイオード、高周波増幅やスイッチングに使用されるトランジスタやサイリスタのような能動素子、集積回路などである。
本発明のサブマウント1,15,20,25の特徴は、サブマウント基板2と電極層3との界面近傍、サブマウント基板2と基板保護層5との界面近傍、さらには、電極層3と半田層4との界面近傍における炭素の量を上記の所定量以下とすることにより、各界面近傍での密着性が向上し、サブマウント1と半導体装置8との接合性が向上する。また、従来用いていた、所謂密着層を使用しなくて済むので、サブマウント1,15,20,25の製造工程や使用材料を減らすことができる。このため低コストのサブマウントを提供することができる。
次に、本発明のサブマウントの製造方法について説明する。
以下では、図2に示したサブマウント15の製造方法について説明する。最初に、サブマウント基板2を用意し、その両面をラッピング装置により研削する。さらに、ポリッシング装置などを用いて仕上げ研磨を実施し、サブマウント基板2表面の平均粗さを、0.1μm未満、より望ましくは、0.05μm未満とする。
次に、サブマウント基板2の表面洗浄化を行う。この表面洗浄化は、紫外線オゾン処理法や酸素などによるプラズマアッシャー法などを用いて行うことが好ましく、サブマウント基板2の表面に付着した炭素化合物を除去し、炭素濃度を上記所定値以下とする。
次に、表面洗浄を行ったサブマウント基板2表面全体に、基板保護層5aを形成する。この基板保護層5aは、真空蒸着装置やスパッタリング装置を用いた蒸着法により形成することができる。上記表面清浄化により、サブマウント基板2と基板保護層5aとの密着を良好にできる。
次に、フォトリソグラフィ法によるパターニングを行う。具体的には、サブマウント基板2の表面全体に対してスピナーを用いてレジストを均一に塗布した後、ベーキング炉によって所定のベーキングを行い、マスクアライナー装置を用いてガンマ線コンタクト露光を行う。
露光後、テトラメチルアミン系の現像液により、電極層3aとなる部分のレジストを溶解し、基板保護層5aを露出させる。
そして、真空蒸着装置などにより電極層3aとなる金属を蒸着し、アセトンを用いてレジスト全体を溶解させることにより、電極層3a以外の金属をリフトオフにより除去し、所定の電極層3aを形成する。この電極層3aの形成前に、基板保護層5aの表面洗浄化を行い、基板保護層5aの表面に付着した炭素化合物を除去し、電極層3a表面の炭素濃度を上記所定値以下とすることが望ましい。この表面洗浄化は、紫外線オゾン処理や酸素プラズマアッシャー法などを用いて行うことができる。
これにより、基板保護層5aと電極層3aとの密着性を向上させることができる。
次に、上記電極層3aの形成と同様に、フォトリソグラフィ法及び真空蒸着法を用いたリフトオフを行って、電極層3aの一部に半田層4aを形成する。このとき、半田層の真空蒸着を行う前に、露出した電極層3aの表面に対して上記と同様にして、表面洗浄化を行い、電極層3a表面に付着した炭素化合物を除去し、電極層3a表面の炭素濃度を上記所定値以下とすることが望ましい。
これにより、電極層3aと半田層4aとの密着性を向上させることができる。
そして、サブマウント基板2表面に残存して露出している基板保護層5aを、エッチングにより除去し、サブマウント基板2の表面を露出する。
最後に、得られたサブマウント基板2を、ダイシング装置などを用いて所定のサブマウント1の寸法に分割する。
このように、本発明では、サブマウント基板2、基板保護層5a、電極層3a、半田層4aを形成する前に、これらの露出した領域表面のそれぞれに対して、紫外線オゾン処理法又は酸素プラズマアッシャー法で、露出した表面に付着している炭素化合物を除去し、その表面に存在する炭素濃度を上記所定値以下とすることにより、サブマウント基板2に形成する各層同士の密着性を向上させることができる。
なお、電極層3aと半田層4aとの間に密着層を形成する場合でも、半田層4aを形成する前に、電極層3aの表面洗浄化を行って炭素濃度を所定値以下とすることができる。さらに、半田層4a上に半田保護層7を形成する場合でも、半田層4aの表面洗浄化を行って、炭素濃度を所定値以下とすることができる。
以上、本発明のサブマウント15の製造方法について説明したが、他のサブマウント1,20,25についても同様に製造することができる。例えば、サブマウント25において、密着層6を挿入する場合には、密着層6の形成前に電極層3a表面の炭素を減少させる表面処理を行なえばよい。また、各サブマウント1,15,20,25において、半田保護層7を挿入する場合には、半田保護層7の形成前に半田層4表面の炭素を減少させる表面処理を行なえばよい。
以下、実施例に基づいて、本発明をさらに詳細に説明する。
最初に、実施例1のサブマウント1の製造方法について説明する。
高熱伝導性(230W/mK)である55mm角、厚さ0.3mmの焼結窒化アルミニウム基板2の両面をラッピング装置によって研削し、ポリッシング装置を用いて仕上げ研磨を実施した。
次に、フォトリソグラフィ法によるパターニングを行うため、基板表面全体にスピナーを用いてレジストを均一塗布した後、ベーキング炉によって所定のベーキングを行い、マスクアライナー装置を用いてガンマ線コンタクト露光を行った。露光用のマスクは1mm角のサブマウント寸法で2500個分を同時にパターニングできるように、マスクを設計した。
露光後、テトラメチルアミン系液現像液により、電極層3aとなる部分のレジストを溶解し、サブマウント基板2を露出させた。
次に、露出したサブマウント基板2表面の炭素除去を、酸素プラズマアッシャー処理(圧力1Pa、高周波電力300W、2分間処理)による表面清浄化を行い、真空蒸着装置により金を蒸着した。
次に、アセトンを用いてレジスト全体を溶解させることにより、電極層3a以外のAuをリフトオフ除去し、所定の電極層3aを形成した。電極層3aの厚さは0.1μmであり、そのサイズは両面共に800μm角であった。
続いて、電極層3aと同様にフォトリソグラフィ法および真空蒸着装置を用い、窒化アルミニウム基板2表面に形成した電極層3aの一部に、酸素プラズマアッシャー処理(圧力1Pa、高周波電力300W、2分間処理)による炭素低減をする表面清浄化を行ない、3.3μmの半田層4aを形成した。半田層4aの成分は、Ag及びSnである。半田層4aのサイズは、半導体素子接合面が400μm角、サブマウント接合面が800μm角である。
最後に、得られた窒化アルミニウム基板2を、ダイシング装置を用いて、サブマウント2の寸法として、1mm角に切断し、実施例1のサブマウント1を製造した。
各層の形成前の表面清浄化を紫外線オゾン処理(大気圧、240W,30分)で行なった以外は、実施例1と同様にしてサブマウント1を製造した。
電極層3aを厚さ2μm形成した以外は、実施例1と同様にしてサブマウント1を製造した。
次に、比較例について説明する。
(比較例)
実施例1における酸素プラズマアッシャー処理による表面処理を行わずに、従来の表面洗浄を行なった以外は実施例1と同様にして比較例のサブマウントを製造した。上記実施例及び比較例の電極層の厚みや後述する界面近傍における炭素濃度などを表1に示す。
次に、実施例及び比較例で得たサブマウントの諸特性について説明する。
先ず、実施例1,2及び比較例でサブマウントを作製する工程において、電極層3a上に半田層4aを形成する前の各サンプルについて、炭素濃度をESCA(Electron Spectroscopy for Chemical Analysis )法により測定した。炭素濃度比は、各サンプルにおいて、炭素ピーク強度を下地である電極層3aの金ピーク強度で規格化することで算出した。
図6は、実施例及び比較例の半田層4aを形成する前の電極層表面の炭素濃度比をESCAで測定した結果を示す。図の縦軸の炭素濃度比は、実施例及び比較例において、炭素ピーク強度を下地である電極層3aの金ピーク強度で規格化することで算出した。
図6から明らかなように、電極層3aの表面の炭素濃度比は、酸素プラズマアッシャー処理を行った実施例1では約0.028であり、紫外線オゾン処理を行った実施例2では約0.025であった。
一方、これらの表面洗浄処理を行わなかった比較例1では、電極層3aの表面の炭素濃度比は、約0.085で、実施例1及び2と比べておよそ3倍となった。
次に、実施例及び比較例のサブマウント製造後の半田層4aの深さ方向に対する炭素濃度を、SIMS(Secondary Ion Mass Spectroscopy )により測定した。この場合、電極層3aと半田層4aとの界面近傍を精度良く分析するためには、実施例1及び2は電極層3aの厚さが0.1μmと薄すぎるので、実施例3において電極層3a層を厚くし、SIMS測定を実施した。
図7は、実施例1のサンプルにおいて半田層4aの深さ方向に対する炭素濃度分布をSIMSで測定した結果を示す図である。縦軸は炭素濃度(atom/cm3 )であり、横軸は深さ方向の距離(μm)を示す。図において、点線で示す界面近傍の左側が半田層4a側であり、右側が電極層3a側である。
図7から明らかなように、電極層3aと半田層4aとの界面近傍の炭素濃度は1×1020atoms/cm3 であり、半田層4a内の炭素濃度は1×1016atoms/cm3 以下であった。なお、分析下限は5×1015atoms/cm3 である。
図8は、実施例及び比較例の電極層3aと半田層4aとの界面近傍における炭素濃度をSIMSで測定した結果を示す図である。縦軸は実施例1〜3及び比較例の炭素濃度(atom/cm3 )を示している。
図8から明らかなように、実施例1〜3と比較例の界面近傍における炭素濃度は、それぞれ、1×1020atoms/cm3 、9×1019atoms/cm3 、3.2×1019atoms/cm3 ,3×1020atoms/cm3 であり、実施例においては、比較例に対して界面近傍の炭素濃度を約1/3以下に低減できることが分かった。
次に、実施例及び比較例のサブマウントの各層の密着性について説明する。
実施例及び比較例のサブマウントに直接評価用テープを付着して評価用テープによるテープ剥離テストと、剥離状態の観察を行った。ここで、サンプル数は、実施例及び比較例共に各100個とした。
図9は、実施例及び比較例のテープ剥離率を示す図である。図において、縦軸はテープ剥離率(%)である。
図9から明らかなように、実施例1〜3では、何れもテープ剥離による半田層4aの剥離は発生しなかった。しかしながら、比較例のテープ剥離率は65%となり、半田層4aが剥離し易いことが判明した。そして、比較例のテープ剥離した箇所は何れも、電極層3aと半田層4aとの間であり、比較例の場合には、電極層3a及び半田層4a間の接合力が低下していることが分かった。
図10(A),(B)はそれぞれ、実施例1で作製したサブマウント1に対して、テープ剥離テストを行った後のサブマウント1の上面から観察した光学顕微鏡像と、その説明図である。倍率は181倍である。
図10から明らかなように、金からなる電極層3a上に四角上にパターニングされた半田層4aが形成されており、剥離が生じていないことが分かる。
図11(A),(B)はそれぞれ、比較例で作製したサブマウント1に対して、テープ剥離テストを行った結果、半田層4aが剥離したサブマウント1の上面から観察した光学顕微鏡像と、その説明図である。倍率は181倍である。
図11から、金からなる電極層3a上に形成した半田層4aにおいては、その一部が剥がれており、剥がれなかった領域4cだけが観察され、電極層3aと半田層4aとの間で剥離が生じていることが分かる。
上記実施例及び比較例によれば、半導体装置7を搭載するサブマウント1において、電極層3aと半田層4aとの界面近傍の炭素濃度を調整することにより、電極層3aに対して半田層4aの密着性を向上させることができた。
本発明は、上記実施例に記載の発光ダイオード、GaAs−GaAlAs系のDH構造、チップ構造、パッケージ構造に限定されるものではなく、裏面電極を有する半導体装置であれば適用でき、特許請求の範囲に記載した発明の範囲内で種々の変形が可能で、それらも本発明の範囲内に含まれることはいうまでもない。例えば、ステムを用いた発光ダイオードだけに限定されることなく、各種リードフレームや表面実装パッケージを用いた半導体装置7に使用できる。
本発明のサブマウントの構造を模式的に示す断面図である。 図1とは異なるサブマウントの構造を模式的に示す断面図である。 本発明のサブマウントの変形例の構造を模式的に示す断面図である。 本発明のサブマウントの別の変形例の構造を模式的に示す断面図である。 本発明のサブマウントに半導体装置を搭載した構造を模式的に示す断面図である。 実施例及び比較例の半田層を形成する前の電極層表面の炭素濃度比をESCAで測定した結果を示す図である。 実施例1のサンプルにおいて半田層の深さ方向に対する炭素濃度分布をSIMSで測定した結果を示す図である。 実施例及び比較例の電極層と半田層との界面近傍における炭素濃度をSIMSで測定した結果を示す図である。 実施例及び比較例のテープ剥離率を示す図である。 (A),(B)はそれぞれ、実施例1で作製したサブマウントに対してテープ剥離テストを行った後のサブマウントの上面から観察した光学顕微鏡像と、その説明図である。 (A),(B)はそれぞれ、比較例で作製したサブマウントに対してテープ剥離テストを行った結果、半田層が剥離したサブマウントの上面から観察した光学顕微鏡像と、その説明図である。
符号の説明
1,15,20,25:サブマウント
2:サブマウント基板
3(3a,3b):電極層
4(4a,4b):半田層
4c:半田層が剥がれなかった領域
5(5a,5b):基板保護層
6(6a,6b):密着層
7:半田保護層
8:半導体装置(発光ダイオード)

Claims (12)

  1. サブマウント基板と、
    該サブマウント基板上に形成される電極層と、
    該電極層上に形成される半田層と、を含み、
    上記サブマウント基板と電極層との間に形成される界面近傍及び/又は上記電極層と半田層との間に形成される界面近傍における炭素濃度が、1×1020atoms/cm3 以下であることを特徴とする、サブマウント。
  2. サブマウント基板と、
    該サブマウント基板上に形成される基板保護層と、
    該基板保護層上に形成される電極層と、
    該電極層上に形成される半田層と、を含み、
    サブマウント基板と基板保護層との界面近傍、該基板保護層と電極層との界面近傍、該電極層と半田層との界面近傍の少なくとも一つ以上の界面近傍における炭素濃度が、1×1020atoms/cm3 以下であることを特徴とする、サブマウント。
  3. サブマウント基板と、
    該サブマウント基板上に形成される基板保護層と、
    該基板保護層上に形成される電極層と、
    該電極層上に形成される密着層と、
    該密着層上に形成される半田層と、を含み、
    サブマウント基板と基板保護層との界面近傍、該基板保護層と電極層との界面近傍、該電極層と密着層との界面近傍、該密着層と半田層との界面近傍の少なくとも一つの以上の界面近傍における炭素濃度を、1×1020atoms/cm3 以下とすることを特徴とする、サブマウント。
  4. 前記半田層上に、さらに半田保護層が形成されており、前記半田層と該半田保護層との間に形成される界面近傍における炭素濃度が、1×1020atoms/cm3 以下であることを特徴とする、請求項1〜3の何れかに記載のサブマウント。
  5. 前記サブマウント基板が、窒化物系セラミックスからなることを特徴とする、請求項1〜3の何れかに記載のサブマウント。
  6. 前記窒化物系セラミックスが、窒化アルミニウムからなることを特徴とする、請求項5に記載のサブマウント。
  7. サブマウント基板と、
    該サブマウント基板上に形成される電極層と、
    該電極層上に形成される半田層と、を含むサブマウントの製造方法であって、
    サブマウント基板の電極層を形成する領域表面及び/又は上記電極層の半田層を形成する領域表面に対し、炭素濃度を減少する表面洗浄工程を施すことを特徴とする、サブマウントの製造方法。
  8. 前記サブマウント基板と電極層との間に、さらに基板保護層を形成する工程を含み、上記サブマウント基板の該基板保護層を形成する領域表面及び/又は該基板保護層の上記電極層を形成する領域表面に対し、炭素濃度を減少する表面洗浄工程を施すことを特徴とする、請求項7に記載のサブマウントの製造方法。
  9. 前記電極層と半田層の間に、さらに密着層を形成する工程を含み、上記電極層の該密着層を形成する領域表面及び/又は該密着層の上記半田層を形成する領域表面に対し、炭素濃度を減少する表面洗浄工程を施すことを特徴とする、請求項7に記載のサブマウントの製造方法。
  10. 前記半田層上に、さらに半田保護層を形成する工程を含み、該半田保護層の形成前に、前記半田層表面の炭素濃度を減少する表面洗浄工程を施すことを特徴とする、請求項7に記載のサブマウントの製造方法。
  11. 前記炭素濃度を、1×1020atoms/cm3 以下とすることを特徴とする、請求項7〜10の何れかに記載のサブマウントの製造方法。
  12. 前記表面洗浄は、紫外線オゾン処理法又はプラズマアッシャー法で行うことを特徴とする、請求項7〜10の何れかに記載のサブマウントの製造方法。
JP2005105045A 2005-03-18 2005-03-31 サブマウント及びその製造方法 Pending JP2006286944A (ja)

Priority Applications (15)

Application Number Priority Date Filing Date Title
JP2005105045A JP2006286944A (ja) 2005-03-31 2005-03-31 サブマウント及びその製造方法
TW101142162A TWI514522B (zh) 2005-03-18 2006-03-14 副載置片及其製造方法
TW095108527A TWI462236B (zh) 2005-03-18 2006-03-14 副載置片及其製造方法
EP12178601A EP2521174A2 (en) 2005-03-18 2006-03-17 Submount and method of manufacturing the same
KR1020077021779A KR20070110889A (ko) 2005-03-18 2006-03-17 서브 마운트 및 그 제조 방법
CN2009101680533A CN101916746B (zh) 2005-03-18 2006-03-17 副安装座及其制造方法
US11/908,861 US8472208B2 (en) 2005-03-18 2006-03-17 Submount and method of manufacturing the same
CN 200910168047 CN101656236B (zh) 2005-03-18 2006-03-17 副安装座及其制造方法
KR1020107008351A KR20100059986A (ko) 2005-03-18 2006-03-17 서브 마운트 및 그 제조 방법
KR1020107008352A KR20100059987A (ko) 2005-03-18 2006-03-17 서브 마운트 및 그 제조 방법
CN200680012991.9A CN101194359B (zh) 2005-03-18 2006-03-17 副安装座及其制造方法
EP06729450A EP1868241A4 (en) 2005-03-18 2006-03-17 AUXILIARY MOUNTING AND METHOD OF MANUFACTURING THE SAME
PCT/JP2006/305461 WO2006098454A1 (ja) 2005-03-18 2006-03-17 サブマウントおよびその製造方法
EP12178594.3A EP2521173A3 (en) 2005-03-18 2006-03-17 Submount and method of manufacturing the same
US13/206,389 US8581106B2 (en) 2005-03-18 2011-08-09 Submount

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005105045A JP2006286944A (ja) 2005-03-31 2005-03-31 サブマウント及びその製造方法

Publications (1)

Publication Number Publication Date
JP2006286944A true JP2006286944A (ja) 2006-10-19

Family

ID=37408511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005105045A Pending JP2006286944A (ja) 2005-03-18 2005-03-31 サブマウント及びその製造方法

Country Status (1)

Country Link
JP (1) JP2006286944A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008047604A (ja) * 2006-08-11 2008-02-28 Tokuyama Corp メタライズ基板、半導体装置
WO2011126135A1 (ja) * 2010-04-09 2011-10-13 ローム株式会社 Ledモジュール
JP2012190905A (ja) * 2011-03-09 2012-10-04 Hitachi Cable Ltd 半導体発光素子の製造方法
US8404359B2 (en) 2006-03-31 2013-03-26 Dowa Electronics Materials Co., Ltd. Solder layer and electronic device bonding substrate and submount using the same
JP2017011174A (ja) * 2015-06-24 2017-01-12 株式会社リコー 面発光レーザアレイ、レーザ装置、点火装置、及び内燃機関

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258360A (ja) * 2002-03-06 2003-09-12 Sumitomo Electric Ind Ltd サブマウントおよび半導体装置
JP2003309223A (ja) * 2002-04-17 2003-10-31 Hitachi Ltd 半導体装置及びその製造方法、電子装置及びその製造方法
JP2004509470A (ja) 2000-09-12 2004-03-25 ルミナリー ロジック リミテッド 透明または半透明の基板上に形成された半導体発光素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004509470A (ja) 2000-09-12 2004-03-25 ルミナリー ロジック リミテッド 透明または半透明の基板上に形成された半導体発光素子
JP2003258360A (ja) * 2002-03-06 2003-09-12 Sumitomo Electric Ind Ltd サブマウントおよび半導体装置
JP2003309223A (ja) * 2002-04-17 2003-10-31 Hitachi Ltd 半導体装置及びその製造方法、電子装置及びその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8404359B2 (en) 2006-03-31 2013-03-26 Dowa Electronics Materials Co., Ltd. Solder layer and electronic device bonding substrate and submount using the same
JP2008047604A (ja) * 2006-08-11 2008-02-28 Tokuyama Corp メタライズ基板、半導体装置
WO2011126135A1 (ja) * 2010-04-09 2011-10-13 ローム株式会社 Ledモジュール
CN102834942A (zh) * 2010-04-09 2012-12-19 罗姆股份有限公司 Led模块
JPWO2011126135A1 (ja) * 2010-04-09 2013-07-11 ローム株式会社 Ledモジュール
JP5939977B2 (ja) * 2010-04-09 2016-06-29 ローム株式会社 Ledモジュール
US9722157B2 (en) 2010-04-09 2017-08-01 Rohm Co., Ltd. LED module
US11605765B2 (en) 2010-04-09 2023-03-14 Rohm Co., Ltd. LED module
JP2012190905A (ja) * 2011-03-09 2012-10-04 Hitachi Cable Ltd 半導体発光素子の製造方法
JP2017011174A (ja) * 2015-06-24 2017-01-12 株式会社リコー 面発光レーザアレイ、レーザ装置、点火装置、及び内燃機関

Similar Documents

Publication Publication Date Title
TWI436436B (zh) 金屬-陶瓷複合基板及其製造方法
JP2006261569A (ja) サブマウントおよびその製造方法
TWI243488B (en) Electrical contact-area for optoelectronic semiconductor-chip and its production method
JP6462747B2 (ja) 半導体チップ及び半導体装置
JP2015119170A (ja) 半導体チップの製造方法、半導体チップ、及び半導体装置
EP1868241A1 (en) Submount and method for manufacturing same
JP2011253925A (ja) 発光装置の製造方法
US8476166B2 (en) Manufacturing method of semiconductor device
US20220246475A1 (en) Component and Method of Manufacturing a Component Using an Ultrathin Carrier
TW200832580A (en) Power MOSFET wafer level chip-scale pakage
JP4612534B2 (ja) 半導体装置の製造方法
JP2006286944A (ja) サブマウント及びその製造方法
TWI411069B (zh) 銲錫層、使用該銲錫層之散熱基板及其製造方法
JPH0722435A (ja) 半導体装置およびその製造方法
JP2005117035A (ja) フリップチップ型窒化ガリウム系半導体発光素子およびその製造方法
KR100631129B1 (ko) 수직구조 질화갈륨계 발광다이오드 소자의 제조방법
JP2016167574A (ja) 半導体装置の製造方法
JP2010050422A (ja) 耐熱性半導体パッケージ及びパッケージの製造方法
JP7240008B2 (ja) マイクロ電子デバイスのための保護層を備えたダイ取り付け表面銅層
JPH0567847A (ja) 半導体装置の製造方法
JP2024003845A (ja) セラミックス薄膜メタライズ基板の製造方法、チップオンサブマウントの製造方法、および、半導体モジュールの製造方法
US20150056730A1 (en) Semiconductor device and method for manufacturing the same
JP2008244167A (ja) サブマウントおよび半導体装置
JP2007081412A (ja) サブマウント材用基板
JP2001274190A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070911

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110917

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120521

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120522

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120528

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130607