JP2006286944A - Sub-mount and manufacturing method thereof - Google Patents
Sub-mount and manufacturing method thereof Download PDFInfo
- Publication number
- JP2006286944A JP2006286944A JP2005105045A JP2005105045A JP2006286944A JP 2006286944 A JP2006286944 A JP 2006286944A JP 2005105045 A JP2005105045 A JP 2005105045A JP 2005105045 A JP2005105045 A JP 2005105045A JP 2006286944 A JP2006286944 A JP 2006286944A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- submount
- substrate
- electrode layer
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Abstract
Description
本発明は、半導体装置を搭載するサブマウント及びその製造方法に関する。 The present invention relates to a submount for mounting a semiconductor device and a manufacturing method thereof.
通常、半導体装置をパッケージ化する際には、放熱板あるいは放熱器に搭載し、半導体装置から発生する熱の放熱を行っている。さらに、半導体装置と放熱板との間には放熱特性を改善するために熱伝導率の高い基板、すなわち、サブマウント材を介在させる場合がある。このサブマウント材としては、窒化アルミニウム（ＡｌＮ）などが挙げられる。 Usually, when a semiconductor device is packaged, it is mounted on a heat sink or a radiator to dissipate heat generated from the semiconductor device. Further, a substrate having high thermal conductivity, that is, a submount material may be interposed between the semiconductor device and the heat sink to improve heat dissipation characteristics. Examples of the submount material include aluminum nitride (AlN).
特許文献１には、Ｔｉ，Ｐｔ，Ａｕの順に積層された金属層で被覆されたサブマウントにおいて、Ａｕ上にさらに、ＴｉとＰｔからなる半田密着層と半田層とを介して、半導体発光素子を搭載したサブマウント構造が開示されている。半導体発光素子を半田層に接合した際に、半導体発光素子との接合強度が４０ＭＰａ以上となり、また、サブマウントに用いる基板の表面粗さ（Ｒａ）は、好ましくは１μｍ以下、より好ましくは０．１μｍ以下としている。そして、表面粗さが１μｍを超える場合、半導体発光素子の接合時にサブマウントとの間に隙間が発生しやすくなり、このため、半導体発光素子の冷却効果が低下することが記載されている。 In Patent Document 1, in a submount covered with a metal layer laminated in the order of Ti, Pt, and Au, a semiconductor light emitting device is further provided on Au via a solder adhesion layer and a solder layer made of Ti and Pt. A submount structure in which is mounted is disclosed. When the semiconductor light emitting element is bonded to the solder layer, the bonding strength with the semiconductor light emitting element is 40 MPa or more, and the surface roughness (Ra) of the substrate used for the submount is preferably 1 μm or less, more preferably 0. 1 μm or less. And when surface roughness exceeds 1 micrometer, it will be easy to produce a clearance gap between submounts at the time of joining of a semiconductor light emitting element, and this describes that the cooling effect of a semiconductor light emitting element falls.
特許文献２には、ＡｌＮからなる基板にＴｉ，Ｐｔ，Ａｕの順に積層された金属層で被覆されたサブマウントにおいて、基板の表面粗さ（Ｒａ）を、０．１から０．５μｍにすることによって、上記成膜金属のアンカー効果により、熱サイクルに耐え、ＡｌＮ基板に対して高い接合強度を持ったサブマウントを提供できることと、ＡｌＮ基板の表面粗さを過小にした場合は十分な接合強度を得ることが出来ないとの比較例が開示されている。 In Patent Document 2, in a submount covered with a metal layer in which Ti, Pt, and Au are laminated in this order on a substrate made of AlN, the surface roughness (Ra) of the substrate is set to 0.1 to 0.5 μm. Therefore, it is possible to provide a submount that can withstand a thermal cycle and has a high bonding strength with respect to the AlN substrate due to the anchor effect of the deposited metal, and sufficient bonding when the surface roughness of the AlN substrate is too small. A comparative example is disclosed that the strength cannot be obtained.
ところで、サブマウントと半導体装置を接合する場合に、一つの要求としてその接合強度がある。従来技術では、高価な貴金属によって密着層を設けたり、または半田層の底面に配置される電極層と基板の間の接着強度を高めるために基板そのものの表面粗さを調整したりしていた。 By the way, when joining a submount and a semiconductor device, the joining strength is one requirement. In the prior art, an adhesion layer is provided by an expensive noble metal, or the surface roughness of the substrate itself is adjusted in order to increase the adhesive strength between the electrode layer disposed on the bottom surface of the solder layer and the substrate.
また、サブマウントに回路パターンを形成し、半導体装置を搭載する場合がある。電極層のような微細なパターニングを比較的容易に形成する方法としてフォトリソグラフィ法がある。この方法によれば、１μｍ単位でのパターニングが可能である。 In some cases, a circuit pattern is formed on the submount and a semiconductor device is mounted. There is a photolithography method as a method for forming fine patterning such as an electrode layer relatively easily. According to this method, patterning in units of 1 μm is possible.
さらに、フォトリソグラフィ法を用いた具体的な電極形成方法としては、リフトオフ方式が主流である。リフトオフ方式は、予めレジストをスピン塗布装置などで一面に塗布した後、先にフォトリソグラフィ法により、パターニングを実施する。しかる後に、電極を蒸着法やスパッタ法により成膜し、レジストを溶解し、レジストの上面に成膜された部分を除去することによって所定の電極形成を行う。しかしながら、フォトリソグラフィ法によりパターニング露光後の現像において、電極として蒸着させるサブマウント基板表面と現像液が直接触れ合うため、基板材質によっては基板表面が腐食等で荒らされてしまうことがある。 Furthermore, the lift-off method is the mainstream as a specific electrode forming method using the photolithography method. In the lift-off method, a resist is applied on one surface in advance by a spin coating apparatus or the like, and then patterning is performed by photolithography. Thereafter, an electrode is formed by vapor deposition or sputtering, the resist is dissolved, and a predetermined electrode is formed by removing a portion formed on the upper surface of the resist. However, in the development after patterning exposure by the photolithography method, the surface of the submount substrate to be deposited as an electrode and the developer directly come into contact with each other, so that the substrate surface may be damaged by corrosion or the like depending on the substrate material.
従来技術のサブマウントにおいて、サブマウント基板と半田層との間や電極層と半田層との間の接着強度が低下するので、それらの間に密着層を設けることで対処すると、密着層の形成及びそのパターニングなどの余分な工程を必要とする。そのため、製造コストが余計にかかってしまう。また、密着層には貴金属がよく用いられるため、材料コストが余計にかかるという課題がある。 In the prior art submount, the adhesive strength between the submount substrate and the solder layer and between the electrode layer and the solder layer is reduced. And an extra process such as patterning is required. Therefore, the manufacturing cost is excessive. Moreover, since a noble metal is often used for the adhesion layer, there is a problem that the material cost is excessive.
また、電極層のパターン形成の工程において、サブマウント基板表面と現像液とが直接触れ合うため、基板材質によっては基板表面が腐食等で荒らされると、その後の半田層形成に悪影響を及ぼすという課題がある。 In addition, in the electrode layer pattern formation process, the surface of the submount substrate and the developer are in direct contact with each other, so that depending on the substrate material, if the substrate surface is roughened by corrosion or the like, there is a problem that the subsequent solder layer formation is adversely affected. is there.
本発明は上記課題に鑑み、サブマウントを構成する各層、特にサブマウント基板と電極層、電極層と半田層の各密着性が良好な、サブマウント及びその製造方法を提供することを目的としている。 SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a submount and a method for manufacturing the same, each of which constitutes a submount, and in particular, has excellent adhesion between the submount substrate and the electrode layer, and the electrode layer and the solder layer. .
本発明者らは鋭意研究を重ねた結果、サブマウントにおいて、特に、サブマウント基板とその上に形成する各層との蜜着強度が、例えば、サブマウント基板の表面の炭素化合物の存在が、サブマウント基板と電極との密着強度に影響を及ぼしているとの知見を得て、本発明を完成するに至った。 As a result of intensive research, the present inventors have found that, in the submount, in particular, the adhesion strength between the submount substrate and each layer formed thereon is, for example, the presence of the carbon compound on the surface of the submount substrate. Obtaining knowledge that the adhesion strength between the mount substrate and the electrode is affected, the present invention has been completed.
上記目的を達成するため、本発明のサブマウントは、サブマウント基板と、サブマウント基板の表面に形成される電極層と、電極層上に形成される半田層と、を含み、サブマウント基板と電極層との間に形成される界面近傍及び／又は電極層と半田層との間に形成される界面近傍における炭素濃度が１×１０20ａｔｏｍｓ／ｃｍ3 以下であることを特徴とする。
また、本発明の別のサブマウントは、サブマウント基板と、サブマウント基板上に形成される基板保護層と、基板保護層上に形成される電極層と、電極層上に形成される半田層と、を含み、サブマウント基板と基板保護層と電極層と半田層との互いに接する界面近傍の少なくとも一つ以上の界面近傍における炭素濃度が、１×１０20ａｔｏｍｓ／ｃｍ3 以下であることを特徴とする。
さらに、本発明のサブマウントは、サブマウント基板と、サブマウント基板上に形成される基板保護層と、基板保護層上に形成される電極層と、電極層上に形成される密着層と、密着層上に形成される半田層と、を含み、サブマウント基板と基板保護層との界面近傍、基板保護層と電極層との界面近傍、電極層と密着層との界面近傍、密着層と半田層との界面近傍の少なくとも一つ以上の界面近傍における炭素濃度を、１×１０20ａｔｏｍｓ／ｃｍ3 以下とすることを特徴とする。
上記構成において、好ましくは、さらに、半田層上に半田保護層が形成されており、半田層と半田保護層との間に形成される界面近傍における炭素濃度を、１×１０20ａｔｏｍｓ／ｃｍ3 以下とする。
サブマウント基板は、好ましくは、窒化物系セラミックスからなる。窒化物系セラミックスは、好ましくは窒化アルミニウムからなる。
In order to achieve the above object, a submount of the present invention includes a submount substrate, an electrode layer formed on the surface of the submount substrate, and a solder layer formed on the electrode layer. The carbon concentration in the vicinity of the interface formed between the electrode layer and / or in the vicinity of the interface formed between the electrode layer and the solder layer is 1 × 10 20 atoms / cm 3 or less.
Another submount of the present invention includes a submount substrate, a substrate protective layer formed on the submount substrate, an electrode layer formed on the substrate protective layer, and a solder layer formed on the electrode layer. And the carbon concentration in the vicinity of at least one interface in the vicinity of the interface between the submount substrate, the substrate protective layer, the electrode layer, and the solder layer is 1 × 10 20 atoms / cm 3 or less. Features.
Furthermore, the submount of the present invention includes a submount substrate, a substrate protective layer formed on the submount substrate, an electrode layer formed on the substrate protective layer, an adhesion layer formed on the electrode layer, A solder layer formed on the adhesion layer, in the vicinity of the interface between the submount substrate and the substrate protection layer, in the vicinity of the interface between the substrate protection layer and the electrode layer, in the vicinity of the interface between the electrode layer and the adhesion layer, The carbon concentration in the vicinity of at least one interface near the interface with the solder layer is 1 × 10 20 atoms / cm 3 or less.
In the above configuration, preferably, a solder protective layer is further formed on the solder layer, and the carbon concentration in the vicinity of the interface formed between the solder layer and the solder protective layer is set to 1 × 10 20 atoms / cm 3. The following.
The submount substrate is preferably made of nitride ceramics. The nitride ceramic is preferably made of aluminum nitride.
上記構成によれば、サブマウントを構成するサブマウント基板と、その上に形成される各層との界面近傍に存在する炭素濃度を１×１０20ａｔｏｍｓ／ｃｍ3 以下とするにより、サブマウント基板上と電極層の密着強度、あるいは、他の各層同士の密着強度を向上させることができる。したがって、サブマウントを半導体装置と強固に接合することができる。このため、本発明のサブマウントを用いた半導体装置における温度上昇が小さくなり、半導体装置の性能や寿命を向上させることができる。 According to the above configuration, the carbon concentration existing in the vicinity of the interface between the submount substrate constituting the submount and each layer formed thereon is set to 1 × 10 20 atoms / cm 3 or less, so that The adhesion strength between the electrode layers and the adhesion strength between the other layers can be improved. Therefore, the submount can be firmly bonded to the semiconductor device. For this reason, the temperature rise in the semiconductor device using the submount of the present invention is reduced, and the performance and life of the semiconductor device can be improved.
サブマウントを製造する方法は、サブマウント基板と、サブマウント基板上に形成される電極層と、該電極層上に形成される半田層と、を含むサブマウントの製造方法であって、サブマウント基板の電極層を形成する領域表面及び／又は上記電極層の半田層を形成する領域表面に対し、炭素濃度を減少する表面洗浄工程を施すことを特徴とする。
上記構成において、好ましくは、さらに、サブマウント基板と電極層との間に基板保護層を形成する工程を含み、基板保護層及び／又は電極層の形成前に、それが形成される領域表面の炭素濃度を減少する表面洗浄工程が施される。
好ましくは、さらに、電極層と半田層の間に密着層を形成する工程を含み、電極層及び／又は半田層の形成前に、それが形成される領域表面の炭素濃度を減少する表面洗浄工程が施される。
また、好ましくは、さらに、半田層上に半田保護層を形成する工程を含み、半田保護層の形成前に、半田層表面の炭素濃度を減少する表面洗浄工程が施される。
上記表面洗浄は、紫外線オゾン処理法又はプラズマアッシャー法で行う。
A method of manufacturing a submount includes a submount substrate, an electrode layer formed on the submount substrate, and a solder layer formed on the electrode layer. A surface cleaning step for reducing the carbon concentration is performed on the surface of the substrate where the electrode layer is formed and / or the surface of the electrode layer where the solder layer is formed.
In the above configuration, preferably, the method further includes a step of forming a substrate protective layer between the submount substrate and the electrode layer, and before forming the substrate protective layer and / or the electrode layer, A surface cleaning process is performed to reduce the carbon concentration.
Preferably, the method further includes a step of forming an adhesion layer between the electrode layer and the solder layer, and the surface cleaning step of reducing the carbon concentration on the surface of the region where the electrode layer and / or the solder layer is formed before forming the electrode layer and / or the solder layer. Is given.
Preferably, the method further includes a step of forming a solder protective layer on the solder layer, and a surface cleaning step of reducing the carbon concentration on the surface of the solder layer is performed before the formation of the solder protective layer.
The surface cleaning is performed by an ultraviolet ozone treatment method or a plasma asher method.
上記製造方法によれば、サブマウント基板と電極層との密着、あるいは、サブマウント基板上に形成される各層同士の密着性に優れたサブマウントを低コストで、かつ、歩留まりよく製造することができる。 According to the above manufacturing method, it is possible to manufacture a submount excellent in adhesion between the submount substrate and the electrode layer or in adhesion between each layer formed on the submount substrate at low cost and with high yield. it can.
本発明によれば、サブマウント基板と電極層との密着や、サブマウント基板上に形成される各層同士の密着性に優れたサブマウントを提供することができる。また、特に、貴金属を多用しないでも密着性を向上させることができるので、製造工程の短縮と製造コストの低減化を図ることができる。したがって、サブマウントを、量産性よく、低コストで製造することができる。 ADVANTAGE OF THE INVENTION According to this invention, the submount excellent in the close_contact | adherence with a submount board | substrate and an electrode layer and the adhesiveness of each layer formed on a submount board | substrate can be provided. In particular, since the adhesion can be improved without using a lot of precious metals, the manufacturing process can be shortened and the manufacturing cost can be reduced. Therefore, the submount can be manufactured with high productivity and at low cost.
以下、本発明の実施の形態を図面により詳細に説明する。
本発明のサブマウントの構造について、図を参照しながら説明する。
図１は、本発明のサブマウント１の構造を模式的に示す断面図である。本発明のサブマウント１は、図１に示すように、サブマウント基板２の片面又は両面に、サブマウント基板２の一部又は全部を覆うように電極層３が形成され、この電極層３の表面の所定箇所に半田層４が形成されている。
ここで、電極層３の所定箇所としては、発光ダイオードなどの場合には、電極層の全面でもよいし、電極パターンであってもよい。また、電極層３の一部には金線を接続し、電気回路を形成してもよい。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
The structure of the submount of the present invention will be described with reference to the drawings.
FIG. 1 is a cross-sectional view schematically showing the structure of the submount 1 of the present invention. In the submount 1 of the present invention, as shown in FIG. 1, an electrode layer 3 is formed on one side or both sides of the submount substrate 2 so as to cover part or all of the submount substrate 2. A solder layer 4 is formed at a predetermined position on the surface.
Here, in the case of a light emitting diode or the like, the predetermined portion of the electrode layer 3 may be the entire surface of the electrode layer or an electrode pattern. Moreover, a gold wire may be connected to a part of the electrode layer 3 to form an electric circuit.
サブマウント基板２としては、熱伝導率の高い窒化アルミニウム（ＡｌＮ）、シリコンカーバイド（ＳｉＣ）、ダイヤモンドＩＩａなどを用いることができる。また、サブマウント基板２の側面にも、上記と同様な電極層を形成してサブマウント基板２の上面と下面を電気的に接続してもよい。 As the submount substrate 2, aluminum nitride (AlN), silicon carbide (SiC), diamond IIa, or the like having high thermal conductivity can be used. Further, an electrode layer similar to the above may be formed on the side surface of the submount substrate 2 to electrically connect the upper surface and the lower surface of the submount substrate 2.
電極層３としては、金属が望ましく、特に、金、白金、銀、銅、鉄、アルミニウム、チタン、タングステンの何れかを用いることができる。 The electrode layer 3 is preferably a metal, and in particular, any of gold, platinum, silver, copper, iron, aluminum, titanium, and tungsten can be used.
半田層４については、鉛（Ｐｂ）を用いない、すなわち、Ｐｂフリー半田が望ましい。さらには、銀，金，銅，亜鉛（Ｚｎ），ニッケル（Ｎｉ），インジウム（Ｉｎ），ガリウム（Ｇａ），ビスマス（Ｂｉ），アルミニウム，スズ（Ｓｎ）のうち、２種類以上の元素を含んだ半田を好ましく用いることができる。 For the solder layer 4, lead (Pb) is not used, that is, Pb-free solder is desirable. Furthermore, it contains two or more kinds of elements among silver, gold, copper, zinc (Zn), nickel (Ni), indium (In), gallium (Ga), bismuth (Bi), aluminum and tin (Sn). Solder can be preferably used.
本発明のサブマウント１の特徴は、サブマウント基板２と電極層３との界面及び界面近傍における炭素の量を所定濃度以下にすることで、サブマウント基板２と電極層３との密着性を向上させたことにある。なお、本発明においては、界面及び界面近傍を含めて界面近傍と呼ぶ。さらには、電極層３と半田層４との界面近傍における炭素の量を所定濃度以下にして、密着性を向上させてもよい。
ここで、不純物である炭素の濃度は、サブマウント基板２、電極層３、半田層４の各界面近傍に対して炭素の量を、１×１０20ａｔｏｍｓ／ｃｍ3 以下とする。この範囲を越えると、サブマウント基板２、電極層３、半田層４の各界面近傍の密着性が悪くなるので好ましくない。
これにより、特に、サブマウント基板２と、電極層３との間や、後述するように、サブマウント１と半導体装置とを強固に接合することができる。
The feature of the submount 1 according to the present invention is that the adhesion between the submount substrate 2 and the electrode layer 3 is reduced by setting the amount of carbon at the interface between the submount substrate 2 and the electrode layer 3 and the vicinity of the interface to a predetermined concentration or less. It is in improving. In the present invention, the vicinity of the interface includes the interface and the vicinity of the interface. Furthermore, the amount of carbon in the vicinity of the interface between the electrode layer 3 and the solder layer 4 may be reduced to a predetermined concentration or less to improve adhesion.
Here, the concentration of carbon, which is an impurity, is set to 1 × 10 20 atoms / cm 3 or less with respect to the vicinity of each interface of the submount substrate 2, the electrode layer 3, and the solder layer 4. Exceeding this range is not preferable because the adhesion in the vicinity of each interface of the submount substrate 2, the electrode layer 3, and the solder layer 4 is deteriorated.
Thereby, in particular, the submount 1 and the semiconductor device can be firmly bonded between the submount substrate 2 and the electrode layer 3 or as described later.
図２は、図１とは異なるサブマウント１５の構造を模式的に示す断面図である。サブマウント１５が図１に示したサブマウント１と異なる点は、サブマウント基板２と電極層３との間に、サブマウント基板２の一部又は全部を覆うように基板保護層５を設けたことである。この基板保護層５は、サブマウント１の製造において最初に全面に被覆する層であり、基板保護層５上に形成される電極層３や半田層４の工程においてエッチングなどによりサブマウント基板２の表面が腐蝕されるのを防止する保護層である。
ここで、基板保護層５としては、サブマウント基板２の腐蝕を防止できる金属であり、かつ、電極層３とは異なる金属が望ましく、チタン（Ｔｉ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、銀（Ａｇ）、銅（Ｃｕ）、鉄（Ｆｅ）、アルミニウム（Ａｌ）、金（Ａｕ）の何れかを用いることができる。
FIG. 2 is a cross-sectional view schematically showing the structure of the submount 15 different from FIG. The submount 15 differs from the submount 1 shown in FIG. 1 in that a substrate protective layer 5 is provided between the submount substrate 2 and the electrode layer 3 so as to cover a part or all of the submount substrate 2. That is. The substrate protective layer 5 is a layer that covers the entire surface first in the manufacture of the submount 1, and the submount substrate 2 is formed by etching or the like in the process of the electrode layer 3 or the solder layer 4 formed on the substrate protective layer 5. It is a protective layer that prevents the surface from being corroded.
Here, the substrate protective layer 5 is a metal that can prevent the corrosion of the submount substrate 2 and is preferably a metal different from the electrode layer 3, such as titanium (Ti), platinum (Pt), nickel (Ni), Any of tungsten (W), molybdenum (Mo), silver (Ag), copper (Cu), iron (Fe), aluminum (Al), and gold (Au) can be used.
本発明のサブマウント１５において、サブマウント基板２と基板保護層５との界面近傍における炭素の量を１×１０20ａｔｏｍｓ／ｃｍ3 以下とすることにより、サブマウント基板２と基板保護層５との密着を良好に行なうことができる。さらには、電極層３と半田層４との界面近傍における炭素の量を１×１０20ａｔｏｍｓ／ｃｍ3 以下とすることにより、この界面近傍の密着性を向上させることができる。 In the submount 15 of the present invention, by setting the amount of carbon in the vicinity of the interface between the submount substrate 2 and the substrate protective layer 5 to 1 × 10 20 atoms / cm 3 or less, the submount substrate 2 and the substrate protective layer 5 Can be satisfactorily adhered. Furthermore, by setting the amount of carbon in the vicinity of the interface between the electrode layer 3 and the solder layer 4 to 1 × 10 20 atoms / cm 3 or less, the adhesion in the vicinity of this interface can be improved.
さらに、これらの変形例として、図３に示すサブマウント２０のように、さらに、電極層３と半田層４との間に密着層６を介在させることで、電極層３と密着層６、密着層６と半田層４の各層間の密着性を高めてもよい。密着層６としては、上記基板保護層５と同様の金属でよく、チタンを好適に用いることができる。 Further, as these modifications, as in the submount 20 shown in FIG. 3, the adhesion layer 6 is further interposed between the electrode layer 3 and the solder layer 4, so that the electrode layer 3 and the adhesion layer 6 are adhered. The adhesion between each layer of the layer 6 and the solder layer 4 may be improved. The adhesion layer 6 may be the same metal as the substrate protective layer 5, and titanium can be preferably used.
また、これらの変形例として、図４に示すサブマウント２５のように、半田層４上に、半田層の酸化を防止するためなどに、さらに、半田保護層７を形成してもよい。 Further, as a modification of these, a solder protective layer 7 may be further formed on the solder layer 4 to prevent oxidation of the solder layer, as in the submount 25 shown in FIG.
次に、本発明のサブマウントによる半導体装置の実装について説明する。
図５は、本発明のサブマウントに半導体装置を搭載した構造を模式的に示す断面図である。図５では、図２に示したサブマウント１５に半導体装置を搭載した場合を示すが、他のサブマウント１，２０，２５についても同様である。
図５に示すように本発明のサブマウント１５において、半導体装置８は半田層４ａにより半田接合される。ここで、半導体素子は、レーザーダイオード又は発光ダイオードのような発光素子、ダイオード、高周波増幅やスイッチングに使用されるトランジスタやサイリスタのような能動素子、集積回路などである。
Next, mounting of the semiconductor device by the submount of the present invention will be described.
FIG. 5 is a cross-sectional view schematically showing a structure in which a semiconductor device is mounted on the submount of the present invention. FIG. 5 shows the case where the semiconductor device is mounted on the submount 15 shown in FIG. 2, but the same applies to the other submounts 1, 20, and 25.
As shown in FIG. 5, in the submount 15 of the present invention, the semiconductor device 8 is soldered by the solder layer 4a. Here, the semiconductor element is a light emitting element such as a laser diode or a light emitting diode, a diode, an active element such as a transistor or a thyristor used for high frequency amplification or switching, an integrated circuit, or the like.
本発明のサブマウント１，１５，２０，２５の特徴は、サブマウント基板２と電極層３との界面近傍、サブマウント基板２と基板保護層５との界面近傍、さらには、電極層３と半田層４との界面近傍における炭素の量を上記の所定量以下とすることにより、各界面近傍での密着性が向上し、サブマウント１と半導体装置８との接合性が向上する。また、従来用いていた、所謂密着層を使用しなくて済むので、サブマウント１，１５，２０，２５の製造工程や使用材料を減らすことができる。このため低コストのサブマウントを提供することができる。 The features of the submounts 1, 15, 20, and 25 of the present invention are in the vicinity of the interface between the submount substrate 2 and the electrode layer 3, in the vicinity of the interface between the submount substrate 2 and the substrate protective layer 5, and By setting the amount of carbon in the vicinity of the interface with the solder layer 4 to be equal to or less than the above predetermined amount, the adhesion in the vicinity of each interface is improved, and the bondability between the submount 1 and the semiconductor device 8 is improved. In addition, since it is not necessary to use a so-called adhesion layer that has been conventionally used, the manufacturing process and materials used for the submounts 1, 15, 20, and 25 can be reduced. For this reason, a low-cost submount can be provided.
次に、本発明のサブマウントの製造方法について説明する。
以下では、図２に示したサブマウント１５の製造方法について説明する。最初に、サブマウント基板２を用意し、その両面をラッピング装置により研削する。さらに、ポリッシング装置などを用いて仕上げ研磨を実施し、サブマウント基板２表面の平均粗さを、０．１μｍ未満、より望ましくは、０．０５μｍ未満とする。
Next, the manufacturing method of the submount of this invention is demonstrated.
Below, the manufacturing method of the submount 15 shown in FIG. 2 is demonstrated. First, the submount substrate 2 is prepared, and both surfaces thereof are ground by a lapping device. Furthermore, final polishing is performed using a polishing apparatus or the like, and the average roughness of the surface of the submount substrate 2 is set to less than 0.1 μm, and more preferably less than 0.05 μm.
次に、サブマウント基板２の表面洗浄化を行う。この表面洗浄化は、紫外線オゾン処理法や酸素などによるプラズマアッシャー法などを用いて行うことが好ましく、サブマウント基板２の表面に付着した炭素化合物を除去し、炭素濃度を上記所定値以下とする。 Next, the surface of the submount substrate 2 is cleaned. This surface cleaning is preferably performed using an ultraviolet ozone treatment method or a plasma asher method using oxygen or the like. The carbon compound adhering to the surface of the submount substrate 2 is removed, and the carbon concentration is set to the predetermined value or less. .
次に、表面洗浄を行ったサブマウント基板２表面全体に、基板保護層５ａを形成する。この基板保護層５ａは、真空蒸着装置やスパッタリング装置を用いた蒸着法により形成することができる。上記表面清浄化により、サブマウント基板２と基板保護層５ａとの密着を良好にできる。 Next, the substrate protective layer 5a is formed on the entire surface of the submount substrate 2 subjected to the surface cleaning. The substrate protective layer 5a can be formed by a vapor deposition method using a vacuum vapor deposition apparatus or a sputtering apparatus. By the above surface cleaning, adhesion between the submount substrate 2 and the substrate protective layer 5a can be improved.
次に、フォトリソグラフィ法によるパターニングを行う。具体的には、サブマウント基板２の表面全体に対してスピナーを用いてレジストを均一に塗布した後、ベーキング炉によって所定のベーキングを行い、マスクアライナー装置を用いてガンマ線コンタクト露光を行う。 Next, patterning by photolithography is performed. Specifically, after a resist is uniformly applied to the entire surface of the submount substrate 2 using a spinner, predetermined baking is performed using a baking furnace, and gamma ray contact exposure is performed using a mask aligner.
露光後、テトラメチルアミン系の現像液により、電極層３ａとなる部分のレジストを溶解し、基板保護層５ａを露出させる。 After the exposure, the resist for the portion to be the electrode layer 3a is dissolved with a tetramethylamine developer to expose the substrate protective layer 5a.
そして、真空蒸着装置などにより電極層３ａとなる金属を蒸着し、アセトンを用いてレジスト全体を溶解させることにより、電極層３ａ以外の金属をリフトオフにより除去し、所定の電極層３ａを形成する。この電極層３ａの形成前に、基板保護層５ａの表面洗浄化を行い、基板保護層５ａの表面に付着した炭素化合物を除去し、電極層３ａ表面の炭素濃度を上記所定値以下とすることが望ましい。この表面洗浄化は、紫外線オゾン処理や酸素プラズマアッシャー法などを用いて行うことができる。
これにより、基板保護層５ａと電極層３ａとの密着性を向上させることができる。
And the metal used as the electrode layer 3a is vapor-deposited with a vacuum evaporation apparatus etc., The whole resist is dissolved using acetone, The metal other than the electrode layer 3a is removed by lift-off, and the predetermined electrode layer 3a is formed. Before the electrode layer 3a is formed, the surface of the substrate protective layer 5a is cleaned to remove the carbon compound adhering to the surface of the substrate protective layer 5a, and the carbon concentration on the surface of the electrode layer 3a is set to the predetermined value or less. Is desirable. This surface cleaning can be performed using an ultraviolet ozone treatment, an oxygen plasma asher method, or the like.
Thereby, the adhesiveness of the board | substrate protective layer 5a and the electrode layer 3a can be improved.
次に、上記電極層３ａの形成と同様に、フォトリソグラフィ法及び真空蒸着法を用いたリフトオフを行って、電極層３ａの一部に半田層４ａを形成する。このとき、半田層の真空蒸着を行う前に、露出した電極層３ａの表面に対して上記と同様にして、表面洗浄化を行い、電極層３ａ表面に付着した炭素化合物を除去し、電極層３ａ表面の炭素濃度を上記所定値以下とすることが望ましい。
これにより、電極層３ａと半田層４ａとの密着性を向上させることができる。
Next, similarly to the formation of the electrode layer 3a, lift-off using a photolithography method and a vacuum deposition method is performed to form a solder layer 4a on a part of the electrode layer 3a. At this time, before the vacuum deposition of the solder layer, the exposed surface of the electrode layer 3a is cleaned in the same manner as described above to remove the carbon compound adhering to the surface of the electrode layer 3a. It is desirable that the carbon concentration on the surface of 3a be less than or equal to the predetermined value.
Thereby, the adhesiveness of the electrode layer 3a and the solder layer 4a can be improved.
そして、サブマウント基板２表面に残存して露出している基板保護層５ａを、エッチングにより除去し、サブマウント基板２の表面を露出する。 Then, the substrate protective layer 5a that remains and is exposed on the surface of the submount substrate 2 is removed by etching, and the surface of the submount substrate 2 is exposed.
最後に、得られたサブマウント基板２を、ダイシング装置などを用いて所定のサブマウント１の寸法に分割する。 Finally, the obtained submount substrate 2 is divided into predetermined dimensions of the submount 1 using a dicing apparatus or the like.
このように、本発明では、サブマウント基板２、基板保護層５ａ、電極層３ａ、半田層４ａを形成する前に、これらの露出した領域表面のそれぞれに対して、紫外線オゾン処理法又は酸素プラズマアッシャー法で、露出した表面に付着している炭素化合物を除去し、その表面に存在する炭素濃度を上記所定値以下とすることにより、サブマウント基板２に形成する各層同士の密着性を向上させることができる。 As described above, in the present invention, before the submount substrate 2, the substrate protective layer 5a, the electrode layer 3a, and the solder layer 4a are formed, an ultraviolet ozone treatment method or an oxygen plasma is applied to each of the exposed region surfaces. The carbon compound adhering to the exposed surface is removed by the asher method, and the carbon concentration existing on the surface is set to the predetermined value or less to improve the adhesion between the layers formed on the submount substrate 2. be able to.
なお、電極層３ａと半田層４ａとの間に密着層を形成する場合でも、半田層４ａを形成する前に、電極層３ａの表面洗浄化を行って炭素濃度を所定値以下とすることができる。さらに、半田層４ａ上に半田保護層７を形成する場合でも、半田層４ａの表面洗浄化を行って、炭素濃度を所定値以下とすることができる。 Even when an adhesion layer is formed between the electrode layer 3a and the solder layer 4a, the surface of the electrode layer 3a is cleaned before the solder layer 4a is formed, so that the carbon concentration is set to a predetermined value or less. it can. Furthermore, even when the solder protective layer 7 is formed on the solder layer 4a, the surface of the solder layer 4a can be cleaned to make the carbon concentration equal to or lower than a predetermined value.
以上、本発明のサブマウント１５の製造方法について説明したが、他のサブマウント１，２０，２５についても同様に製造することができる。例えば、サブマウント２５において、密着層６を挿入する場合には、密着層６の形成前に電極層３ａ表面の炭素を減少させる表面処理を行なえばよい。また、各サブマウント１，１５，２０，２５において、半田保護層７を挿入する場合には、半田保護層７の形成前に半田層４表面の炭素を減少させる表面処理を行なえばよい。 Although the manufacturing method of the submount 15 according to the present invention has been described above, the other submounts 1, 20 and 25 can be manufactured in the same manner. For example, when the adhesion layer 6 is inserted into the submount 25, a surface treatment for reducing carbon on the surface of the electrode layer 3a may be performed before the adhesion layer 6 is formed. Further, when the solder protective layer 7 is inserted in each of the submounts 1, 15, 20, and 25, surface treatment for reducing carbon on the surface of the solder layer 4 may be performed before the solder protective layer 7 is formed.
以下、実施例に基づいて、本発明をさらに詳細に説明する。
最初に、実施例１のサブマウント１の製造方法について説明する。
高熱伝導性（２３０Ｗ／ｍＫ）である５５ｍｍ角、厚さ０．３ｍｍの焼結窒化アルミニウム基板２の両面をラッピング装置によって研削し、ポリッシング装置を用いて仕上げ研磨を実施した。
Hereinafter, the present invention will be described in more detail based on examples.
Initially, the manufacturing method of the submount 1 of Example 1 is demonstrated.
Both surfaces of a 55 mm square, 0.3 mm thick sintered aluminum nitride substrate 2 having high thermal conductivity (230 W / mK) were ground by a lapping device, and finish polishing was performed using a polishing device.
次に、フォトリソグラフィ法によるパターニングを行うため、基板表面全体にスピナーを用いてレジストを均一塗布した後、ベーキング炉によって所定のベーキングを行い、マスクアライナー装置を用いてガンマ線コンタクト露光を行った。露光用のマスクは１ｍｍ角のサブマウント寸法で２５００個分を同時にパターニングできるように、マスクを設計した。
露光後、テトラメチルアミン系液現像液により、電極層３ａとなる部分のレジストを溶解し、サブマウント基板２を露出させた。
次に、露出したサブマウント基板２表面の炭素除去を、酸素プラズマアッシャー処理（圧力１Ｐａ、高周波電力３００Ｗ、２分間処理）による表面清浄化を行い、真空蒸着装置により金を蒸着した。
次に、アセトンを用いてレジスト全体を溶解させることにより、電極層３ａ以外のＡｕをリフトオフ除去し、所定の電極層３ａを形成した。電極層３ａの厚さは０．１μｍであり、そのサイズは両面共に８００μｍ角であった。
Next, in order to perform patterning by photolithography, a resist was uniformly applied to the entire substrate surface using a spinner, then predetermined baking was performed in a baking furnace, and gamma ray contact exposure was performed using a mask aligner. The mask for exposure was designed so that 2500 masks could be simultaneously patterned with a 1 mm square submount size.
After the exposure, the resist of the portion that becomes the electrode layer 3a was dissolved with a tetramethylamine-based liquid developer to expose the submount substrate 2.
Next, the surface of the exposed submount substrate 2 was carbon-removed by oxygen plasma ashing (pressure 1 Pa, high frequency power 300 W, treatment for 2 minutes), and gold was deposited by a vacuum deposition apparatus.
Next, by dissolving the entire resist using acetone, lift-off removal of Au other than the electrode layer 3a was performed to form a predetermined electrode layer 3a. The thickness of the electrode layer 3a was 0.1 μm, and the size was 800 μm square on both sides.
続いて、電極層３ａと同様にフォトリソグラフィ法および真空蒸着装置を用い、窒化アルミニウム基板２表面に形成した電極層３ａの一部に、酸素プラズマアッシャー処理（圧力１Ｐａ、高周波電力３００Ｗ、２分間処理）による炭素低減をする表面清浄化を行ない、３．３μｍの半田層４ａを形成した。半田層４ａの成分は、Ａｇ及びＳｎである。半田層４ａのサイズは、半導体素子接合面が４００μｍ角、サブマウント接合面が８００μｍ角である。 Subsequently, oxygen plasma ashing treatment (pressure 1 Pa, high frequency power 300 W, treatment for 2 minutes is performed on a part of the electrode layer 3 a formed on the surface of the aluminum nitride substrate 2 by using the photolithography method and the vacuum vapor deposition apparatus similarly to the electrode layer 3 a. The surface was cleaned to reduce carbon by) to form a 3.3 μm solder layer 4a. The components of the solder layer 4a are Ag and Sn. The size of the solder layer 4a is 400 μm square at the semiconductor element bonding surface and 800 μm square at the submount bonding surface.
最後に、得られた窒化アルミニウム基板２を、ダイシング装置を用いて、サブマウント２の寸法として、１ｍｍ角に切断し、実施例１のサブマウント１を製造した。 Finally, the obtained aluminum nitride substrate 2 was cut into 1 mm square as the dimensions of the submount 2 using a dicing apparatus, and the submount 1 of Example 1 was manufactured.
各層の形成前の表面清浄化を紫外線オゾン処理（大気圧、２４０Ｗ，３０分）で行なった以外は、実施例１と同様にしてサブマウント１を製造した。 A submount 1 was manufactured in the same manner as in Example 1 except that the surface was cleaned before the formation of each layer by ultraviolet ozone treatment (atmospheric pressure, 240 W, 30 minutes).
電極層３ａを厚さ２μｍ形成した以外は、実施例１と同様にしてサブマウント１を製造した。 A submount 1 was manufactured in the same manner as in Example 1 except that the electrode layer 3a was formed to a thickness of 2 μm.
次に、比較例について説明する。
（比較例）
実施例１における酸素プラズマアッシャー処理による表面処理を行わずに、従来の表面洗浄を行なった以外は実施例１と同様にして比較例のサブマウントを製造した。上記実施例及び比較例の電極層の厚みや後述する界面近傍における炭素濃度などを表１に示す。
(Comparative example)
A submount of a comparative example was manufactured in the same manner as in Example 1 except that conventional surface cleaning was performed without performing surface treatment by oxygen plasma ashing in Example 1. Table 1 shows the thicknesses of the electrode layers of the examples and comparative examples, the carbon concentration in the vicinity of the interface described later, and the like.
次に、実施例及び比較例で得たサブマウントの諸特性について説明する。
先ず、実施例１，２及び比較例でサブマウントを作製する工程において、電極層３ａ上に半田層４ａを形成する前の各サンプルについて、炭素濃度をＥＳＣＡ（Electron Spectroscopy for Chemical Analysis ）法により測定した。炭素濃度比は、各サンプルにおいて、炭素ピーク強度を下地である電極層３ａの金ピーク強度で規格化することで算出した。
図６は、実施例及び比較例の半田層４ａを形成する前の電極層表面の炭素濃度比をＥＳＣＡで測定した結果を示す。図の縦軸の炭素濃度比は、実施例及び比較例において、炭素ピーク強度を下地である電極層３ａの金ピーク強度で規格化することで算出した。
図６から明らかなように、電極層３ａの表面の炭素濃度比は、酸素プラズマアッシャー処理を行った実施例１では約０．０２８であり、紫外線オゾン処理を行った実施例２では約０．０２５であった。
一方、これらの表面洗浄処理を行わなかった比較例１では、電極層３ａの表面の炭素濃度比は、約０．０８５で、実施例１及び２と比べておよそ３倍となった。
Next, characteristics of the submounts obtained in the examples and comparative examples will be described.
First, in the step of manufacturing the submount in Examples 1 and 2 and the comparative example, the carbon concentration of each sample before forming the solder layer 4a on the electrode layer 3a is measured by ESCA (Electron Spectroscopy for Chemical Analysis) method. did. The carbon concentration ratio was calculated by normalizing the carbon peak intensity with the gold peak intensity of the underlying electrode layer 3a in each sample.
FIG. 6 shows the result of measuring the carbon concentration ratio on the surface of the electrode layer before forming the solder layer 4a of the example and the comparative example by ESCA. The carbon concentration ratio on the vertical axis in the figure was calculated by normalizing the carbon peak intensity with the gold peak intensity of the electrode layer 3a as the base in the examples and comparative examples.
As is apparent from FIG. 6, the carbon concentration ratio on the surface of the electrode layer 3a is about 0.028 in Example 1 where the oxygen plasma ashing process is performed, and about 0.08 in Example 2 where the ultraviolet ozone process is performed. 025.
On the other hand, in Comparative Example 1 in which these surface cleaning treatments were not performed, the carbon concentration ratio on the surface of the electrode layer 3a was about 0.085, which was about three times that in Examples 1 and 2.
次に、実施例及び比較例のサブマウント製造後の半田層４ａの深さ方向に対する炭素濃度を、ＳＩＭＳ（Secondary Ion Mass Spectroscopy ）により測定した。この場合、電極層３ａと半田層４ａとの界面近傍を精度良く分析するためには、実施例１及び２は電極層３ａの厚さが０．１μｍと薄すぎるので、実施例３において電極層３ａ層を厚くし、ＳＩＭＳ測定を実施した。
図７は、実施例１のサンプルにおいて半田層４ａの深さ方向に対する炭素濃度分布をＳＩＭＳで測定した結果を示す図である。縦軸は炭素濃度（ａｔｏｍ／ｃｍ3 ）であり、横軸は深さ方向の距離（μｍ）を示す。図において、点線で示す界面近傍の左側が半田層４ａ側であり、右側が電極層３ａ側である。
図７から明らかなように、電極層３ａと半田層４ａとの界面近傍の炭素濃度は１×１０20ａｔｏｍｓ／ｃｍ3 であり、半田層４ａ内の炭素濃度は１×１０16ａｔｏｍｓ／ｃｍ3 以下であった。なお、分析下限は５×１０15ａｔｏｍｓ／ｃｍ3 である。
Next, the carbon concentration with respect to the depth direction of the solder layer 4a after manufacturing the submounts of the example and the comparative example was measured by SIMS (Secondary Ion Mass Spectroscopy). In this case, in order to analyze the vicinity of the interface between the electrode layer 3a and the solder layer 4a with high accuracy, the thickness of the electrode layer 3a is too small at 0.1 μm in the first and second embodiments. The 3a layer was thickened and SIMS measurement was performed.
FIG. 7 is a diagram showing the result of measuring the carbon concentration distribution in the depth direction of the solder layer 4a in the sample of Example 1 by SIMS. The vertical axis represents the carbon concentration (atom / cm 3 ), and the horizontal axis represents the distance (μm) in the depth direction. In the figure, the left side in the vicinity of the interface indicated by the dotted line is the solder layer 4a side, and the right side is the electrode layer 3a side.
As is apparent from FIG. 7, the carbon concentration in the vicinity of the interface between the electrode layer 3a and the solder layer 4a is 1 × 10 20 atoms / cm 3 , and the carbon concentration in the solder layer 4a is 1 × 10 16 atoms / cm 3. It was the following. The lower limit of analysis is 5 × 10 15 atoms / cm 3 .
図８は、実施例及び比較例の電極層３ａと半田層４ａとの界面近傍における炭素濃度をＳＩＭＳで測定した結果を示す図である。縦軸は実施例１〜３及び比較例の炭素濃度（ａｔｏｍ／ｃｍ3 ）を示している。
図８から明らかなように、実施例１〜３と比較例の界面近傍における炭素濃度は、それぞれ、１×１０20ａｔｏｍｓ／ｃｍ3 、９×１０19ａｔｏｍｓ／ｃｍ3 、３．２×１０19ａｔｏｍｓ／ｃｍ3 ，３×１０20ａｔｏｍｓ／ｃｍ3 であり、実施例においては、比較例に対して界面近傍の炭素濃度を約１／３以下に低減できることが分かった。
FIG. 8 is a diagram showing the results of measuring the carbon concentration in the vicinity of the interface between the electrode layer 3a and the solder layer 4a in Examples and Comparative Examples by SIMS. The vertical axis indicates the carbon concentration (atoms / cm 3 ) of Examples 1 to 3 and the comparative example.
As is clear from FIG. 8, the carbon concentrations in the vicinity of the interfaces of Examples 1 to 3 and the comparative example are 1 × 10 20 atoms / cm 3 , 9 × 10 19 atoms / cm 3 , and 3.2 × 10 19, respectively. atoms / cm 3 , 3 × 10 20 atoms / cm 3 , and in the examples, it was found that the carbon concentration in the vicinity of the interface can be reduced to about 1/3 or less of the comparative example.
次に、実施例及び比較例のサブマウントの各層の密着性について説明する。
実施例及び比較例のサブマウントに直接評価用テープを付着して評価用テープによるテープ剥離テストと、剥離状態の観察を行った。ここで、サンプル数は、実施例及び比較例共に各１００個とした。
Next, the adhesion of each layer of the submounts of Examples and Comparative Examples will be described.
An evaluation tape was directly attached to the submounts of the examples and comparative examples, and a tape peeling test using the evaluation tape and observation of the peeling state were performed. Here, the number of samples was 100 for each of the examples and comparative examples.
図９は、実施例及び比較例のテープ剥離率を示す図である。図において、縦軸はテープ剥離率（％）である。
図９から明らかなように、実施例１〜３では、何れもテープ剥離による半田層４ａの剥離は発生しなかった。しかしながら、比較例のテープ剥離率は６５％となり、半田層４ａが剥離し易いことが判明した。そして、比較例のテープ剥離した箇所は何れも、電極層３ａと半田層４ａとの間であり、比較例の場合には、電極層３ａ及び半田層４ａ間の接合力が低下していることが分かった。
FIG. 9 is a diagram showing the tape peeling rates of the examples and comparative examples. In the figure, the vertical axis represents the tape peeling rate (%).
As is clear from FIG. 9, in Examples 1 to 3, no peeling of the solder layer 4a due to tape peeling occurred. However, the tape peeling rate of the comparative example was 65%, and it was found that the solder layer 4a was easy to peel off. And the tape peeling location of the comparative example is any between the electrode layer 3a and the solder layer 4a, and in the case of the comparative example, the bonding force between the electrode layer 3a and the solder layer 4a is reduced. I understood.
図１０（Ａ），（Ｂ）はそれぞれ、実施例１で作製したサブマウント１に対して、テープ剥離テストを行った後のサブマウント１の上面から観察した光学顕微鏡像と、その説明図である。倍率は１８１倍である。
図１０から明らかなように、金からなる電極層３ａ上に四角上にパターニングされた半田層４ａが形成されており、剥離が生じていないことが分かる。
FIGS. 10A and 10B are an optical microscope image observed from the upper surface of the submount 1 after the tape peeling test is performed on the submount 1 manufactured in Example 1, and an explanatory diagram thereof. is there. The magnification is 181 times.
As is apparent from FIG. 10, the solder layer 4a patterned on the square is formed on the electrode layer 3a made of gold, and it can be seen that no peeling occurs.
図１１（Ａ），（Ｂ）はそれぞれ、比較例で作製したサブマウント１に対して、テープ剥離テストを行った結果、半田層４ａが剥離したサブマウント１の上面から観察した光学顕微鏡像と、その説明図である。倍率は１８１倍である。
図１１から、金からなる電極層３ａ上に形成した半田層４ａにおいては、その一部が剥がれており、剥がれなかった領域４ｃだけが観察され、電極層３ａと半田層４ａとの間で剥離が生じていることが分かる。
11A and 11B are optical microscope images observed from the upper surface of the submount 1 from which the solder layer 4a has been peeled off as a result of performing a tape peeling test on the submount 1 manufactured in the comparative example. FIG. The magnification is 181 times.
From FIG. 11, in the solder layer 4a formed on the electrode layer 3a made of gold, a part of the solder layer 4a is peeled off, and only the region 4c that has not been peeled off is observed, and the peeling between the electrode layer 3a and the solder layer 4a occurs. It can be seen that
上記実施例及び比較例によれば、半導体装置７を搭載するサブマウント１において、電極層３ａと半田層４ａとの界面近傍の炭素濃度を調整することにより、電極層３ａに対して半田層４ａの密着性を向上させることができた。 According to the above embodiment and the comparative example, in the submount 1 on which the semiconductor device 7 is mounted, the solder layer 4a with respect to the electrode layer 3a is adjusted by adjusting the carbon concentration in the vicinity of the interface between the electrode layer 3a and the solder layer 4a. It was possible to improve the adhesion.
本発明は、上記実施例に記載の発光ダイオード、ＧａＡｓ−ＧａＡｌＡｓ系のＤＨ構造、チップ構造、パッケージ構造に限定されるものではなく、裏面電極を有する半導体装置であれば適用でき、特許請求の範囲に記載した発明の範囲内で種々の変形が可能で、それらも本発明の範囲内に含まれることはいうまでもない。例えば、ステムを用いた発光ダイオードだけに限定されることなく、各種リードフレームや表面実装パッケージを用いた半導体装置７に使用できる。 The present invention is not limited to the light-emitting diode, GaAs-GaAlAs DH structure, chip structure, and package structure described in the above embodiments, but can be applied to any semiconductor device having a back electrode. It goes without saying that various modifications are possible within the scope of the invention described in, and these are also included within the scope of the present invention. For example, the present invention is not limited to a light emitting diode using a stem, but can be used for a semiconductor device 7 using various lead frames and surface mount packages.
１，１５，２０，２５：サブマウント
２：サブマウント基板
３（３ａ，３ｂ）：電極層
４（４ａ，４ｂ）：半田層
４ｃ：半田層が剥がれなかった領域
５（５ａ，５ｂ）：基板保護層
６（６ａ，６ｂ）：密着層
７：半田保護層
８：半導体装置（発光ダイオード）
1, 15, 20, 25: Submount 2: Submount substrate 3 (3a, 3b): Electrode layer 4 (4a, 4b): Solder layer 4c: Area 5 (5a, 5b) where the solder layer has not been peeled off: Substrate Protective layer 6 (6a, 6b): adhesion layer 7: solder protective layer 8: semiconductor device (light emitting diode)
Claims (12)
該サブマウント基板上に形成される電極層と、
該電極層上に形成される半田層と、を含み、
上記サブマウント基板と電極層との間に形成される界面近傍及び／又は上記電極層と半田層との間に形成される界面近傍における炭素濃度が、１×１０20ａｔｏｍｓ／ｃｍ3 以下であることを特徴とする、サブマウント。 A submount substrate,
An electrode layer formed on the submount substrate;
A solder layer formed on the electrode layer,
The carbon concentration in the vicinity of the interface formed between the submount substrate and the electrode layer and / or in the vicinity of the interface formed between the electrode layer and the solder layer is 1 × 10 20 atoms / cm 3 or less. Submount characterized by that.
該サブマウント基板上に形成される基板保護層と、
該基板保護層上に形成される電極層と、
該電極層上に形成される半田層と、を含み、
サブマウント基板と基板保護層との界面近傍、該基板保護層と電極層との界面近傍、該電極層と半田層との界面近傍の少なくとも一つ以上の界面近傍における炭素濃度が、１×１０20ａｔｏｍｓ／ｃｍ3 以下であることを特徴とする、サブマウント。 A submount substrate,
A substrate protective layer formed on the submount substrate;
An electrode layer formed on the substrate protective layer;
A solder layer formed on the electrode layer,
The carbon concentration in the vicinity of the interface between the submount substrate and the substrate protective layer, in the vicinity of the interface between the substrate protective layer and the electrode layer, and in the vicinity of at least one interface near the interface between the electrode layer and the solder layer is 1 × 10 A submount characterized by being 20 atoms / cm 3 or less.
該サブマウント基板上に形成される基板保護層と、
該基板保護層上に形成される電極層と、
該電極層上に形成される密着層と、
該密着層上に形成される半田層と、を含み、
サブマウント基板と基板保護層との界面近傍、該基板保護層と電極層との界面近傍、該電極層と密着層との界面近傍、該密着層と半田層との界面近傍の少なくとも一つの以上の界面近傍における炭素濃度を、１×１０20ａｔｏｍｓ／ｃｍ3 以下とすることを特徴とする、サブマウント。 A submount substrate,
A substrate protective layer formed on the submount substrate;
An electrode layer formed on the substrate protective layer;
An adhesion layer formed on the electrode layer;
A solder layer formed on the adhesion layer,
At least one or more near the interface between the submount substrate and the substrate protective layer, near the interface between the substrate protective layer and the electrode layer, near the interface between the electrode layer and the adhesion layer, or near the interface between the adhesion layer and the solder layer The submount is characterized in that the carbon concentration in the vicinity of the interface is 1 × 10 20 atoms / cm 3 or less.
該サブマウント基板上に形成される電極層と、
該電極層上に形成される半田層と、を含むサブマウントの製造方法であって、
サブマウント基板の電極層を形成する領域表面及び／又は上記電極層の半田層を形成する領域表面に対し、炭素濃度を減少する表面洗浄工程を施すことを特徴とする、サブマウントの製造方法。 A submount substrate,
An electrode layer formed on the submount substrate;
A solder layer formed on the electrode layer, comprising:
A method of manufacturing a submount, comprising subjecting a surface of a submount substrate on which an electrode layer is formed and / or a surface of a region of the electrode layer on which a solder layer is formed to a surface cleaning step for reducing the carbon concentration.
Priority Applications (15)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005105045A JP2006286944A (en) | 2005-03-31 | 2005-03-31 | Sub-mount and manufacturing method thereof |
| TW095108527A TWI462236B (en) | 2005-03-18 | 2006-03-14 | Sub-mounting sheet and manufacturing method thereof |
| TW101142162A TWI514522B (en) | 2005-03-18 | 2006-03-14 | Submount and method for making a submount |
| US11/908,861 US8472208B2 (en) | 2005-03-18 | 2006-03-17 | Submount and method of manufacturing the same |
| CN 200910168047 CN101656236B (en) | 2005-03-18 | 2006-03-17 | Submount and method for manufacturing same |
| KR1020077021779A KR20070110889A (en) | 2005-03-18 | 2006-03-17 | Submount and method for manufacturing same |
| EP12178601A EP2521174A2 (en) | 2005-03-18 | 2006-03-17 | Submount and method of manufacturing the same |
| CN2009101680533A CN101916746B (en) | 2005-03-18 | 2006-03-17 | Submount and method for manufacturing same |
| CN200680012991.9A CN101194359B (en) | 2005-03-18 | 2006-03-17 | Sub-mount and its manufacturing method |
| KR1020107008351A KR20100059986A (en) | 2005-03-18 | 2006-03-17 | Submount and method for manufacturing same |
| KR1020107008352A KR20100059987A (en) | 2005-03-18 | 2006-03-17 | Submount and method for manufacturing same |
| EP06729450A EP1868241A4 (en) | 2005-03-18 | 2006-03-17 | Submount and method for manufacturing same |
| EP12178594.3A EP2521173A3 (en) | 2005-03-18 | 2006-03-17 | Submount and method of manufacturing the same |
| PCT/JP2006/305461 WO2006098454A1 (en) | 2005-03-18 | 2006-03-17 | Submount and method for manufacturing same |
| US13/206,389 US8581106B2 (en) | 2005-03-18 | 2011-08-09 | Submount |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005105045A JP2006286944A (en) | 2005-03-31 | 2005-03-31 | Sub-mount and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006286944A true JP2006286944A (en) | 2006-10-19 |
Family
ID=37408511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005105045A Pending JP2006286944A (en) | 2005-03-18 | 2005-03-31 | Sub-mount and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006286944A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008047604A (en) * | 2006-08-11 | 2008-02-28 | Tokuyama Corp | Metallized substrate, and semiconductor device |
| WO2011126135A1 (en) * | 2010-04-09 | 2011-10-13 | ローム株式会社 | Led module |
| JP2012190905A (en) * | 2011-03-09 | 2012-10-04 | Hitachi Cable Ltd | Method of manufacturing semiconductor light-emitting element |
| US8404359B2 (en) | 2006-03-31 | 2013-03-26 | Dowa Electronics Materials Co., Ltd. | Solder layer and electronic device bonding substrate and submount using the same |
| JP2017011174A (en) * | 2015-06-24 | 2017-01-12 | 株式会社リコー | Surface light emitting laser array, laser device, ignition device, and internal combustion engine |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003258360A (en) * | 2002-03-06 | 2003-09-12 | Sumitomo Electric Ind Ltd | Submount and semiconductor device |
| JP2003309223A (en) * | 2002-04-17 | 2003-10-31 | Hitachi Ltd | Semiconductor device and method of manufacturing the same, electronic device and method of manufacturing the same |
| JP2004509470A (en) | 2000-09-12 | 2004-03-25 | ルミナリー ロジック リミテッド | Semiconductor light emitting device formed on a transparent or translucent substrate |
-
2005
- 2005-03-31 JP JP2005105045A patent/JP2006286944A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004509470A (en) | 2000-09-12 | 2004-03-25 | ルミナリー ロジック リミテッド | Semiconductor light emitting device formed on a transparent or translucent substrate |
| JP2003258360A (en) * | 2002-03-06 | 2003-09-12 | Sumitomo Electric Ind Ltd | Submount and semiconductor device |
| JP2003309223A (en) * | 2002-04-17 | 2003-10-31 | Hitachi Ltd | Semiconductor device and method of manufacturing the same, electronic device and method of manufacturing the same |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8404359B2 (en) | 2006-03-31 | 2013-03-26 | Dowa Electronics Materials Co., Ltd. | Solder layer and electronic device bonding substrate and submount using the same |
| JP2008047604A (en) * | 2006-08-11 | 2008-02-28 | Tokuyama Corp | Metallized substrate, and semiconductor device |
| WO2011126135A1 (en) * | 2010-04-09 | 2011-10-13 | ローム株式会社 | Led module |
| CN102834942A (en) * | 2010-04-09 | 2012-12-19 | 罗姆股份有限公司 | Led module |
| JPWO2011126135A1 (en) * | 2010-04-09 | 2013-07-11 | ローム株式会社 | LED module |
| JP5939977B2 (en) * | 2010-04-09 | 2016-06-29 | ローム株式会社 | LED module |
| US9722157B2 (en) | 2010-04-09 | 2017-08-01 | Rohm Co., Ltd. | LED module |
| US11605765B2 (en) | 2010-04-09 | 2023-03-14 | Rohm Co., Ltd. | LED module |
| JP2012190905A (en) * | 2011-03-09 | 2012-10-04 | Hitachi Cable Ltd | Method of manufacturing semiconductor light-emitting element |
| JP2017011174A (en) * | 2015-06-24 | 2017-01-12 | 株式会社リコー | Surface light emitting laser array, laser device, ignition device, and internal combustion engine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI436436B (en) | Metal-ceramic composite substrate and method of manufacturing same | |
| JP2006261569A (en) | Sub-mount and its manufacturing method | |
| JP6441025B2 (en) | Manufacturing method of semiconductor chip | |
| TWI243488B (en) | Electrical contact-area for optoelectronic semiconductor-chip and its production method | |
| JP6462747B2 (en) | Semiconductor chip and semiconductor device | |
| EP1868241A1 (en) | Submount and method for manufacturing same | |
| JP2011253925A (en) | Method of manufacturing light-emitting device | |
| US8476166B2 (en) | Manufacturing method of semiconductor device | |
| US20220246475A1 (en) | Component and Method of Manufacturing a Component Using an Ultrathin Carrier | |
| TW200832580A (en) | Power MOSFET wafer level chip-scale pakage | |
| JP4612534B2 (en) | Manufacturing method of semiconductor device | |
| JP2006286944A (en) | Sub-mount and manufacturing method thereof | |
| TWI411069B (en) | Solder layer, heat-dissipating substrate using the same and manufacturing method thereof | |
| JP2005117035A (en) | Flip-chip gallium-nitride-based semiconductor light-emitting element and method of fabricating same | |
| JP2013058707A (en) | Semiconductor light-emitting element manufacturing method | |
| KR100631129B1 (en) | Manufacturing method of vertically structured gan led device | |
| JP2016167574A (en) | Method of manufacturing semiconductor device | |
| JP2010050422A (en) | Heat-resistant semiconductor package and method of manufacturing package | |
| JP7240008B2 (en) | Die attach surface copper layer with protective layer for microelectronic devices | |
| JPH0567847A (en) | Manufacture of semiconductor device | |
| US20150056730A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2008244167A (en) | Submount and semiconductor device | |
| JP2007081412A (en) | Substrate for submount material | |
| JP2001274190A (en) | Semiconductor device | |
| JP2001176761A (en) | Thin-layer substrate semiconductor device and manufacturing method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070911 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070911 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110917 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120521 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120522 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120528 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20120727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130607 |