JP2001274190A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001274190A JP2001274190A JP2000089443A JP2000089443A JP2001274190A JP 2001274190 A JP2001274190 A JP 2001274190A JP 2000089443 A JP2000089443 A JP 2000089443A JP 2000089443 A JP2000089443 A JP 2000089443A JP 2001274190 A JP2001274190 A JP 2001274190A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- chip
- light
- semiconductor
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ベアチップ実装される半導体装置において、
光ノイズを有効に遮断する構造を有する半導体装置を提
供する。 【解決手段】 半導体ウェーハ１の一方の面に、そのほ
ぼ全面を覆う金属遮光膜２を設けたことを特徴とする。
光ノイズを有効に遮断する構造を有する半導体装置を提
供する。 【解決手段】 半導体ウェーハ１の一方の面に、そのほ
ぼ全面を覆う金属遮光膜２を設けたことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に係わ
り、特に、ベアチップ実装される半導体装置に好適な半
導体装置に関する。
り、特に、ベアチップ実装される半導体装置に好適な半
導体装置に関する。
【０００２】
【従来の技術】従来のベアチップ実装された半導体装置
は、外部からのノイズの影響を受けやすい環境にある。
例えば、プリント板に発光ダイオードが隣接されている
場合、この発光ダイオードから発せられる可視光の１ｅ
Ｖ程度のエネルギーをうけ、これにより、電子が放出さ
れ、ベアチップの回路動作に影響を与えることになる。
そこで、遮光対策として、基板実装時にチップ裏面へ樹
脂の塗布したり、テープ貼付を行うが、実装時の作業
は、コストを圧迫し、また、作業能率も低下するという
問題があった。
は、外部からのノイズの影響を受けやすい環境にある。
例えば、プリント板に発光ダイオードが隣接されている
場合、この発光ダイオードから発せられる可視光の１ｅ
Ｖ程度のエネルギーをうけ、これにより、電子が放出さ
れ、ベアチップの回路動作に影響を与えることになる。
そこで、遮光対策として、基板実装時にチップ裏面へ樹
脂の塗布したり、テープ貼付を行うが、実装時の作業
は、コストを圧迫し、また、作業能率も低下するという
問題があった。
【０００３】このため、チップ単体での遮光対策が望ま
れていた。このような問題を解決するためのものとし
て、特開平１１−２９７９０３号に示されている技術が
知られている。この従来技術は、チップ裏面にポリイミ
ド樹脂を塗布し、ポリイミド樹脂が黒茶色していること
を利用して、光の入射を防ぐ技術、又は、シリコン基板
の色を黒色に加工して、光の入射を防ぐ技術である。両
者ともチップ裏面の色を利用して、耐光性を向上させて
いる。
れていた。このような問題を解決するためのものとし
て、特開平１１−２９７９０３号に示されている技術が
知られている。この従来技術は、チップ裏面にポリイミ
ド樹脂を塗布し、ポリイミド樹脂が黒茶色していること
を利用して、光の入射を防ぐ技術、又は、シリコン基板
の色を黒色に加工して、光の入射を防ぐ技術である。両
者ともチップ裏面の色を利用して、耐光性を向上させて
いる。
【０００４】さて、半導体にそのエネルギーバンドギャ
ップを越えるエネルギーの光を照射することで、電子及
び正孔の励起が生じるが、上記した黒色のシリコン化合
物で遮光する方法は、そのエネルギーバンドギャップを
越えるエネルギーを持った光には効力がない。一方、樹
脂を用いることは材料的に不安定であり、パッケージサ
イズが増大する欠点もある。また、樹脂でチップを被う
ことは、熱が放出されにくくなり、チップ裏面を露出し
ている効果を減少させている。更に、膜の均一性を高め
るため、更には、チップ厚を薄化させるために、樹脂を
削ると、その工程でチップが割れやすい問題もある。従
って、チップにかかる応力を少なくできる簡易な方法に
よって成膜でき、しかも、ベアチップやチップサイズパ
ッケージの利点を損なうことなく、確実に遮光ができる
保護膜の開発が期待されていた。
ップを越えるエネルギーの光を照射することで、電子及
び正孔の励起が生じるが、上記した黒色のシリコン化合
物で遮光する方法は、そのエネルギーバンドギャップを
越えるエネルギーを持った光には効力がない。一方、樹
脂を用いることは材料的に不安定であり、パッケージサ
イズが増大する欠点もある。また、樹脂でチップを被う
ことは、熱が放出されにくくなり、チップ裏面を露出し
ている効果を減少させている。更に、膜の均一性を高め
るため、更には、チップ厚を薄化させるために、樹脂を
削ると、その工程でチップが割れやすい問題もある。従
って、チップにかかる応力を少なくできる簡易な方法に
よって成膜でき、しかも、ベアチップやチップサイズパ
ッケージの利点を損なうことなく、確実に遮光ができる
保護膜の開発が期待されていた。
【０００５】
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、ベアチップ実装さ
れる半導体装置において、光ノイズを有効に遮断する構
造を有する半導体装置を提供するものである。
した従来技術の欠点を改良し、特に、ベアチップ実装さ
れる半導体装置において、光ノイズを有効に遮断する構
造を有する半導体装置を提供するものである。
【０００６】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。
【０００７】即ち、本発明に係わる半導体装置の第１態
様は、半導体ウェーハの一方の面に、そのほぼ全面を覆
う金属遮光膜を設けたことを特徴とするものであり、
叉、第２態様は、前記ウェーハの他方の面に、半導体回
路素子が形成されていることを特徴とするものであり、
叉、第３態様は、半導体チップの一方の面に、その全面
を覆う金属遮光膜を設けたことを特徴とするものであ
り、叉、第４態様は、前記半導体チップの他方の面に、
半導体回路素子が形成されていることを特徴とするもの
であり、叉、第５態様は、前記金属遮光膜は、アルミニ
ュウム（Ａｌ）膜であることを特徴とするものであり、
叉、第６態様は、前記金属遮光膜は、金（Ａｕ）膜であ
ることを特徴とするものである。
様は、半導体ウェーハの一方の面に、そのほぼ全面を覆
う金属遮光膜を設けたことを特徴とするものであり、
叉、第２態様は、前記ウェーハの他方の面に、半導体回
路素子が形成されていることを特徴とするものであり、
叉、第３態様は、半導体チップの一方の面に、その全面
を覆う金属遮光膜を設けたことを特徴とするものであ
り、叉、第４態様は、前記半導体チップの他方の面に、
半導体回路素子が形成されていることを特徴とするもの
であり、叉、第５態様は、前記金属遮光膜は、アルミニ
ュウム（Ａｌ）膜であることを特徴とするものであり、
叉、第６態様は、前記金属遮光膜は、金（Ａｕ）膜であ
ることを特徴とするものである。
【０００８】
【発明の実施の形態】本発明に係わる半導体装置は、ベ
アチップ実装に対応した半導体装置やチップサイズパッ
ケージの半導体装置に見られるチップ裏面が露出してい
る構造の半導体装置において、光ノイズを遮断するため
の防止膜を設けた点に特徴がある。
アチップ実装に対応した半導体装置やチップサイズパッ
ケージの半導体装置に見られるチップ裏面が露出してい
る構造の半導体装置において、光ノイズを遮断するため
の防止膜を設けた点に特徴がある。
【０００９】半導体材料のエネルギーバンドギャップ以
上のエネルギーを持った光子、例えば、Ｓｉの場合、１
ｅＶ程度を越えるエネルギーの光子が照射されることに
より、電子と正孔とが励起し、これにより、ベアチップ
実装された回路に誤動作が生じる。このようなエネルギ
ー、即ち、ある波長以下の光を遮断するために、金属ス
パッタあるいは金属ペーストを行い、図１、図2に示す
金属遮光膜を形成するものである。そして、このような
金属膜から成る光防止膜は、光を反射するから、光ノイ
ズを確実に遮断することが出来る。
上のエネルギーを持った光子、例えば、Ｓｉの場合、１
ｅＶ程度を越えるエネルギーの光子が照射されることに
より、電子と正孔とが励起し、これにより、ベアチップ
実装された回路に誤動作が生じる。このようなエネルギ
ー、即ち、ある波長以下の光を遮断するために、金属ス
パッタあるいは金属ペーストを行い、図１、図2に示す
金属遮光膜を形成するものである。そして、このような
金属膜から成る光防止膜は、光を反射するから、光ノイ
ズを確実に遮断することが出来る。
【００１０】
【実施例】以下に、本発明に係わる半導体装置の具体例
を図面を参照しながら詳細に説明する。
を図面を参照しながら詳細に説明する。
【００１１】（第１の具体例）図１は本発明の第１の具
体例の半導体装置の断面図、図３は、第１の具体例の製
造工程を示す流れ図、図４〜図７は、第１の具体例の各
製造工程の断面を示す図であり、これらの図には、半導
体ウェーハ１又は半導体チップ３の一方の面に、そのほ
ぼ全面又は全面を覆う金属遮光膜２を設けたことを特徴
とする半導体装置が示され、叉、半導体ウェーハ１又は
半導体チップ３の一方の面に、そのほぼ全面又は全面を
覆う金属遮光膜２を設けたことを特徴とする半導体装置
が示されている。
体例の半導体装置の断面図、図３は、第１の具体例の製
造工程を示す流れ図、図４〜図７は、第１の具体例の各
製造工程の断面を示す図であり、これらの図には、半導
体ウェーハ１又は半導体チップ３の一方の面に、そのほ
ぼ全面又は全面を覆う金属遮光膜２を設けたことを特徴
とする半導体装置が示され、叉、半導体ウェーハ１又は
半導体チップ３の一方の面に、そのほぼ全面又は全面を
覆う金属遮光膜２を設けたことを特徴とする半導体装置
が示されている。
【００１２】以下に、第１の具体例を更に詳細に説明す
る。
る。
【００１３】裏面研削後のウェーハ１に、図１に示す光
防止膜２を形成し、その後、図３に示す工程によってチ
ップサイズ半導体装置の組立を行う。
防止膜２を形成し、その後、図３に示す工程によってチ
ップサイズ半導体装置の組立を行う。
【００１４】詳細を以下に記述する。拡散工程が終了
し、裏面研削にて薄化されたウェーハを一般的なスパッ
タ装置を用いて、裏面スパッタを行う。裏面スパッタに
て形成された数μｍ以下の薄膜は、光を遮断する保護膜
となる。類似の方法にＣＶＤや真空蒸着を行う方法もあ
るが、化学反応が殆ど関与しないスパッタが効果的であ
る。ここでスパッタに用いる物質は、Ａｌ（アルミニュ
ウム）やＡｕ（金）が適当である。一般に、高い融点の
金属は、薄膜として堆積すると強い応力を発生させ、割
れやすい場合が多い。更に、雰囲気に対してもＡｌやＡ
ｕは、化学的に安定である。また、スパッタ以降の工程
で、２１０〜３５０℃程度の雰囲気中で作業が行われる
ことから、スパッタ温度を３５０℃程度以上で行うこと
で、物質構成の変化を防ぐことができる。
し、裏面研削にて薄化されたウェーハを一般的なスパッ
タ装置を用いて、裏面スパッタを行う。裏面スパッタに
て形成された数μｍ以下の薄膜は、光を遮断する保護膜
となる。類似の方法にＣＶＤや真空蒸着を行う方法もあ
るが、化学反応が殆ど関与しないスパッタが効果的であ
る。ここでスパッタに用いる物質は、Ａｌ（アルミニュ
ウム）やＡｕ（金）が適当である。一般に、高い融点の
金属は、薄膜として堆積すると強い応力を発生させ、割
れやすい場合が多い。更に、雰囲気に対してもＡｌやＡ
ｕは、化学的に安定である。また、スパッタ以降の工程
で、２１０〜３５０℃程度の雰囲気中で作業が行われる
ことから、スパッタ温度を３５０℃程度以上で行うこと
で、物質構成の変化を防ぐことができる。
【００１５】以降は、従来のチップサイズパッケージで
行われる組立工程と同様である。図４は、裏面研削済み
ウェーハ１に、裏面スパッタにて光防止膜２を形成した
後、ダイシングされたチップ３であり、図４の（ａ）側
は、裏面スパッタが施されたチップ裏面を、また、(ｂ)
側はチップ表面のパターン面を示している。
行われる組立工程と同様である。図４は、裏面研削済み
ウェーハ１に、裏面スパッタにて光防止膜２を形成した
後、ダイシングされたチップ３であり、図４の（ａ）側
は、裏面スパッタが施されたチップ裏面を、また、(ｂ)
側はチップ表面のパターン面を示している。
【００１６】図５は、上記の工程から得られたチップ３
に、ポリイミドテープ４を約３００℃の温度下でパット
に約２５０ｇの荷重を加え、接着させた状態を示す図で
ある。ポリイミドテープ４には、基板実装用の半田ボー
ル６を形成するための電気的配線が施されており、半田
ボールとパットとを電気的に接触させる機能を持つ。な
お、一般的には、数十個のチップが、搬送用のフレーム
枠に貼り付けられたテープ上にマウントされる。次に、
チップサイドを封止し、チップ補強をする。図６は、ポ
リイミドテープ４上のチップ３周辺に流し込んだ封止樹
脂５を硬化させた状態を示す図である。
に、ポリイミドテープ４を約３００℃の温度下でパット
に約２５０ｇの荷重を加え、接着させた状態を示す図で
ある。ポリイミドテープ４には、基板実装用の半田ボー
ル６を形成するための電気的配線が施されており、半田
ボールとパットとを電気的に接触させる機能を持つ。な
お、一般的には、数十個のチップが、搬送用のフレーム
枠に貼り付けられたテープ上にマウントされる。次に、
チップサイドを封止し、チップ補強をする。図６は、ポ
リイミドテープ４上のチップ３周辺に流し込んだ封止樹
脂５を硬化させた状態を示す図である。
【００１７】更に、図７は半田ボール６がマウウントさ
れた図である。型に吸着させたボール７にフラックスを
つけてマウントし、ポリイミドテープ４と接続させてい
る。
れた図である。型に吸着させたボール７にフラックスを
つけてマウントし、ポリイミドテープ４と接続させてい
る。
【００１８】以上の工程後、リフロー、洗浄、切断、レ
ーザー捺印を経て図１に示す光防止膜２を有するチップ
サイズ半導体装置を得る。各工程内では、随時材料安定
を目的とした高温ベークや、洗浄が行われる。
ーザー捺印を経て図１に示す光防止膜２を有するチップ
サイズ半導体装置を得る。各工程内では、随時材料安定
を目的とした高温ベークや、洗浄が行われる。
【００１９】上記説明では、光を遮断する薄膜の形成を
金属スパッタで行う場合について説明したが、本発明の
目的が達成されれば、薄膜形成の手段、半導体装置組立
工程及び材料に制限はない。 （第２の具体例）図２、図８〜図１２は、本発明の第２
の具体例を示す図であり、図２は、第２の具体例の半導
体装置の断面図、図８は、この第２の具体例の半導体装
置の製造工程を示す流れ図、図９〜図１２は、第２の具
体例の各製造工程の断面を示す図である。
金属スパッタで行う場合について説明したが、本発明の
目的が達成されれば、薄膜形成の手段、半導体装置組立
工程及び材料に制限はない。 （第２の具体例）図２、図８〜図１２は、本発明の第２
の具体例を示す図であり、図２は、第２の具体例の半導
体装置の断面図、図８は、この第２の具体例の半導体装
置の製造工程を示す流れ図、図９〜図１２は、第２の具
体例の各製造工程の断面を示す図である。
【００２０】第２の具体例は、図８に示すとおり、ベア
チップ型半導体装置組立工程内で、図２に示す光防止膜
１０の形成を行うものである。詳細を以下に記述する。
図９は、拡散工程が終了し裏面研削にて薄化されたウェ
ーハをダイシングし、個々のチップ７に分割したものを
示す。図９、１０において、 (ａ)側をチップ裏面、
（ｂ）側をパターン面とすると、パターン面にポリイミ
ドテープ８を接着させたものが図１０であり、封止樹脂
９にてサイド封止を行ったものが、図１１である。次
に、ペーストにより光防止膜１０が形成される。例え
ば、粒径１μｍ程度の塗布剤をチップ裏面に噴霧するこ
とで、数μｍ〜数十μｍ膜厚の薄膜が形成され、図１２
の断面図のようになる。
チップ型半導体装置組立工程内で、図２に示す光防止膜
１０の形成を行うものである。詳細を以下に記述する。
図９は、拡散工程が終了し裏面研削にて薄化されたウェ
ーハをダイシングし、個々のチップ７に分割したものを
示す。図９、１０において、 (ａ)側をチップ裏面、
（ｂ）側をパターン面とすると、パターン面にポリイミ
ドテープ８を接着させたものが図１０であり、封止樹脂
９にてサイド封止を行ったものが、図１１である。次
に、ペーストにより光防止膜１０が形成される。例え
ば、粒径１μｍ程度の塗布剤をチップ裏面に噴霧するこ
とで、数μｍ〜数十μｍ膜厚の薄膜が形成され、図１２
の断面図のようになる。
【００２１】薄膜の材料は既に記述したが、ＡｌやＡｕ
が適当である。ＡｌやＡｕは、薄膜状でも強度が高く雰
囲気に対して化学的に安定であり、薄膜の材料に向いて
いるためである。
が適当である。ＡｌやＡｕは、薄膜状でも強度が高く雰
囲気に対して化学的に安定であり、薄膜の材料に向いて
いるためである。
【００２２】この薄膜形成工程は他の工程間に追加する
事も可能である。なお、この第２の具体例では、薄膜形
成を、図８に示すように、チップサイドの樹脂封止後
で、ボールのマウント前で行っているため、ペーストに
用いる材料が、チップ表面、テープ上の回路、ボールに
付着して、短絡等の不具合を引き起こす危険性が少ない
点で有効である。
事も可能である。なお、この第２の具体例では、薄膜形
成を、図８に示すように、チップサイドの樹脂封止後
で、ボールのマウント前で行っているため、ペーストに
用いる材料が、チップ表面、テープ上の回路、ボールに
付着して、短絡等の不具合を引き起こす危険性が少ない
点で有効である。
【００２３】以降の工程は、第１の具体例と同様に、ボ
ールマウント、リフロー、洗浄、切断、レーザー捺印を
行い、図２に示した半導体装置を得る。
ールマウント、リフロー、洗浄、切断、レーザー捺印を
行い、図２に示した半導体装置を得る。
【００２４】
【発明の効果】本発明に係わる半導体装置は、上述のよ
うに構成したので、以下のような効果を奏する。
うに構成したので、以下のような効果を奏する。
【００２５】第１の効果は、回路の誤動作の原因となる
光の進入を保護膜によって遮断できるから、半導体回路
の光ノイズによる誤動作を確実に防止できる。従って、
発光素子に隣接した実装にも適している。第２の効果
は、保護膜に金属を用いた場合、高い熱伝導性が得られ
るから、半導体の熱放出効果が得られることである。
光の進入を保護膜によって遮断できるから、半導体回路
の光ノイズによる誤動作を確実に防止できる。従って、
発光素子に隣接した実装にも適している。第２の効果
は、保護膜に金属を用いた場合、高い熱伝導性が得られ
るから、半導体の熱放出効果が得られることである。
【図１】本発明に係わる半導体装置の第１の具体例の断
面図である。
面図である。
【図２】本発明の第２の具体例の断面図である。
【図３】第１の具体例の製造工程を示す流れ図である。
【図４】第１の具体例の製造工程を示す断面図である。
【図５】図４の続きの工程の断面図である。
【図６】図５の続きの工程の断面図である。
【図７】図６の続きの工程の断面図である。
【図８】第２の具体例の製造工程を示す流れ図である。
【図９】第２の具体例の製造工程を示す断面図である。
【図１０】図９の続きの工程の断面図である。
【図１１】図１０の続きの工程の断面図である。
【図１２】図１１の続きの工程の断面図である。
１ ウェーハ ２、１０ 光防止膜 ３、７ チップ ４、８ ポリイミドテープ ５、９ 封止樹脂 ６、１２ 半田ボール
Claims (6)
- 【請求項１】 半導体ウェーハの一方の面に、そのほぼ
全面を覆う金属遮光膜を設けたことを特徴とする半導体
装置。 - 【請求項２】 前記ウェーハの他方の面に、半導体回路
素子が形成されていることを特徴とする請求項１記載の
半導体装置。 - 【請求項３】 半導体チップの一方の面に、その全面を
覆う金属遮光膜を設けたことを特徴とする半導体装置。 - 【請求項４】 前記半導体チップの他方の面に、半導体
回路素子が形成されていることを特徴とする請求項３記
載の半導体装置。 - 【請求項５】 前記金属遮光膜は、アルミニュウム（Ａ
ｌ）膜であることを特徴とする請求項１乃至４のいずれ
かに記載の半導体装置。 - 【請求項６】 前記金属遮光膜は、金（Ａｕ）膜である
ことを特徴とする請求項１乃至４のいずれかに記載の半
導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000089443A JP2001274190A (ja) | 2000-03-28 | 2000-03-28 | 半導体装置 |
| US09/819,372 US20010026007A1 (en) | 2000-03-28 | 2001-03-28 | Semiconductor device with light shielding metal film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000089443A JP2001274190A (ja) | 2000-03-28 | 2000-03-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001274190A true JP2001274190A (ja) | 2001-10-05 |
Family
ID=18605207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000089443A Pending JP2001274190A (ja) | 2000-03-28 | 2000-03-28 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20010026007A1 (ja) |
| JP (1) | JP2001274190A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6844236B2 (en) * | 2001-07-23 | 2005-01-18 | Agere Systems Inc. | Method and structure for DC and RF shielding of integrated circuits |
| JP2003309228A (ja) * | 2002-04-18 | 2003-10-31 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2000
- 2000-03-28 JP JP2000089443A patent/JP2001274190A/ja active Pending
-
2001
- 2001-03-28 US US09/819,372 patent/US20010026007A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20010026007A1 (en) | 2001-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8835937B2 (en) | Optoelectronic component, device comprising a plurality of optoelectronic components, and method for the production of an optoelectronic component | |
| JP5095113B2 (ja) | 固体撮像装置の製造方法、及び固体撮像装置 | |
| US7368815B2 (en) | Semiconductor device which prevents light from entering therein | |
| JP5095114B2 (ja) | 固体撮像装置の製造方法 | |
| JP3929966B2 (ja) | 半導体装置及びその製造方法 | |
| US6720206B2 (en) | Method for manufacturing digital micro-mirror device (DMD) packages | |
| EP2903039A1 (en) | Semiconductor device and method for manufacturing the same | |
| TW201705409A (zh) | 半導體裝置以及囊封半導體晶粒的方法 | |
| US20120161308A1 (en) | Protecting T-Contacts of Chip Scale Packages from Moisture | |
| US20100038668A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2007525016A (ja) | 窒化ガリウムを処理する方法 | |
| US9362173B2 (en) | Method for chip package | |
| US20080135967A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2005064499A (ja) | 半導体素子製造方法 | |
| JP6671393B2 (ja) | 光電子部品を作成する方法、および表面実装可能な光電子部品 | |
| JP5075890B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2006228913A (ja) | 半導体装置及びその製造方法 | |
| US8030138B1 (en) | Methods and systems of packaging integrated circuits | |
| US11823891B2 (en) | Backside metallized compound semiconductor device and method for manufacturing the same | |
| US6383909B1 (en) | Semiconductor device with a corrosion resistant bonding pad and manufacturing method therefor | |
| JP2001274190A (ja) | 半導体装置 | |
| JP4961733B2 (ja) | 半導体レーザ装置の製造方法および半導体レーザ装置 | |
| JPH06268146A (ja) | 半導体装置 | |
| US20070145549A1 (en) | Hermetically sealed integrated circuits and method | |
| JP2010062514A (ja) | 粘着性保護層を有する半導体ウェハ |