JP2008244167A - サブマウントおよび半導体装置 - Google Patents

サブマウントおよび半導体装置 Download PDF

Info

Publication number
JP2008244167A
JP2008244167A JP2007082909A JP2007082909A JP2008244167A JP 2008244167 A JP2008244167 A JP 2008244167A JP 2007082909 A JP2007082909 A JP 2007082909A JP 2007082909 A JP2007082909 A JP 2007082909A JP 2008244167 A JP2008244167 A JP 2008244167A
Authority
JP
Japan
Prior art keywords
layer
submount
heat conductive
conductive layer
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007082909A
Other languages
English (en)
Inventor
Kuniyuki Takemura
邦之 武村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2007082909A priority Critical patent/JP2008244167A/ja
Publication of JP2008244167A publication Critical patent/JP2008244167A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】実装時または実動作時における反りを低減させること。
【解決手段】絶縁基体1と、絶縁基体1上に形成された第1の熱伝導層2と、第1の熱伝道層2上に形成された変形抑制層3と、変形抑制層3上に形成された第2の熱伝導層7とを備えている。
【選択図】図1

Description

本発明は、半導体レーザ、受光素子等の半導体素子が実装されるサブマウントおよびそれを用いた半導体装置に関するものである。
近年、CD(Compact Disk)、DVD(Digital Video Disk)等に用いられる光半導体装置の半導体素子は高出力化が要求されており、これに伴い、半導体素子は長尺化し、消費電力が大きくなり、そのため発熱量が大きくなってきている。
このような半導体素子で発生する熱が外部に効果的に放熱されるように、半導体素子の裏面側には、金属から成るヒートシンクが放熱部材として設けられている。更に、半導体素子とヒートシンクとの間には、熱膨張係数の差によるストレスや歪みなどが発生しないよう、半導体素子の基板材料と比較的熱膨張係数が近い材料として熱伝導性のよいセラミックスから成る絶縁基体を用いたサブマウントが使用されている。特に光ピックアップに用いられる半導体レーザ(レーザダイオード:LD)等の半導体素子は高出力化が急速に進んでいる。
特開2006−310413号公報
しかしながら、上記従来のサブマウントでは、熱伝導を高めるために熱伝導層を厚くすると絶縁基体と熱伝導層の熱膨張率が大きく異なるために、実装時の熱によってサブマウント、半導体素子が反り、半導体素子の特性不良が生じたり、さらには半導体素子が破壊されたりするという問題点があった。
従って、本発明は上記従来の問題点を鑑みて完成されたものであり、その目的は、半導体素子の特性不良や破壊が生じるのを有効に防止できる高性能のサブマウントを提供することにある。
本発明は、絶縁基体と、前記絶縁基体上に形成された第1の熱伝導層と、前記第1の熱伝道層上に形成された変形抑制層と、前記変形抑制層上に形成された第2の熱伝導層とを備えたものである。
本発明のサブマウントは、第1および第2の熱伝道層の間に設けられた変形抑制層を備えていることにより、実装時または実動作時に熱が加わっても、絶縁基体または半導体素子に生じる反りを低減させることができる。
本発明のサブマウントについて図面を参照して詳細に説明する。
図1は、本発明のサブマウント8の第1の形態を示す断面図である。本発明のサブマウント8は、絶縁基体1と、絶縁基体1上に形成された第1の熱伝導層2と、第1の熱伝導層2に形成された変形抑制層3と、変形抑制層3上に形成された第2の熱伝導層7と、これら第1の熱伝導層2、変形抑制層3と第2の熱伝導層7を覆うように形成されたバリア層4と、バリア層4を覆うように形成された導体層5とを備えている。
図2は、本発明のサブマウント8を用いた半導体装置の1例の断面図であり、9は半導体素子、10はサブマウント8と半導体素子9を電気的に接続するボンディングワイヤ、11は基体である。
絶縁基体1は、窒化アルミニウム質焼結体,炭化珪素質焼結体,ダイヤモンドまたはシリコンからなる。絶縁基体1の材料の他の例として、酸化アルミニウム質焼結体,ガラスセラミックス焼結体,窒化珪素質焼結体,石英,サファイアまたは立方晶窒化硼素を用いてもよい。本発明のサブマウント8上に搭載される光半導体素子(発光ダイオード;LED、レーザダイオード;LD)が駆動時に発生する熱を効率的に伝導させるためには、熱伝導率が40W/m・K以上の材料を用いる必要があるため、絶縁基体1としては、窒化アルミニウム質焼結体,炭化珪素質焼結体,ダイヤモンドまたはシリコンからなることが望ましい。
絶縁基体1の表面には、例えば蒸着法を用いて密着金属層6を形成し、例えばリソグラフィ法を用いて第1の熱伝導層2を形成する形状とする。ここで、本実施の形態のサブマウント8において、密着金属層とは、絶縁基体1に対して金属層(さらに上層に形成される金属層)の接合強度を向上させるために設けられている層のことをいう。本実施の形態において、密着金属層6は、Ti,Cr,Ta,Nb,Ni−Cr合金またはTaNからなる。図1に示したサブマウント8において、密着金属層6は、接合強度の向上および剥離の低減という観点から、0.01μm〜0.2μmの厚みで形成されることが望ましい。密着金属層6は、0.01μm未満の厚みでは、強固に接合させることが困難となる傾向にあり、厚みが0.2μmを超えると、成膜時の内部応力によって剥離が生じ易くなる傾向がある。
密着金属層6上に、例えばめっき法を用いて第1の熱伝導層2を形成する。第1の熱伝導層2を形成するために、第1の熱伝導層2と同じか厚いめっきレジストを用いて、予めめっきレジストを第1の熱伝導層2の形状にリソグラフィ法を用いて抜く。ここで、めっきレジストの現像状態を調整することで、レジストを抜く断面形状を調節することができる。その後にめっき法によって第1の熱伝導層2を形成することで、第1の熱伝導層2の断面形状を調節することができる。
第1の熱伝導層2は、放熱性の観点で熱伝導率が高いことが望ましく、また、変形抑制層3を薄くしてもサブマウント8の変形を抑えることができるように、降伏応力が小さいことが望ましいので、Ag、Cu、Auや、その合金等の熱伝導率が高く降伏応力の小さい金属で形成されることが望ましい。
変形抑制層3は第1の熱伝導層2を形成した上に引き続き変形抑制層3をめっき法によって形成してもよく、また、第1の熱伝導層2を形成した後に表面を研磨等で平坦にした後に再度レジストを形成した後に形成してもよい。
変形抑制層3は、光半導体素子及び絶縁基体1にかかる応力を低減させるという観点から、WやMoなどのCuよりも熱膨張係数が低い金属で形成されることが望ましい。より望ましくは、絶縁基体1よりも熱膨張係数が小さい金属で形成することがより好ましい。
変形抑制層3上に、例えばめっき法を用いて第2の熱伝導層7を形成する。第2の熱伝導層7を形成するために、第2の熱伝導層7と同じか厚いめっきレジストを用いて、予めめっきレジストを第2の熱伝導層7の形状にリソグラフィ法を用いて抜く。ここで、めっきレジストの現像状態を調整することで、レジストを抜く断面形状を調節することができる。その後にめっき法によって第2の熱伝導層7を形成することで、第2の熱伝導層7の断面形状を調節することができる。
第2の熱伝導層7は変形抑制層3を形成した上に引き続き第2の熱伝導層7をめっき法によって形成してもよく、また、変形抑制層3を形成した後に表面を研磨等で平坦にした後に再度レジストを形成した後に形成してもよい。
第2の熱伝導層7は、第1の熱伝導層2と同じ材質でもよい。第2の熱伝導層7は、半導体素子9より上面視で大きく、第1の熱伝導層より上面視で小さい寸法とすると、半導体素子9の位置合わせが多少ずれたとしても、発光した光が第2の熱伝導層7によってさえぎられることが無いので、半導体素子9の位置合わせが容易となる。また、外側の高熱膨張の熱伝導層が無いことで、変形抑制層3の厚みを薄くしても熱膨張を抑えることができるようになるので、生産性も向上する。
第2の熱伝導層7を形成した後に研磨等によって、表面を平坦とする。
本実施の形態のサブマウント8において、熱発生時に絶縁基体01及び光半導体素子に発生する応力の低減という観点から、第1の熱伝導層2、変形抑制層3及び第2の熱伝導層7の厚みの関係を数式にて示す。第1の熱伝導層2の厚みをt02、降伏応力をF02、変形抑制層3の厚みをt03、降伏応力をF03また第2の熱伝導層7の厚みをt07、降伏応力をF07とした時に、t02*F02<t03*F03かつ、t03*F03>t07*F07を満たす値であることが望ましい。各層の厚みが前記条件式を満たせない場合は、第1の熱伝導層2または第2の熱伝導層7よりも先に変形抑制層03で塑性変形が発生するため、絶縁基体01及び光半導体素子への応力緩和効果が減少する傾向がある。
密着金属層6、第1の熱伝導層2、変形抑制層及び第2の熱伝導層7を覆うようにバリア層4を例えば蒸着法で形成する。ここで、バリア層とは、加熱処理などによって上下層の間において拡散が生じないように設けられる層のことをいう。バリア層4は、Pt,Pd,Rh,Ru,Ni,Ni−Cr合金またはTi−W合金からなる。図1に示したサブマウント8において、バリア層4は、拡散防止という機能および剥離の低減という観点から、0.05〜1μmの厚みで形成されることが望ましい。バリア層4は、0.05μm未満の厚みではピンホール等の欠陥のために拡散防止層としての機能を果たしにくい傾向にあり、厚みが1μmを超えると成膜時の内部応力により剥離が生じ易くなる傾向がある。
次にバリア層4の表面には導体層5が例えば蒸着法で形成されている。導体層5は、Au,Ag,CuまたはAlからなり、表面保護と剥離の低減という観点から、0.1μm〜5μmの厚みで形成されていることが望ましい。導体層5は、0.1μm未満の厚みではピンホール等の欠陥のために表面保護層としての機能を果たしにくい傾向にあり、厚みが5μmを超えると成膜時の内部応力により剥離が生じ易くなる傾向がある。
本発明の第2の実施の形態におけるサブマウント8について図3を参照して説明する。図3は、本発明の第2の実施の形態のサブマウント8の構成を示す断面図である。本実施の形態のサブマウント8は、図1に示した第1の実施の形態のサブマウント8において、第2の熱伝導層7は第1の熱伝導層2上に形成され、変形抑制層3は第1の熱伝導層2上で第2の熱伝導層7下部以外に形成されている。すなわち、本実施の形態のサブマウント8において第2の熱伝導層7は、第1の熱伝導層2に変形抑制層3を介さずに形成され、周囲を変形抑制層3によって囲まれている。
これは、変形抑制層3を形成後、第2の熱伝導層7を生成する前にエッチングによって第2の熱伝導層7を形成する部分の変形抑制層3を抜いておき、その後に第2の熱伝導層7を第1の実施の形態と同様に形成し、その後も同様に作成することで、第2の実施の形態のサブマウント8とすることができる。
本実施の形態のサブマウント8は、第2の熱伝導層7を変形抑制層で取り囲むことにより、さらに第2の熱伝導層7の変形を抑制させることができるとともに、第2の熱伝導層7が第1の熱伝導層2に変形抑制層3を介さずに形成することにより、光半導体素子駆動時により発生した熱をより効率的に絶縁基体側へと伝導させることができる。
本発明の第3の実施の形態におけるサブマウント8について図4を参照して説明する。図4は、本発明の第3の実施の形態のサブマウント8の構成を示す断面図である。本実施の形態のサブマウント8は、図3に示した第2の実施の形態のサブマウント8において、変形抑制層3の形状を、外周部になるほど厚くなるように形成されている。
これは、変形抑制層3を予め厚く形成し、その表面を研磨するときに、仕上げを柔らかなバフ研磨とし、長時間の研磨をすることで変形抑制層3の周縁部より中心付近の厚みを薄くすることができる。その後に第2の熱伝導層7を第1の実施の形態と同様に形成し、その後の工程も同様に作成することで、第2の実施の形態のサブマウント8とすることができる。
本実施の形態のサブマウント8は、変形抑制層3の外周部を厚く形成することにより、外周部により強く発生する熱膨張係数の違いによる熱による変形に対しての抑制効果をより向上させることができる。
そして、図2に示すように本発明のサブマウント8に半導体素子9を搭載し、サブマウント8と半導体素子9を電気的に接続し、このサブマウント8を金属やセラミックス、樹脂等から成る基体に搭載し、サブマウント8と基体に形成した導体を電気的に接続し、しかる後、基体にサブマウント8および半導体素子9を覆うように、金属やセラミックス、樹脂等から成る蓋体を接合して半導体素子9を気密に封止することによって本発明の半導体装置となる。
このような基体としては、上面にサブマウント8および半導体素子9を収容するための凹部を有するものであってもよく、平板状であってもよい。また、同様に蓋体も下面に凹部が形成されていてもよく、平板状であってもよい。
また、半導体素子9は電気的にはサブマウント8を介さず、直接基体に電気的に接続していてもよい。
また、基体には半導体装置の内面から外面にかけて、リード端子や入出力端子などの電気導電路が形成されており、半導体素子9が半導体装置の内面側の電気導電路と電気的に接続されるとともに、半導体装置の外面側の電気導電路が外部電気回路基板に電気的に接続されることによって、外部電気回路基板と半導体素子9とが電気的に接続されることとなる。
なお、本発明は上述の実施の最良の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を施すことは何等差し支えない。
例えば、熱伝導層2の上面で無くとも、外周に変形抑制層3を形成することでも半導体素子9に加わる変形や応力を減少することができ、同様の効果を得ることができる。
本発明の第1の実施の形態のサブマウントの構成を示す断面図である。 本発明のサブマウントを用いた半導体装置の構成を示す断面図である。 本発明の第2の実施の形態のサブマウントの構成を示す断面図である。 本発明の第3の実施の形態のサブマウントの構成を示す断面図である。
符号の説明
1:絶縁基体
2、7:熱伝導層
3:変形抑制層
4:バリア層
5:導体層
6:密着金属層
8:サブマウント
9:半導体素子
10:ボンディングワイヤ
11:基体

Claims (6)

  1. 絶縁基体と、
    前記絶縁基体上に形成された第1の熱伝導層と、
    前記第1の熱伝導層上に形成された変形抑制層と、
    前記変形抑制層上に形成された第2の熱伝導層と、
    を備えたサブマウント。
  2. 前記第1および第2の熱伝導層は、平面視において、前記絶縁基体より寸法が小さいことを特徴とする請求項1記載のサブマウント。
  3. 前記第2の熱伝道層は、平面視において、前記第1の熱伝導層より寸法が小さいことを特徴とする請求項2記載のサブマウント。
  4. 前記変形抑制層は、前記第1の熱伝導層の外周縁部に部分的に形成されていることを特徴とする請求項1記載のサブマウント。
  5. 前記変形抑制層は、前記第1の熱伝導層の外周に近づくほど厚く形成されていることを特徴とする請求項1記載のサブマウント。
  6. 請求項1乃至請求項5のいずれかに記載されたサブマウントと、
    前記サブマウントを支持する基体と、
    前記サブマウント上に実装された半導体素子と、
    を備えた半導体装置。
JP2007082909A 2007-03-27 2007-03-27 サブマウントおよび半導体装置 Pending JP2008244167A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007082909A JP2008244167A (ja) 2007-03-27 2007-03-27 サブマウントおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007082909A JP2008244167A (ja) 2007-03-27 2007-03-27 サブマウントおよび半導体装置

Publications (1)

Publication Number Publication Date
JP2008244167A true JP2008244167A (ja) 2008-10-09

Family

ID=39915136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007082909A Pending JP2008244167A (ja) 2007-03-27 2007-03-27 サブマウントおよび半導体装置

Country Status (1)

Country Link
JP (1) JP2008244167A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012173631A1 (en) * 2011-06-17 2012-12-20 Ipg Photonics Corporation Semiconductor unit with submount for semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012173631A1 (en) * 2011-06-17 2012-12-20 Ipg Photonics Corporation Semiconductor unit with submount for semiconductor device
CN103620764A (zh) * 2011-06-17 2014-03-05 Ipg光子公司 具有半导体器件的基台的半导体单元

Similar Documents

Publication Publication Date Title
JP5413707B2 (ja) 金属−セラミック複合基板及びその製造方法
JP4906496B2 (ja) 半導体パッケージ
JPWO2004084319A1 (ja) 発光素子搭載用部材およびそれを用いた半導体装置
JP2006261569A (ja) サブマウントおよびその製造方法
JP2007281146A (ja) 半導体発光装置
JP4258367B2 (ja) 光部品搭載用パッケージ及びその製造方法
JP2007266419A (ja) 半導体装置およびその製造方法
JP2005019609A (ja) 発光ダイオード用パッケージおよびそれを用いた発光装置
JP3767585B2 (ja) 半導体装置
JPH09260539A (ja) サブマウント装置および半導体装置ならびにそれらの製造方法
JP2005311284A (ja) パワー半導体素子およびこれを用いた半導体装置
JP2011233645A (ja) 半導体装置及びその製造方法
JP7091640B2 (ja) 発光装置および発光装置の製造方法
JP2008244167A (ja) サブマウントおよび半導体装置
JP2006286944A (ja) サブマウント及びその製造方法
JP5338029B2 (ja) 半導体レーザ素子、半導体レーザ装置及びその製造方法
JP2009194241A (ja) 半導体素子搭載基板とそれを用いた半導体装置
JP2006261415A (ja) 半導体装置の製造方法
JP2004158739A (ja) 樹脂封止型半導体装置およびその製造方法
JP5192847B2 (ja) 発光装置
JP5720287B2 (ja) 半導体装置
JP2008034585A (ja) サブマウント、半導体レーザ装置およびサブマウントの製造方法
JP2004186322A (ja) 半導体レーザ装置
JP2008147556A (ja) 半導体レーザ装置及びその製造方法
JP2010238889A (ja) 半導体装置及びその製造方法