JP2006053898A - 過電流保護回路およびそれを利用した電圧生成回路ならびに電子機器 - Google Patents

Abstract

【課題】 回路の安定性を損なうことなく迅速に過電流状態を検出して電流制限を行うことが可能な過電流保護回路およびそれを用いた電圧レギュレータを提供する。
【解決手段】 電圧生成回路１００は、レギュレータ１０、第１検出回路２０、第２検出回路３０とを含む。第１検出回路２０は、第１トランジスタ２２と、第１抵抗Ｒ１と、誤差増幅器２４とを含む。誤差増幅器２４は、Ｖ１＞Ｖｔｈのとき過電流状態を検知して演算増幅器１２に出力電流を制限する帰還を行う。第２検出回路３０は、第２トランジスタ３２と、第２抵抗Ｒ２と、検出トランジスタ３４とを含む。検出トランジスタ３４は、出力電流Ｉｏｕｔが検出しきい値電流を超えるとオンして演算増幅器１２に出力電流を制限する帰還を行う。第２検出回路３０の検出しきい値電流は、第１検出回路２０の検出しきい値電流よりも高く設定し、その検出動作速度は第１検出回路２０の検出動作速度よりも速く設定する。
【選択図】 図１

Description

本発明は、過電流保護回路に関し、特に電源回路として用いられる電圧生成回路の過電流に対する回路保護技術に関する。

電圧を安定化させるレギュレータなどにおいては、パワーＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）や、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）、バイポーラパワートランジスタなどが出力トランジスタとして用いられている。これらのトランジスタは、最大許容電流として、通常の動作時に流れる電流値に対して十分なマージンを持つよう設計されている。

ところが、このように十分な設計マージンを持つよう設計した場合においても、出力負荷回路が短絡した場合などにおいては、最大許容電流を超す大きな過電流がトランジスタに流れ、その信頼性に影響を及ぼすという問題があった。また、トランジスタの最大許容電流以下であっても、トランジスタに接続される負荷回路を保護するために、電流制限をしたい場合があった。

そこで従来においては、過電流からトランジスタを保護し、あるいは、負荷回路に流れる電流を制限するために、レギュレータに電流制限機能をもった保護回路を設けていた（特許文献１）。

特開平５−３１５８５２号公報

ところが、上記文献においても指摘されるように、トランジスタに流れる電流を検知してフィードバックする電流制限機能をもった保護回路は、回路の安定性に影響を及ぼすという問題がある。すなわち、出力電流の変動に対する追従性を上げるためにフィードバックループの帯域を広くした場合、回路の安定性が損なわれ、回路が発振しやすくなるという問題があった。逆に、回路の安定性を優先してフィードバックループの利得を下げたり周波数帯域を狭くし、発振しにくい回路とした場合、出力電流の急激な変化には追従できず、電流制限がかかるまでに時間を要し、その間大電流が流れてしまうという問題があった。すなわち、電流制限機能をもった保護回路において、回路の安定性と検出動作速度はトレードオフの関係にあるといえる。

本発明はこうした課題に鑑みてなされたものであり、その目的は、回路の安定性を損なうことなく迅速に過電流を検出して電流制限を行うことが可能な過電流保護回路およびそれを用いた電圧生成回路の提供にある。

上記課題を解決するために、本発明のある態様の過電流保護回路は、電圧生成回路が過電流状態であることを、当該電圧生成回路の出力電流に応じた電流を監視することによって検出し、出力電流を制限する第１、第２検出回路を備える。この過電流保護回路においては、第２検出回路の検出動作速度を第１検出回路の検出動作速度よりも速くし、かつ、第２検出回路による過電流状態の検出しきい値電流を、第１検出回路による過電流状態の検出しきい値電流よりも高く設定する。

この態様によれば、安定性を優先して設計される第１検出回路では追従できない速度で出力電流が急激に上昇した場合には、安定性よりも動作速度を優先して設けられている第２検出回路によって電流制限を行い、その後、出力電流が第２検出回路の検出しきい値電流より小さくなった後は、第１検出回路のみが電流制限動作を行う。その結果、第２検出回路が不安定になり発振に至る前に第１検出回路による電流制限に切り替わるか、もしくは発振に至ったとしてもきわめて短時間で第１検出回路による電流制限に切り替わるため、回路の安定性を損なうことなく、急激な出力電流の上昇を制限することができる。

第１および第２検出回路の検出しきい値電流の少なくとも一方は、電圧生成回路の出力電圧が低いときは、低く設定されてもよい。出力電圧が低いとき、すなわち負荷回路が短絡したときには、出力電流の制限値を低く設定することによって、出力電流対出力電圧特性において、いわゆるフの字特性を得ることができ、回路の発熱を好適に抑えることができる。

第１、第２検出回路は、それぞれ電圧生成回路と並列に接続されて出力電流に対応する電流を一端の電位が固定された抵抗に流して電圧に変換し、それぞれの検出しきい値電流に対応する電圧と比較することにより過電流状態を検出し、第１検出回路は、電圧比較器によって電圧を比較して、出力電流を制限する帰還を行い、第２検出回路は、抵抗により変換された電圧を検出トランジスタの制御端子に入力し、検出トランジスタのオンオフ動作に対応させて過電流状態を検出し、オンされたときに流れる電流によって出力電流を制限する帰還を行ってもよい。
「トランジスタの制御端子」とは、トランジスタのオンオフを制御する端子をいい、ＦＥＴにおいてはゲート端子、バイポーラトランジスタにおいてはベース端子をいう。

本発明の別の態様は、電圧生成回路である。この電圧生成回路は、出力トランジスタと出力トランジスタを制御する演算増幅器とを含むレギュレータ回路と、第１、第２検出回路と、を備える。第１検出回路は、出力トランジスタに並列に設けられた第１トランジスタと、第１トランジスタの電流経路上に一端の電圧を固定して設けられた第１抵抗と、第１抵抗の他端に現れる電圧と第１検出しきい値電流に対応する電圧とを比較し、第１抵抗に現れる電圧の方が高いときに、演算増幅器に出力電流を制限する帰還を行う誤差増幅器と、を含む。第２検出回路は、出力トランジスタに並列に設けられた第２トランジスタと、第２トランジスタの電流経路上に一端の電圧を固定して設けられた第２抵抗と、第２抵抗の他端に現れる電圧が制御端子に入力され、そのオンオフに対応させて過電流状態を検出し、過電流状態を検出したときに演算増幅器に出力電流を制限する帰還を行う検出トランジスタと、を含む。第２検出回路の検出しきい値電流は、第１検出回路の検出しきい値電流よりも高く設定する。

この態様によれば、レギュレータ回路の出力トランジスタの過電流状態を、高速な第２検出回路と、安定な第１検出回路の２つの検出回路によって検出し電流を制限する帰還を行うことによって、回路の安定性を損なうことなく、高速に検出、駆動制限を行うことができる。

第１検出回路は、前記第１抵抗の電位の固定された一端と接地電位間に設けられた第３抵抗と、前記第３抵抗をバイパスするスイッチトランジスタとをさらに備えてもよい。スイッチトランジスタの制御端子には、電圧生成回路の出力電圧を印加してもよい。

スイッチトランジスタがオンされているとき、すなわち出力電圧がゲートしきい値電圧より高いときは、第３抵抗がバイパスされるため、第１抵抗のみによって、電流が電圧に変換される。逆に出力電圧がスイッチトランジスタのゲートしきい値電圧より低いときには、スイッチトランジスタはオフするため、第１抵抗と第３抵抗が直接に接続されて電流電圧変換が行われる。この態様によれば、出力電圧に応じて、実質的に検出しきい値電流を調節することになるため、出力電圧が低いとき、すなわち負荷回路が短絡したときには、出力電流の制限値を低く設定することによって、出力電流対出力電圧特性において、いわゆるフの字特性を得ることができ、回路の発熱を好適に抑えることができる。

同様に、第２検出回路は、前記第２抵抗の電位の固定された一端と接地電位間に設けられた第４抵抗と、前記第４抵抗をバイパスするスイッチトランジスタとをさらに備えてもよく、スイッチトランジスタの制御端子には、電圧生成回路の出力電圧を印加してもよい。

なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明に係る過電流保護回路により、出力トランジスタに過電流が流れた際に、高速かつ安定にその過電流状態を検知して、電流制限を行うことができ、出力トランジスタおよび負荷回路を適切に保護することができる。

図１は、本発明の実施の形態に係る電圧生成回路１００を示す回路図である。この電圧生成回路１００は、基準電圧にもとづいて出力電圧を一定に調節する３端子電圧レギュレータであり、過電流保護回路を備える。

図４は、図１の電圧生成回路１００を搭載する電子機器３００の構成を示すブロック図である。電子機器３００は、たとえば携帯電話やＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｃｅ）、デジタルスチルカメラ、ＣＤプレイヤなどである。電子機器３００は、電池３１０、電圧生成回路１００、負荷３２０を備える。電池３１０は、たとえばリチウムイオン電池であって、３〜４Ｖ程度の電池電圧Ｖｂａｔを出力する。この電池電圧Ｖｂａｔは、電圧生成回路１００の入力端子１０２に入力される。電圧生成回路１００は、入力された電池電圧Ｖｂａｔを所定の目標電圧に降圧し、出力端子１０４から出力電圧Ｖｏｕｔを出力する。電圧生成回路１００の出力端子１０４には、負荷３２０が接続される。負荷３２０は、安定化された電圧を必要とするさまざまな回路であって、電子機器３００には、たとえばＣＰＵ、ＬＥＤやモータ、発振器などが負荷として搭載される。負荷３２０には、電圧生成回路１００の出力電流Ｉｏｕｔが流れる。

図１に戻る。電圧生成回路１００は、入力端子１０２、出力端子１０４、基準電圧端子１０６の３端子を備える。それぞれの端子に印加され、または現れる電圧を入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔ、基準電圧Ｖｒｅｆという。入力電圧Ｖｉｎは、図４の電池電圧Ｖｂａｔである。

この電圧生成回路１００は、レギュレータ１０、第１検出回路２０、第２検出回路３０を含む。

レギュレータ１０は、出力トランジスタ１４、演算増幅器１２、抵抗Ｒ１６、Ｒ１８を含む一般的な３端子レギュレータであって、基準電圧端子１０６に印加された基準電圧Ｖｒｅｆに基づいて出力端子１０４の出力電圧Ｖｏｕｔを一定に保つ。出力端子１０４には、図示しない負荷回路が接続されている。
演算増幅器１２の反転入力端子には基準電圧Ｖｒｅｆが入力されている。また非反転入力端子には、抵抗Ｒ１６、Ｒ１８によって抵抗分割されＲ１８／（Ｒ１６＋Ｒ１８）倍された出力電圧Ｖｏｕｔが帰還入力されている。演算増幅器１２の出力は出力トランジスタ１４のゲート端子に入力されている。

出力トランジスタ１４はＰ型のＭＯＳＦＥＴであって、ソース端子が電圧生成回路１００の入力端子１０２となっており、ドレイン端子が電圧生成回路１００の出力端子１０４となっている。

レギュレータ１０において、演算増幅器１２は非反転入力端子と反転入力端子に入力された電圧が等しくなるように出力トランジスタ１４のゲート電圧を調節する。従って、出力電圧Ｖｏｕｔは、Ｖｏｕｔ＝Ｖｒｅｆ×（Ｒ１６＋Ｒ１８）／Ｒ１８が成り立つように安定化される。出力トランジスタ１４を介して負荷回路に流れる電流を出力電流Ｉｏｕｔという。

第１検出回路２０は、Ｐ型のＭＯＳＦＥＴである第１トランジスタ２２、第１抵抗Ｒ１、誤差増幅器２４、定電圧源２６とを含む。第１トランジスタ２２は、レギュレータ１０の出力トランジスタ１４と、ゲート電圧およびソース電圧が共通となるように並列に設けられており、その電流能力は出力トランジスタ１４よりも小さくなっている。従って、第１トランジスタ２２には、出力電流Ｉｏｕｔに対応する電流Ｉ１が流れることになる。この第１トランジスタ２２に流れる電流Ｉ１は、出力トランジスタ１４および第１トランジスタ２２のトランジスタサイズ比に依存し、第１トランジスタ２２と出力トランジスタ１４のサイズ比をＭ１とすれば、電流Ｉ１と出力電流Ｉｏｕｔには、Ｉｏｕｔ＝Ｍ１×Ｉ１が成り立つ。

第１抵抗Ｒ１は、第１トランジスタ２２のドレイン端子と接地電位端子間に設けられており、電流Ｉ１を電圧に変換する。すなわち、第１抵抗Ｒ１に現れる第１検出電圧Ｖ１は、出力トランジスタ１４に流れる出力電流Ｉｏｕｔに応じた電流を電圧に変換したものであり、Ｖ１＝Ｉ１×Ｒ１＝Ｉｏｕｔ／Ｍ１×Ｒ１が成り立つ。

定電圧源２６は、検出しきい値電圧Ｖｔｈを生成する。この検出しきい値電圧Ｖｔｈは、第１検出電圧Ｖ１と比較される電圧であって、第１検出回路２０における検出しきい値電流に応じた出力電流（以下、検出しきい値電流Ｉｔｈ１とする）を決定する電圧に相当する。すなわち、検出しきい値電圧Ｖｔｈは、検出しきい値電流Ｉｔｈ１を用いて、関係式Ｖｔｈ＝Ｉｔｈ１／Ｍ１×Ｒ１によって決定される。

誤差増幅器２４には、第１検出電圧Ｖ１および定電圧源２６により生成される検出しきい値電圧Ｖｔｈが入力されている。この誤差増幅器２４は、出力電流Ｉｏｕｔに対応する第１検出電圧Ｖ１と、第１検出回路２０の検出しきい値電流Ｉｔｈ１に対応するしきい値電圧Ｖｔｈを比較し、Ｖ１＞Ｖｔｈのとき、過電流状態であると判断し、演算増幅器１２に対して出力電流を制限するように帰還する。すなわち、第１検出回路２０は、出力電流Ｉｏｕｔを検出しきい値電流Ｉｔｈ１と比較することにより、負荷回路の短絡状態を検出する。

出力トランジスタ１４の出力電流Ｉｏｕｔを下げるためには、出力トランジスタ１４のゲート端子の電圧を上げて入力電圧Ｖｉｎに近づければよい。差動入力段、増幅段、出力段により構成される一般的な演算増幅器の場合、誤差増幅器２４の出力を演算増幅器１２の増幅段に接続することによって、過電流状態の場合に出力トランジスタ１４のゲート電圧を強制的に変化させることによって、電流制限を行ってもよい。

以上のように構成された第１検出回路２０は、電圧生成回路１００の出力から演算増幅器１２へのフィードバックループを形成することになる。そこで誤差増幅器２４は、十分な位相余裕を確保し回路の安定性を高めるために、フィードバックループの利得を下げて、周波数帯域を狭く設定しておく。誤差増幅器２４を高速応答させる必要がないので、誤差増幅器２４の消費電流を低減させやすく、電池を用いるセットの動作時間を伸ばすことができるという効果が得られる。

第２検出回路３０は、Ｐ型のＭＯＳＦＥＴである第２トランジスタ３２、第２抵抗Ｒ２、検出トランジスタ３４を含む。第２トランジスタ３２もまた第１トランジスタ２２と同様に、レギュレータ１０の出力トランジスタ１４と、ゲート電圧およびソース電圧が共通となるように並列に設けられている。従って、第２トランジスタ３２には出力電流Ｉｏｕｔに応じた電流Ｉ２が流れることになる。第２トランジスタ３２と出力トランジスタ１４のサイズ比をＭ２とすれば、電流Ｉ２と出力電流Ｉｏｕｔには、Ｉｏｕｔ＝Ｍ２×Ｉ２が成り立つ。

第２抵抗Ｒ２は、第２トランジスタ３２のドレイン端子と接地電位端子間に設けられており、電流Ｉ２を電圧に変換する。すなわち、第２抵抗Ｒ２に現れる第２検出電圧Ｖ２もまた、出力トランジスタ１４に流れる出力電流Ｉｏｕｔを電圧に変換したものであり、Ｖ２＝Ｉ２×Ｒ２＝Ｉｏｕｔ／Ｍ２×Ｒ２が成り立つ。

検出トランジスタ３４は、ＮＰＮ型のバイポーラトランジスタであって、そのベース端子には、第２検出電圧Ｖ２が入力されている。第２検出回路３０においては、この検出トランジスタ３４によって、出力電流Ｉｏｕｔを電圧変換して得られる第２検出電圧Ｖ２と、ベースエミッタ間ダイオードの順方向立ち上がり電圧Ｖｆが比較され、検出トランジスタ３４のオンオフに応じて過電流状態の判定が行われる。順方向立ち上がり電圧Ｖｆは、通常のシリコンプロセスにおいて０．７Ｖ程度の値である。
上述のように、Ｖ２＝Ｉｏｕｔ／Ｍ２×Ｒ２が成り立っており、この第２検出電圧Ｖ２が順方向立ち上がり電圧Ｖｆを上回ったときに過電流状態と判定される。この状態反転するときの出力電流をＩｔｈ２とする。第２検出回路３０は、出力電流Ｉｏｕｔを、Ｉｔｈ２＝Ｍ２／Ｒ２×Ｖｆで与えられる検出しきい値電流Ｉｔｈ２を比較することにより、負荷回路の短絡状態を検出する。

過電流状態、すなわちＩｏｕｔ＞Ｉｔｈ２となると、Ｖ２＞Ｖｆとなって検出トランジスタ３４がオンする。検出トランジスタ３４のコレクタ端子は、第１検出回路２０と同様に演算増幅器１２の増幅段に接続してもよい。このとき、過電流状態において検出トランジスタ３４がオンすると、検出トランジスタ３４は演算増幅器１２の増幅段からコレクタ電流を引き込むため、電圧を強制的に変化させて出力電流Ｉｏｕｔを制限することができる。

以上のように構成された第２検出回路３０は、検出トランジスタ３４によって構成され高速な応答速度を有するため広い周波数帯域を有することになる。第２検出回路３０における検出しきい値電流Ｉｔｈ２は、第１検出回路２０における検出しきい値電流Ｉｔｈ１との関係において、Ｉｔｈ２＞Ｉｔｈ１が成り立つように設定しておく。

以上のように構成された電圧生成回路１００の動作について、図２（ａ）、（ｂ）をもとに説明する。図２（ａ）、（ｂ）は、電圧生成回路１００に接続された負荷回路が短絡した場合の電圧、電流の時間波形を示す図である。時刻Ｔ０〜Ｔ１は、通常の動作を行っており、時刻Ｔ１に負荷回路が短絡したとする。はじめに第１検出回路２０のみを動作させた場合について説明する。

図２（ａ）に示すように時刻Ｔ１に負荷回路が短絡すると、出力電圧Ｖｏｕｔは０Ｖ近くまで下降する。この時点ではＩｏｕｔ＜Ｉｔｈ１であるため、第１検出回路２０による電流制限は行われず、レギュレータ１０は基準電圧Ｖｒｅｆにもとづいた出力電圧Ｖｏｕｔを生成しようとする。その結果、図２（ｂ）に示すように出力トランジスタ１４の出力電流Ｉｏｕｔは急激に上昇する。

時刻Ｔ２に出力電流Ｉｏｕｔが第１検出回路２０の検出しきい値電流Ｉｔｈ１に達すると、誤差増幅器２４は電流制限を開始する。すなわち、演算増幅器１２に帰還をかけることによって出力トランジスタ１４のゲート電圧を上昇させて、出力電流Ｉｏｕｔを減少させようとする。ところが、この誤差増幅器２４を含む第１検出回路２０のフィードバックループの帯域は、安定性を確保するために狭く設計されており、第１検出回路２０の応答速度は出力電流Ｉｏｕｔの上昇に追従できるほど速くはない。そのため、図２（ｂ）に破線で示すように、第１検出回路２０において、Ｖ１＞Ｖｔｈ１すなわち、Ｉｏｕｔ＞Ｉｔｈ１となった後も出力電流Ｉｏｕｔ’は上昇し続ける。その後、誤差増幅器２４による帰還によって演算増幅器１２が制御され、出力トランジスタ１４の出力電流Ｉｏｕｔ’が徐々に減少し、検出しきい値電流Ｉｔｈ１に近づいていく。

このように、第１検出回路２０のみによって電流制限を行う場合には、その検出動作速度の制限から、出力電流Ｉｏｕｔは、検出しきい値電流Ｉｔｈ１を越えた後も上昇し大電流が流れてしまうため、回路保護としては不十分である。

また、第２検出回路３０のみによって電流制限を行う場合には、検出トランジスタ３４の帯域は広いため十分速い検出動作速度が確保され、出力電流Ｉｏｕｔが検出しきい値電流Ｉｔｈ２を越えるとすぐに帰還がかかり、出力電流Ｉｏｕｔは減少する。ところが、位相余裕が十分に確保されていないため、回路が不安定となり発振に至る場合もあった。

次に、第１検出回路２０および第２検出回路３０を併用した場合の動作について説明する。このときの出力電流Ｉｏｕｔの波形は図２（ｂ）に実線で示される。
時刻Ｔ１に負荷回路が短絡すると、出力電圧Ｖｏｕｔが急激に低くなり、出力電流Ｉｏｕｔは急激に上昇し始める。時刻Ｔ２にＩｏｕｔ＞Ｉｔｈ１となると、第１検出回路２０により過電流状態が検出され、出力電流Ｉｏｕｔが減少するように演算増幅器１２に帰還がかかる。ところが上述したように第１検出回路２０の検出動作速度は遅いため、出力電流Ｉｏｕｔは上昇を続ける。

さらに出力電流Ｉｏｕｔが時刻Ｔ３に第２検出回路３０の検出しきい値電流Ｉｔｈ２まで上昇すると、検出トランジスタ３４がオンし、出力電流Ｉｏｕｔを制限するように演算増幅器１２に帰還がかかる。第２検出回路３０の検出動作速度は出力電流Ｉｏｕｔの変化に十分追従できるほど速いため、出力電流Ｉｏｕｔは直ちにＩｔｈ２に制限されることになる。その後、時刻Ｔ４となると、検出動作速度の遅い第１検出回路２０による帰還がかかりはじめ、出力電流Ｉｏｕｔは第１検出回路２０の検出しきい値電流Ｉｔｈ１となるように徐々に減少し始める。これにより、第１検出回路２０のみの場合よりも、出力電流Ｉｏｕｔを増加させることなく、かつ素早く出力電流Ｉｏｕｔに制限をかけられるようになる。また、出力電流Ｉｏｕｔが第２検出回路３０の検出しきい値電流Ｉｔｈ２より小さくなると、Ｖ２＜Ｖｆとなり第２検出回路３０の検出トランジスタ３４はオフし、帰還経路が遮断されるため、回路の不安定性は解消される。

以上のように、本実施の形態に係る電圧生成回路１００によれば、回路の安定性を損なうことなく、出力電流Ｉｏｕｔの急激な変化に対応して電流制限を行うことができる。すなわち、安定性を優先して設計される第１検出回路２０では追従できない速度にて急激に出力電流Ｉｏｕｔが上昇した場合には、動作速度を優先して設計されている第２検出回路３０によって電流制限を行い、その後、出力電流Ｉｏｕｔが第２検出回路３０の検出しきい値電流Ｉｔｈ２より小さくなった後は、第１検出回路２０のみが電流制限動作を行う。
その結果、第２検出回路３０による帰還経路によって回路が不安定になったとしても、第１検出回路２０による電流制限のみに切り替わるため、回路の安定性を損なうことなく、急激な出力電流Ｉｏｕｔの上昇を制限することができる。

さらに、本実施形態においては、第１検出回路２０および第２検出回路３０の検出しきい値電流Ｉｔｈ１、Ｉｔｈ２を、出力電圧Ｖｏｕｔに応じた電圧よって変化させてもよい。図３は、第１検出回路２０において、出力電圧Ｖｏｕｔに応じた検出しきい値電流Ｉｔｈ１を設定するための構成を示す回路図である。図３に示す第１検出回路２０は、図１に示した第１検出回路２０の構成要素に加えて、第３抵抗Ｒ３と、Ｎ型のＭＳＯＦＥＴであるスイッチトランジスタＳＷ３とを含む。

第３抵抗Ｒ３は、第１抵抗Ｒ１と直列に設けられており、スイッチトランジスタＳＷ３は第３抵抗Ｒ３と並列に設けられている。
出力電圧ＶｏｕｔがスイッチトランジスタＳＷ３のゲートしきい値電圧Ｖｔより高いときは、スイッチトランジスタＳＷ３がオンされて第３抵抗Ｒ３がバイパスされるため、第１抵抗Ｒ１のみによって、電流が電圧に変換される。従って、第１検出電圧Ｖ１は、Ｖ１＝Ｉ１×Ｒ１＝Ｉｏｕｔ／Ｍ１×Ｒ１で与えられる。

逆に出力電圧ＶｏｕｔがスイッチトランジスタＳＷ３のゲートしきい値電圧より低いときには、スイッチトランジスタＳＷ３はオフするため、第１抵抗Ｒ１と第３抵抗Ｒ３が直接に接続されて電流電圧変換が行われる。このとき、第１検出電圧Ｖ１は、Ｖ１＝Ｉ１×Ｒ１＝Ｉｏｕｔ／Ｍ１×（Ｒ１＋Ｒ３）で与えられる。これは、スイッチトランジスタＳＷ３がオンしている場合には、検出しきい値電流Ｉｔｈ１が、Ｉｔｈ１＝Ｖｔｈ×Ｍ１／Ｒ１に設定され、スイッチトランジスタＳＷ３がオフしている場合には、検出しきい値電流Ｉｔｈ１が、Ｉｔｈ１＝Ｖｔｈ×Ｍ１／（Ｒ１＋Ｒ３）となり、オンしているときよりも低く設定されることを意味する。

例えば、スイッチトランジスタＳＷ３に使用されるＮ型ＭＯＳＦＥＴのゲートしきい値電圧Ｖｔが１Ｖであるとすると、Ｖｏｕｔ＜１Ｖのときに検出しきい値電流Ｉｔｈ１が低く設定されることになる。負荷回路が短絡し、Ｖｏｕｔ＜１Ｖとなった場合には、出力トランジスタ１４の電流をより低い値に制限することによって、通常動作時の無駄な消費電流を削減するとともに、短絡時には出力電流Ｉｏｕｔをより小さな値に制限して出力トランジスタ１４の発熱を好適に抑えることができる。第２検出回路３０についても第２抵抗Ｒ２について同様の構成としてもよい。また、出力電圧Ｖｏｕｔの代わりに、出力電圧Ｖｏｕｔを分圧した電圧にもとづき、スイッチトランジスタＳＷ３のオン、オフを制御してもよい。

上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

本実施の形態においては、出力端子に接続された負荷回路が短絡した場合を例にとって過電流保護回路の動作について説明を行ったが、この回路は負荷回路が短絡していない場合においても有効に機能する。例えば、負荷回路と並列に、または負荷回路としてコンデンサが接続されている場合に、出力電圧Ｖｏｕｔを立ち上げる際には、そのコンデンサを充電する必要がある。このとき、出力電圧Ｖｏｕｔを急激に立ち上げた場合、コンデンサに突入電流が流れ込むことになる。この突入電流は、時として接続されたコンデンサや他の回路素子の信頼性に影響を及ぼすおそれがある。このような場合にも、本発明に係る過電流保護回路は、第１検出回路２０および第２検出回路３０によって出力電流Ｉｏｕｔを検出しきい値電流Ｉｔｈ１、Ｉｔｈ２以下に抑えることができる。

本実施の形態では、３端子リニアレギュレータについて過電流保護回路を適用した場合について説明したがこれに限定されない。例えばレギュレーション機能付きの昇圧回路などにも適用することができる。この場合、第１および第２検出回路は、過電流状態を検出すると、ＰＷＭ制御回路などに電流を制限する帰還をかけてもよい。すなわち、本発明に係る過電流保護回路は、出力電流を制限する用途全般に適用することができる。

本実施の形態においては、出力トランジスタ１４や第１トランジスタ２２、第２トランジスタ３２としてＭＯＳＦＥＴを例に説明したが、バイポーラトランジスタ等の別のタイプのトランジスタを用いてもよく、これらの選択は、電圧生成回路に要求される設計仕様、使用する半導体製造プロセスなどによって決めればよい。逆に、検出トランジスタ３４について、ＭＯＳＦＥＴ等のトランジスタを用いてもよい。

本実施の形態において、電圧生成回路１００を構成する素子はすべて一体集積化されていてもよく、その一部がディスクリート部品で構成されていてもよい。どの部分を集積化するかは、コストや占有面積などによって決めればよい。

実施の形態では、電圧生成回路１００を電池駆動される電子機器３００に搭載する場合について説明したが、これには限定されない。たとえば、電圧生成回路１００の入力端子１０２に、電池３１０に代えて、ＡＣ／ＤＣコンバータやＤＣ／ＤＣコンバータなどの電源を接続し、電源から出力される電圧を安定化しても良い。したがって、実施の形態に係る電圧生成回路１００は、自動車や家電機器など、過電流保護を行うべきさまざまな用途に広く適用することができる。

本発明の実施の形態に係る電圧生成回路を示す回路図である。 図２（ａ）、（ｂ）は、図１の電圧生成回路に接続された負荷回路が短絡した場合の電圧、電流の時間波形を示す図である。 第１検出回路において、出力電圧に応じた検出しきい値電流を設定するための構成を示す回路図である。 図１の電圧生成回路を搭載する電子機器の構成を示すブロック図である。

符号の説明

Ｒ１ 第１抵抗、 Ｖ１ 第１検出電圧、 Ｒ２ 第２抵抗、 Ｖ２ 第２検出電圧、 １０ レギュレータ、 １２ 演算増幅器、 １４ 出力トランジスタ、 ２０ 第１検出回路、 ２２ 第１トランジスタ、 ２４ 誤差増幅器、 ２６ 定電圧源、 ３０ 第２検出回路、 ３２ 第２トランジスタ、 ３４ 検出トランジスタ、 １００ 電圧生成回路、 １０２ 入力端子、 １０４ 出力端子、 １０６ 基準電圧端子、 Ｖｏｕｔ 出力電圧、 Ｖｒｅｆ 基準電圧、 Ｉｏｕｔ 出力電流、 ３００ 電子機器、 ３１０ 電池、 ３２０ 負荷。

Claims (6)

1. 電圧生成回路からの出力が過電流状態であることを、当該電圧生成回路の出力電流に応じた電流を監視することによって検出し、前記出力電流を制限する第１、第２検出回路を備え、
   前記第２検出回路の検出動作速度を前記第１検出回路の検出動作速度よりも速くし、かつ、前記第２検出回路による過電流状態の検出しきい値電流を、前記第１検出回路による過電流状態の検出しきい値電流よりも高く設定したことを特徴とする過電流保護回路。
2. 前記第１および第２検出回路の検出しきい値電流の少なくとも一方は、前記電圧生成回路の出力電圧が低いときは、低く設定されることを特徴とする請求項１に記載の過電流保護回路。
3. 前記第１、第２検出回路は、それぞれ前記電圧生成回路と並列に接続されて出力電流に対応する電流を一端の電位が固定された抵抗に流して電圧に変換し、それぞれの検出しきい値電流に対応する電圧と比較することにより過電流状態を検出し、
   前記第１検出回路は、電圧比較器によって電圧を比較して、前記出力電流を制限する帰還を行い、
   前記第２検出回路は、前記抵抗により変換された電圧を検出トランジスタの制御端子に入力し、前記検出トランジスタのオンオフ動作に対応させて過電流状態を検出し、オンされたときに流れる電流によって前記出力電流を制限する帰還を行うことを特徴とする請求項１または２に記載の過電流保護回路。
4. 出力トランジスタと前記出力トランジスタを制御する演算増幅器とを含むレギュレータ回路と、
   第１、第２検出回路と、
   を備え、前記第１検出回路は、
   前記出力トランジスタに並列に設けられた第１トランジスタと、
   前記第１トランジスタの電流経路上に一端の電圧を固定して設けられた第１抵抗と、
   前記第１抵抗の他端に現れる電圧と第１検出しきい値電流に対応する電圧とを比較し、前記第１抵抗の他端に現れる電圧の方が高いときに、前記演算増幅器に出力電流を制限する帰還を行う誤差増幅器と、
   を含み、前記第２検出回路は、
   前記出力トランジスタに並列に設けられた第２トランジスタと、
   前記第２トランジスタの電流経路上に一端の電圧を固定して設けられた第２抵抗と、
   前記第２抵抗の他端に現れる電圧が制御端子に入力され、そのオンオフ動作に対応させて過電流状態を検出し、過電流状態を検出したときに前記演算増幅器に出力電流を制限する帰還を行う検出トランジスタと、
   を含み、前記第２検出回路の検出しきい値電流を、前記第１検出回路の検出しきい値電流よりも高く設定したことを特徴とする電圧生成回路。
5. 電池と、
   前記電池の電圧を負荷に供給する請求項４に記載の電圧生成回路と、
   を備えることを特徴とする電子機器。
6. 前記負荷と並列に接続されたコンデンサをさらに備えることを特徴とする請求項５に記載の電子機器。

Images